CN106354243A

CN106354243A - 一种微控制器芯片的低功耗管理方法

Info

Publication number: CN106354243A
Application number: CN201610816831.5A
Authority: CN
Inventors: 万上宏; 叶媲舟; 黎冰; 涂柏生
Original assignee: SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Current assignee: SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date: 2016-09-12
Filing date: 2016-09-12
Publication date: 2017-01-25
Anticipated expiration: 2036-09-12
Also published as: CN106354243B

Abstract

本发明公开了一种微控制器芯片的低功耗管理方法，微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE，其中，用户指令码存储于OTP存储器中，OTP存储器同时用来存储芯片的代码选项。本发明在芯片中的通过OTP接口管理模块对OTP存储器进行读写控制，同时对OTP存储器进行智能的功耗管理，在MCU芯片应用于低功耗要求的场合时，能够节省OTP存储器的功耗，从而使MCU芯片具有更低功耗的优点。

Description

一种微控制器芯片的低功耗管理方法

技术领域

本发明涉及一种微控制器，具体是一种微控制器芯片的低功耗管理方法。

背景技术

微控制器芯片作为一种通用的控制芯片，有着广泛的应用。在一些要求微控制器进行快速运算处理的场合里，微控制器要以相对较高的频率进行工作，因而功耗也相对较大。某些应用场合对MCU芯片的功耗要求很严格，在满足MCU芯片的处理速度的前提下，通过降低MCU的工作频率，可以降低MCU芯片的功耗。在OTP型MCU芯片中，用户指令存储于芯片内的OTP（One-Time-Programmable）存储器中。OTP（One-Time-Programmable）存储器是一次可编程存储，一般是由知识产权(intellectual property，简称IP）模块提供商提供，且要求芯片设计时必须要遵从OTP存储器件的接口时序要求和参数。只有在MCU设计时满足这接口时序要求，才能可靠地读取到存储于OTP中的指令码。在OTP型的MCU芯片工作时，需要不断地从OTP存储器中读取指令码，然后才能进行相应的操作和处理。从OTP存储器中读取指令码的时候，OTP存储器所产生的功耗占MCU芯片的总运行功耗中相当重要的比例。本发明提出一种微控制器芯片的低功耗管理方案，在芯片中的通过OTP接口管理模块对OTP存储器进行读写控制，同时对OTP存储器进行智能的功耗管理，在MCU芯片应用于低功耗要求的场合时，能够节省OTP存储器的功耗，从而使MCU芯片具有更低功耗的优点。

发明内容

本发明的目的在于提供一种微控制器芯片的低功耗管理方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种微控制器芯片的低功耗管理方法，微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE，其中，用户指令码存储于OTP存储器中，OTP存储器同时用来存储芯片的代码选项，芯片的代码选项微控制器芯片全局性配置的控制，代码选项模块CODE_OPTION负责在芯片上电复位后，从OTP存储器中对应存储区域中加载出来的信息进行译码，解析出芯片的各种配置控制信息；全局性配置控制信息包括用于控制芯片中OTP接口模块中的各延时控制单元的延时控制信息cfg_dly1、cfg_dly2和cfg_dly3，还包括用于控制时钟产生模块中时钟选择控制信息clk_sel，时钟产生模块CLK_GEN根据代码选项模块CODE_OPTION传送过来的时钟选择控制信息clk_sel，相应地选择某一低频时钟或者高频时钟作为微控制器内核工作时钟clk_cpu，在芯片正常工作之前，外部烧录逻辑负责将延时控制信息烧录至芯片的OTP存储器中；OTP接口控制模块负责在CPU运算时，产生读OTP存储器所需的接口时序，将程序计数器PC所对应的指令码instr从OTP存储器中读出，并且传送至MCU内核，OTP接口控制模块必须以符合OTP存储器要求的接口时序对OTP存储器进行读取请求，才能对OTP存储器进行读取操作；otp_cs为OTP存储器的选通信号；otp_rd为OTP读请求脉冲信号；otp_adr为OTP读请求地址信号；otp_dout为OTP读返回数据信号；tcss为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的建立时间；tcsh为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的保持时间；OTP读请求脉冲信号otp_rd必须要大于最小脉冲时长trpw；读OTP存储器操作涉及到OTP存储的三种功耗模式，当OTP存储器的选通信号为低电平状态时，OTP存储器处于standby模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于read模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于static模式；通过MCU芯片内部的OTP接口管理模块，对OTP存储器进行智能的功耗模式管理，读取OTP存储器时，在满足应用要求的MCU运算处理速度，并且满足OTP存储器所要求的接口时序约束的前提下，通过使OTP存储器在尽量短的时间里面处于功耗较高的read模式，在尽量长的时间里面处于功耗较低的standby模式，从而使MCU芯片的总功耗更低，使MCU芯片应用于对功耗要求更低的应用场合；OTP接口控制模块INTF_CTRL由MCU内核输出的低功耗模式使能信号lp_en来控制两种机制的选择；当微控制器芯片用于对运行速度要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为低电平输出状态，OTP接口控制模块INTF_CTRL选择“快速运行接口机制”，当微控制器芯片用于对运行速度要求较低且对功耗要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为高电平输出状态，OTP接口控制模块INTF_CTRL选择“低功耗接口机制”，OTP接口控制模块INTF_CTRL工作于“快速运行接口机制”时，clk_cpu作为读请求脉冲信号otp_rd直接驱动OTP存储器接口，同时OTP存储器的选通信号otp_cs一直为高有效状态，OTP接口控制模块INTF_CTRL工作于“低功耗接口机制”时，时钟产生模块CLK_GEN输出低频时钟作为微控制器内核的工作时钟，OTP接口管理模块根据代码选项模块CODE_OPTION传输过来的延时控制单元的延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，微控制器内核时钟clk_cpu经过延时控制单元1delay_ctrl1后，输出一次延时信号clk_cpu_dly1，一次延时信号clk_cpu_dly1相对于微控制器内核时钟clk_cpu的延时时间为dly1，通过延时控制信息cfg_dly1对延时时间为dly1进行调控，一次延时信号clk_cpu_dly1经过延时控制单元2 delay_ctrl2后，输出二次延时信号clk_cpu_dly2，二次延时信号clk_cpu_dly2相对一次延时信号clk_cpu_dly1的延时时间为dly2，通过延时控制信息cfg_dly2对延时时间为dly2进行调控，二次延时信号clk_cpu_dly2经过延时控制单元3 delay_ctrl3后，输出三次延时信号clk_cpu_dly3，三次延时信号clk_cpu_dly3相对二次延时信号clk_cpu_dly2的延时时间为dly3，通过延时控制信息cfg_dly3对延时时间为dly3进行调控，二次延时信号clk_cpu_dly2经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为读OTP存储器的读请求脉冲信号otp_rd来驱动OTP存储器接口，三次延时信号clk_cpu_dly3经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为OTP存储器的选通信号otp_cs来驱动OTP存储器接口，通过改变延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，使读请求脉冲信号otp_rd满足脉宽大于最小脉宽时长trpw的要求，同时使其脉宽尽量更小，使在读取OTP存储器过程中，OTP存储器只在相对较短的时间里处于功耗相对较高的read功耗模式，并且，通过在读取OTP存储器的数据成功返回后，将OTP存储器的选通信号otp_cs关闭，从而使OTP存储器只在相对较短的时间里处于功耗相对较高的static功耗模式，其余时间里，OTP存储器都处于功耗相对较低的standby功耗模式。

作为本发明再进一步的方案：所述微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE。

与现有技术相比，本发明的有益效果是：本发明在芯片中的通过OTP接口管理模块对OTP存储器进行读写控制，同时对OTP存储器进行智能的功耗管理，在MCU芯片应用于低功耗要求的场合时，能够节省OTP存储器的功耗，从而使MCU芯片具有更低功耗的优点。

附图说明

图1为微控制器芯片的低功耗管理方法中微控制器的系统框图；

图2为微控制器芯片的低功耗管理方法中OTP接口控制模块框图。

图3为微控制器芯片的低功耗管理方法中OTP的时序模型以及功耗模式示意图。

图4为微控制器芯片的低功耗管理方法中读脉冲信号生成时序。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1～4，本发明实施例中，一种微控制器芯片的低功耗管理方法，微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE，其中，用户指令码存储于OTP存储器中，OTP存储器同时用来存储芯片的代码选项，芯片的代码选项微控制器芯片全局性配置的控制，代码选项模块CODE_OPTION负责在芯片上电复位后，从OTP存储器中对应存储区域中加载出来的信息进行译码，解析出芯片的各种配置控制信息；全局性配置控制信息包括用于控制芯片中OTP接口模块中的各延时控制单元的延时控制信息cfg_dly1、cfg_dly2和cfg_dly3，还包括用于控制时钟产生模块中时钟选择控制信息clk_sel，时钟产生模块CLK_GEN根据代码选项模块CODE_OPTION传送过来的时钟选择控制信息clk_sel，相应地选择某一低频时钟或者高频时钟作为微控制器内核工作时钟clk_cpu，在芯片正常工作之前，外部烧录逻辑负责将延时控制信息烧录至芯片的OTP存储器中；OTP接口控制模块负责在CPU运算时，产生读OTP存储器所需的接口时序，将程序计数器PC所对应的指令码instr从OTP存储器中读出，并且传送至MCU内核，OTP接口控制模块必须以符合OTP存储器要求的接口时序对OTP存储器进行读取请求，才能对OTP存储器进行读取操作；otp_cs为OTP存储器的选通信号；otp_rd为OTP读请求脉冲信号；otp_adr为OTP读请求地址信号；otp_dout为OTP读返回数据信号；tcss为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的建立时间；tcsh为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的保持时间；OTP读请求脉冲信号otp_rd必须要大于最小脉冲时长trpw；读OTP存储器操作涉及到OTP存储的三种功耗模式，当OTP存储器的选通信号为低电平状态时，OTP存储器处于standby模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于read模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于static模式；通过MCU芯片内部的OTP接口管理模块，对OTP存储器进行智能的功耗模式管理，读取OTP存储器时，在满足应用要求的MCU运算处理速度，并且满足OTP存储器所要求的接口时序约束的前提下，通过使OTP存储器在尽量短的时间里面处于功耗较高的read模式，在尽量长的时间里面处于功耗较低的standby模式，从而使MCU芯片的总功耗更低，使MCU芯片应用于对功耗要求更低的应用场合；OTP接口控制模块INTF_CTRL由MCU内核输出的低功耗模式使能信号lp_en来控制两种机制的选择；当微控制器芯片用于对运行速度要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为低电平输出状态，OTP接口控制模块INTF_CTRL选择“快速运行接口机制”，当微控制器芯片用于对运行速度要求较低且对功耗要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为高电平输出状态，OTP接口控制模块INTF_CTRL选择“低功耗接口机制”，OTP接口控制模块INTF_CTRL工作于“快速运行接口机制”时，clk_cpu作为读请求脉冲信号otp_rd直接驱动OTP存储器接口，同时OTP存储器的选通信号otp_cs一直为高有效状态，OTP接口控制模块INTF_CTRL工作于“低功耗接口机制”时，时钟产生模块CLK_GEN输出低频时钟作为微控制器内核的工作时钟，OTP接口管理模块根据代码选项模块CODE_OPTION传输过来的延时控制单元的延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，微控制器内核时钟clk_cpu经过延时控制单元1delay_ctrl1后，输出一次延时信号clk_cpu_dly1，一次延时信号clk_cpu_dly1相对于微控制器内核时钟clk_cpu的延时时间为dly1，通过延时控制信息cfg_dly1对延时时间为dly1进行调控，一次延时信号clk_cpu_dly1经过延时控制单元2 delay_ctrl2后，输出二次延时信号clk_cpu_dly2，二次延时信号clk_cpu_dly2相对一次延时信号clk_cpu_dly1的延时时间为dly2，通过延时控制信息cfg_dly2对延时时间为dly2进行调控，二次延时信号clk_cpu_dly2经过延时控制单元3 delay_ctrl3后，输出三次延时信号clk_cpu_dly3，三次延时信号clk_cpu_dly3相对二次延时信号clk_cpu_dly2的延时时间为dly3，通过延时控制信息cfg_dly3对延时时间为dly3进行调控，二次延时信号clk_cpu_dly2经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为读OTP存储器的读请求脉冲信号otp_rd来驱动OTP存储器接口，三次延时信号clk_cpu_dly3经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为OTP存储器的选通信号otp_cs来驱动OTP存储器接口，通过改变延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，使读请求脉冲信号otp_rd满足脉宽大于最小脉宽时长trpw的要求，同时使其脉宽尽量更小，使在读取OTP存储器过程中，OTP存储器只在相对较短的时间里处于功耗相对较高的read功耗模式，并且，通过在读取OTP存储器的数据成功返回后，将OTP存储器的选通信号otp_cs关闭，从而使OTP存储器只在相对较短的时间里处于功耗相对较高的static功耗模式，其余时间里，OTP存储器都处于功耗相对较低的standby功耗模式；所述微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE。

本发明的工作原理是：本发明微控制器芯片的低功耗管理方法，微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE，其中，用户指令码存储于OTP存储器中，OTP存储器同时用来存储芯片的代码选项，芯片的代码选项微控制器芯片全局性配置的控制，代码选项模块CODE_OPTION负责在芯片上电复位后，从OTP存储器中对应存储区域中加载出来的信息进行译码，解析出芯片的各种配置控制信息；全局性配置控制信息包括用于控制芯片中OTP接口模块中的各延时控制单元的延时控制信息cfg_dly1、cfg_dly2和cfg_dly3，还包括用于控制时钟产生模块中时钟选择控制信息clk_sel，时钟产生模块CLK_GEN根据代码选项模块CODE_OPTION传送过来的时钟选择控制信息clk_sel，相应地选择某一低频时钟或者高频时钟作为微控制器内核工作时钟clk_cpu，在芯片正常工作之前，外部烧录逻辑负责将延时控制信息烧录至芯片的OTP存储器中；OTP接口控制模块负责在CPU运算时，产生读OTP存储器所需的接口时序，将程序计数器PC所对应的指令码instr从OTP存储器中读出，并且传送至MCU内核，OTP接口控制模块必须以符合OTP存储器要求的接口时序对OTP存储器进行读取请求，才能对OTP存储器进行读取操作；otp_cs为OTP存储器的选通信号；otp_rd为OTP读请求脉冲信号；otp_adr为OTP读请求地址信号；otp_dout为OTP读返回数据信号；tcss为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的建立时间；tcsh为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的保持时间；OTP读请求脉冲信号otp_rd必须要大于最小脉冲时长trpw；读OTP存储器操作涉及到OTP存储的三种功耗模式，当OTP存储器的选通信号为低电平状态时，OTP存储器处于standby模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于read模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于static模式；通过MCU芯片内部的OTP接口管理模块，对OTP存储器进行智能的功耗模式管理，读取OTP存储器时，在满足应用要求的MCU运算处理速度，并且满足OTP存储器所要求的接口时序约束的前提下，通过使OTP存储器在尽量短的时间里面处于功耗较高的read模式，在尽量长的时间里面处于功耗较低的standby模式，从而使MCU芯片的总功耗更低，使MCU芯片应用于对功耗要求更低的应用场合；OTP接口控制模块INTF_CTRL由MCU内核输出的低功耗模式使能信号lp_en来控制两种机制的选择；当微控制器芯片用于对运行速度要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为低电平输出状态，OTP接口控制模块INTF_CTRL选择“快速运行接口机制”，当微控制器芯片用于对运行速度要求较低且对功耗要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为高电平输出状态，OTP接口控制模块INTF_CTRL选择“低功耗接口机制”，OTP接口控制模块INTF_CTRL工作于“快速运行接口机制”时，clk_cpu作为读请求脉冲信号otp_rd直接驱动OTP存储器接口，同时OTP存储器的选通信号otp_cs一直为高有效状态，OTP接口控制模块INTF_CTRL工作于“低功耗接口机制”时，时钟产生模块CLK_GEN输出低频时钟作为微控制器内核的工作时钟，OTP接口管理模块根据代码选项模块CODE_OPTION传输过来的延时控制单元的延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，微控制器内核时钟clk_cpu经过延时控制单元1delay_ctrl1后，输出一次延时信号clk_cpu_dly1，一次延时信号clk_cpu_dly1相对于微控制器内核时钟clk_cpu的延时时间为dly1，通过延时控制信息cfg_dly1对延时时间为dly1进行调控，一次延时信号clk_cpu_dly1经过延时控制单元2 delay_ctrl2后，输出二次延时信号clk_cpu_dly2，二次延时信号clk_cpu_dly2相对一次延时信号clk_cpu_dly1的延时时间为dly2，通过延时控制信息cfg_dly2对延时时间为dly2进行调控，二次延时信号clk_cpu_dly2经过延时控制单元3 delay_ctrl3后，输出三次延时信号clk_cpu_dly3，三次延时信号clk_cpu_dly3相对二次延时信号clk_cpu_dly2的延时时间为dly3，通过延时控制信息cfg_dly3对延时时间为dly3进行调控，二次延时信号clk_cpu_dly2经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为读OTP存储器的读请求脉冲信号otp_rd来驱动OTP存储器接口，三次延时信号clk_cpu_dly3经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为OTP存储器的选通信号otp_cs来驱动OTP存储器接口，通过改变延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，使读请求脉冲信号otp_rd满足脉宽大于最小脉宽时长trpw的要求，同时使其脉宽尽量更小，使在读取OTP存储器过程中，OTP存储器只在相对较短的时间里处于功耗相对较高的read功耗模式，并且，通过在读取OTP存储器的数据成功返回后，将OTP存储器的选通信号otp_cs关闭，从而使OTP存储器只在相对较短的时间里处于功耗相对较高的static功耗模式，其余时间里，OTP存储器都处于功耗相对较低的standby功耗模式；所述微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims

1.一种微控制器芯片的低功耗管理方法，其特征在于，微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE，其中，用户指令码存储于OTP存储器中，OTP存储器同时用来存储芯片的代码选项，芯片的代码选项微控制器芯片全局性配置的控制，代码选项模块CODE_OPTION负责在芯片上电复位后，从OTP存储器中对应存储区域中加载出来的信息进行译码，解析出芯片的各种配置控制信息；全局性配置控制信息包括用于控制芯片中OTP接口模块中的各延时控制单元的延时控制信息cfg_dly1、cfg_dly2和cfg_dly3，还包括用于控制时钟产生模块中时钟选择控制信息clk_sel，时钟产生模块CLK_GEN根据代码选项模块CODE_OPTION传送过来的时钟选择控制信息clk_sel，相应地选择某一低频时钟或者高频时钟作为微控制器内核工作时钟clk_cpu，在芯片正常工作之前，外部烧录逻辑负责将延时控制信息烧录至芯片的OTP存储器中；OTP接口控制模块负责在CPU运算时，产生读OTP存储器所需的接口时序，将程序计数器PC所对应的指令码instr从OTP存储器中读出，并且传送至MCU内核，OTP接口控制模块必须以符合OTP存储器要求的接口时序对OTP存储器进行读取请求，才能对OTP存储器进行读取操作；otp_cs为OTP存储器的选通信号；otp_rd为OTP读请求脉冲信号；otp_adr为OTP读请求地址信号；otp_dout为OTP读返回数据信号；tcss为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的建立时间；tcsh为OTP存储器的选通信号otp_cs相对于OTP读请求脉冲信号otp_rd的保持时间；OTP读请求脉冲信号otp_rd必须要大于最小脉冲时长trpw；读OTP存储器操作涉及到OTP存储的三种功耗模式，当OTP存储器的选通信号为低电平状态时，OTP存储器处于standby模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于read模式，当OTP存储器的选通信号为高有效状态且OTP读请求脉冲信号为低电平状态时，OTP存储器处于static模式；通过MCU芯片内部的OTP接口管理模块，对OTP存储器进行智能的功耗模式管理，读取OTP存储器时，在满足应用要求的MCU运算处理速度，并且满足OTP存储器所要求的接口时序约束的前提下，通过使OTP存储器在尽量短的时间里面处于功耗较高的read模式，在尽量长的时间里面处于功耗较低的standby模式，从而使MCU芯片的总功耗更低，使MCU芯片应用于对功耗要求更低的应用场合；OTP接口控制模块INTF_CTRL由MCU内核输出的低功耗模式使能信号lp_en来控制两种机制的选择；当微控制器芯片用于对运行速度要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为低电平输出状态，OTP接口控制模块INTF_CTRL选择“快速运行接口机制”，当微控制器芯片用于对运行速度要求较低且对功耗要求较高的应用场合时，微控制器内核将低功耗模式使能信号lp_en置为高电平输出状态，OTP接口控制模块INTF_CTRL选择“低功耗接口机制”，OTP接口控制模块INTF_CTRL工作于“快速运行接口机制”时，clk_cpu作为读请求脉冲信号otp_rd直接驱动OTP存储器接口，同时OTP存储器的选通信号otp_cs一直为高有效状态，OTP接口控制模块INTF_CTRL工作于“低功耗接口机制”时，时钟产生模块CLK_GEN输出低频时钟作为微控制器内核的工作时钟，OTP接口管理模块根据代码选项模块CODE_OPTION传输过来的延时控制单元的延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，微控制器内核时钟clk_cpu经过延时控制单元1delay_ctrl1后，输出一次延时信号clk_cpu_dly1，一次延时信号clk_cpu_dly1相对于微控制器内核时钟clk_cpu的延时时间为dly1，通过延时控制信息cfg_dly1对延时时间为dly1进行调控，一次延时信号clk_cpu_dly1经过延时控制单元2 delay_ctrl2后，输出二次延时信号clk_cpu_dly2，二次延时信号clk_cpu_dly2相对一次延时信号clk_cpu_dly1的延时时间为dly2，通过延时控制信息cfg_dly2对延时时间为dly2进行调控，二次延时信号clk_cpu_dly2经过延时控制单元3 delay_ctrl3后，输出三次延时信号clk_cpu_dly3，三次延时信号clk_cpu_dly3相对二次延时信号clk_cpu_dly2的延时时间为dly3，通过延时控制信息cfg_dly3对延时时间为dly3进行调控，二次延时信号clk_cpu_dly2经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为读OTP存储器的读请求脉冲信号otp_rd来驱动OTP存储器接口，三次延时信号clk_cpu_dly3经过反相器取反后，与微控制器内核时钟clk_cpu一起连接到两输入与门的输入端，与门的输出信号作为OTP存储器的选通信号otp_cs来驱动OTP存储器接口，通过改变延时控制信息cfg_dly1、cfg_dly2、cfg_dly3对OTP接口控制模块OTP_INTF中延时单元的输出延时进行控制，使读请求脉冲信号otp_rd满足脉宽大于最小脉宽时长trpw的要求，同时使其脉宽尽量更小，使在读取OTP存储器过程中，OTP存储器只在相对较短的时间里处于功耗相对较高的read功耗模式，并且，通过在读取OTP存储器的数据成功返回后，将OTP存储器的选通信号otp_cs关闭，从而使OTP存储器只在相对较短的时间里处于功耗相对较高的static功耗模式，其余时间里，OTP存储器都处于功耗相对较低的standby功耗模式。

2.根据权利要求1所述的微控制器芯片的低功耗管理方法，其特征在于，所述微控制器内部包括时钟产生模块CLK_GEN、复位控制模块RST_CTRL、OTP存储器、OTP接口控制模块OTP_INTF、代码选项模块CODE_OPTION、微控制器内核MCU_CORE。