CN109782888A - Dram数据的掉电保护电路、电子设备和方法 - Google Patents

Abstract

本申请涉及一种DRAM数据的掉电保护电路、电子设备和掉电保护方法。该电路包括：系统电源模块、掉电检测模块、备份电源模块和DRAM；系统电源模块与DRAM连接，用于当系统电源模块上电时，向DRAM供电；备份电源模块与DRAM连接，备份电源模块用于当备份电源的电压高于系统电源模块的电压时，向DRAM供电；掉电检测模块与系统电源模块连接，掉电检测模块用于获取系统电源模块的实际电压；当掉电检测模块检测到实际电压小于或等于预设的电压阈值时，向处理器发送中断信号，所述处理器根据所述中断信号将DRAM的工作模式设置为低功耗自刷新工作模式；DRAM在低功耗自刷新工作模式下刷新DRAM中的存储单元。本申请提供的DRAM数据的掉电保护电路可以保证DRAM中的数据不会丢失。

Description

DRAM数据的掉电保护电路、电子设备和方法

技术领域

本申请涉及计算机存储技术领域，特别是涉及一种DRAM数据的掉电保护电路、电子设备和方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是一种常用的系统内存，DRAM使用内部电容存储数据，当系统电源掉电时，DRAM内存芯片也随之一起掉电，此时DRAM内存数据会丢失。

为了在重新上电后能够获取到DRAM存储的掉电前的数据，传统技术中，一般采用DRAM和闪存(闪存具有掉电保存数据的功能)相结合的存储方式，在系统要掉电时，DRAM存储的数据会被写入到闪存中，在重新上电后，DRAM会读取系统要掉电时存储在闪存中的数据。

但是，传统技术需要增加额外的闪存进行系统掉电后数据的暂时存储，但DRAM中存储的数据依然会丢失；并且，闪存的存储容量较小，而DRAM可以存储大量的数据，当闪存的内存不够存储DRAM中的数据时，依然会导致DRAM中存储的数据丢失。

发明内容

基于此，有必要针对传统技术DRAM中存储的数据容易丢失的问题，提供一种DRAM数据的掉电保护电路、电子设备和方法。

第一方面，本申请实施例提供一种DRAM数据的掉电保护电路，所述所述电路包括：系统电源模块、掉电检测模块、备份电源模块和DRAM；

所述系统电源模块与所述DRAM连接，用于当所述系统电源模块上电时，向所述DRAM供电；

所述备份电源模块与所述DRAM连接，所述备份电源模块用于当所述备份电源的电压高于所述系统电源模块的电压时，向所述DRAM供电；

所述掉电检测模块与所述系统电源模块连接，所述掉电检测模块用于获取所述系统电源模块的实际电压；

当所述掉电检测模块检测到所述实际电压小于或等于预设的电压阈值时，向处理器发送中断信号，所述处理器根据所述中断信号将所述DRAM的工作模式设置为低功耗自刷新工作模式；

所述DRAM在所述低功耗自刷新工作模式下刷新所述DRAM中的存储单元。

在其中一个实施例中，所述处理器与所述DRAM连接，用于当所述系统电源模块上电时，控制所述DRAM的工作模式退出所述低功耗自刷新工作模式。

在其中一个实施例中，所述电路还包括充电电路；所述充电电路分别与所述系统电源模块和所述备份电源模块连接；

所述系统电源模块上电后通过所述充电电路向所述备份电源模块充电。

在其中一个实施例中，所述电路还包括第一通断模块和第二通断模块；所述第一通断模块分别与所述系统电源模块和所述DRAM连接；所述第二通断模块分别与所述备份电源模块和所述DRAM连接；

当所述系统电源模块的电压高于所述备份电源模块的电压时，所述第一通断模块接通；

当所述系统电源模块的电压低于所述备份电源模块的电压时，所述第二通断模块接通。

在其中一个实施例中，所述第一通断模块为第一二极管，所述第二通断模块为第二二极管；所述第一二极管的正极与所述系统电源模块连接，负极与所述DRAM连接；所述第二二极管的正极与所述系统电源模块连接，负极与所述DRAM连接。

在其中一个实施例中，所述电路还包括第一稳压电路，所述第一稳压电路的一端分别与所述第一二极管的负极和所述第二二极管的负极连接，另一端与所述DRAM连接。

在其中一个实施例中，所述电路还包括第二稳压电路和负载，所述第二稳压电路分别与所述系统电源模块和所述负载连接。

第二方面，本申请实施例提供一种电子设备，该电子设备包括上述任一实施例所述的DRAM数据的掉电保护电路。

第三方面，本申请实施例提供一种DRAM数据的掉电保护方法，所述方法包括：

当系统电源模块上电时，所述系统电源模块向与所述系统电源模块连接的所述DRAM供电，并通过充电电路向与所述充电电路连接的备份电源模块充电；

掉电检测模块获取与所述掉电检测模块连接的所述系统电源模块的实际电压，并在当所述实际电压小于或等于预设的电压阈值时，向处理器发送中断信号；所述处理器根据所述中断信号将所述DRAM的工作模式设置为低功耗自刷新工作模式；所述DRAM在所述低功耗自刷新工作模式下刷新所述DRAM中的存储单元；

当所述备份电源的电压高于所述系统电源模块的电压时，所述备份电源模块向所述DRAM供电。

在其中一个实施例中，所述方法还包括：

当所述系统电源模块掉电后重新上电时，所述处理器控制所述DRAM的工作模式退出所述低功耗自刷新工作模式。

本实施例提供的DRAM数据的掉电保护电路、电子设备和掉电保护方法，DRAM数据的掉电保护电路包括系统电源模块、掉电检测模块、备份电源模块和DRAM，当系统电源模块上电时，系统电源模块可以向与其连接的DRAM供电；当系统电源模块掉电过程中，备份电源模块即开始向DRAM供电，并在系统电源模块完全掉电后，持续向DRAM供电，从而保证了DRAM能够一直有电；另外，在掉电检测模块检测到系统电源模块两端的实际电压小于或等于预设的电压阈值时，可以向处理器发送中断信号，处理器将DRAM的工作模式转换到低功耗自刷新工作模式，DRAM开始自行刷新其中的存储单元，从而保证了DRAM可以实现刷新功能；综上可知，在系统电源上电时和掉电时均能够保证DRAM有电，并且可以实现刷新DRAM中的存储单元的功能，进而保证了DRAM中的数据不会丢失，对DRAM中的数据起到了较好的保护作用。

附图说明

图1为一个实施例提供的DRAM数据的掉电保护电路原理图；

图2为一个实施例提供的DRAM数据的掉电检测电路原理图；

图3为另一个实施例提供的DRAM数据的掉电保护电路原理图；

图4为一个实施例提供的DRAM数据的掉电保护方法流程示意图。

附图标记说明：

102：系统电源模块；104：备份电源模块；106：DRAM；

108：掉电检测模块；110：处理器；112：充电电路；

114：第一二极管；116：第二二极管；118：第一稳压电路；

120：第二稳压电路；122：负载。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本实施例提供的DRAM数据的掉电保护电路，可以应用于需要用到DRAM的电子设备中，可选的，该电子设备可以为手机、平板电脑、个人数字助理等，本实施例对电子设备的具体形式并不做限定。

图1为一个实施例提供的DRAM数据的掉电保护电路原理图，图2为一个实施例提供的DRAM106数据的掉电检测电路原理图。如图1和图2所示，上述DRAM数据的掉电保护电路可以包括系统电源模块102、掉电检测模块108、备份电源模块104和DRAM106；所述系统电源模块102与所述DRAM106连接，用于当所述系统电源模块102上电时，向所述DRAM106供电；所述备份电源模块104与所述DRAM106连接，所述备份电源模块104用于当所述备份电源的电压高于所述系统电源模块102的电压时，向所述DRAM106供电；所述掉电检测模块108与所述系统电源模块102连接，所述掉电检测模块108用于获取所述系统电源模块102的实际电压；当所述掉电检测模块108检测到所述实际电压小于或等于预设的电压阈值时，向处理器110发送中断信号，所述处理器根据所述中断信号将所述DRAM106的工作模式设置为低功耗自刷新工作模式；所述DRAM106在所述低功耗自刷新工作模式下刷新所述DRAM106中的存储单元。

具体的，上述DRAM106为内存芯片，内存芯片保存数据需要有两个条件：持续供电和定时刷新操作，固态技术协会JEDEC内存标准规范要求DRAM106需要64ms刷新一次。DRAM106可以包括同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)、双倍速率同步动态随机存储器(Double Data Rate SDRAM106，DDR SDRAM)、第二代双倍数据率同步动态随机存取存储器(Double-Data-Rate Two Synchronous DynamicRandom Access Memory，DDR2SDRAM)、第三代双倍数据率同步动态随机存取存储器(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，DDR3SDRAM)等，DRAM106芯片里的每个存储单元是利用内部电容来存储数据的，电容如果不充电，电量会慢慢丢失。可选的，上述系统电源模块102两端的标准电压大于上述备份电源模块104两端的额定电压，在系统电源模块102上电时，系统电源模块102两端的工作电压是大于备份电源模块104两端的电压的，此时，系统电源模块102向与其连接的DRAM106供电。

系统电源模块102从开始掉电到完全掉电通常需要几毫秒到几十毫秒，在此过程中，系统电源模块102两端的电压会逐渐下降，当备份电源模块104两端的电压大于系统电源模块102两端的电压时，备份电源模块104开始向与其连接的DRAM106供电，即系统电源模块102没有完全掉电的时候，备份电源模块104即开始向DRAM106供电。在备份电源模块104完全掉电后，也是由备份电源模块104向DRAM106供电，从而保证DRAM106能够一直有电。

可选的，上述备份电源模块104可以为锂电池或大电容，进一步的，对于系统电源模块102掉电时长较长的电子设备，可以选取锂电源作为备份电源模块104，对于系统电源模块102掉电时长短的电子设备，可选选取大电容作为备份电源模块104。

上述掉电检测模块108可以实时检测系统电源模块102两端的实际电压，也可以按照预设的周期检测系统电源模块102两端的实际电压。当掉电检测模块108获取的系统电源模块102两端的实际电压小于或等于预设的电压阈值(比如预设的电压阈值可以为系统电源模块102的标准电压的80％)时，向处理器110发送中断信号，该处理器根据接收的中断信号将DRAM106的工作模式从正常工作模式转换为低功耗自刷新工作模式；在低功耗自刷新工作模式下，DRAM106能够自行按照预设的刷新周期刷新DRAM106中的存储单元，以使得DRAM106在接受备份电源模块104供电的过程中，可以自行刷新DRAM106中的存储单元，以使得DRAM106能够完成数据存储功能；并且在低功耗自刷新工作模式下，DRAM106只维持自行刷新操作，功耗较低，进而可以提高备份电源模块104的续航时长。

可选的，上述处理器110可以为中央处理器CPU。掉电检测模块108获取的系统电源模块102两端的实际电压小于或等于预设的电压阈值时，掉电检测模块108会向处理器110发送中断信号，处理器110接收到中断信号后，进入中断服务程序，将DRAM106的工作模式设置为低功耗自刷新工作模式，DRAM106开始自行刷新其中的存储单元。可选的，备份电源模块104可以在DRAM106开始自行刷新之前向DRAM106供电，也可以在DRAM106开始自行刷新之后向DRAM106供电，只要备份电源模块104两端的电压大于系统电源模块102两端的实际电压，备份电源模块104即向DRAM106供电，即预设的电压阈值可以小于备份电源模块104的额定电压，也可以大于备份电源模块104的额定电压，本实施例对此不做限定。

掉电检测模块108检测系统电源模块102花费的检测时间和处理器110接收中断信号并将DRAM106的工作模式设置为低功耗自刷新工作模式花费的时间的和一般为几微秒，远小于系统电源模块102从开始掉电到完全掉电的时间，因此，在统电源模块从开始掉电到完全掉电的时长内，处理器110可以完成将DRAM106的工作模式设置为自行刷新的低功耗自刷新工作模式。

本实施例提供的DRAM数据的掉电保护电路包括系统电源模块、掉电检测模块、备份电源模块和DRAM，当系统电源模块上电时，系统电源模块可以向与其连接的DRAM供电；当系统电源模块掉电过程中，备份电源模块即开始向DRAM供电，并在系统电源模块完全掉电后，持续向DRAM供电，从而保证了DRAM能够一直有电；另外，在掉电检测模块检测到系统电源模块两端的实际电压小于或等于预设的电压阈值时，可以向处理器发送中断信号，处理器将DRAM的工作模式转换到低功耗自刷新工作模式，DRAM开始自行刷新其中的存储单元，从而保证了DRAM可以实现刷新功能；综上可知，在系统电源上电时和掉电时均能够保证DRAM有电，并且可以实现刷新DRAM中的存储单元的功能，进而保证了DRAM中的数据不会丢失，对DRAM中的数据起到了较好的保护作用。

在另一个实施例提供的DRAM数据的掉电保护电路中，在上述实施例的基础上，继续参考图2，上述处理器110与DRAM106连接，用于当所述系统电源模块102上电时，控制所述DRAM106的工作模式退出所述低功耗自刷新工作模式。

具体的，当系统电源模块102重新上电后，处理器110开始工作，此时，处理器110可以设置DRAM106的工作模式退出上述低功耗自刷新工作模式，进入正常工作模式，以保证DRAM106正常功能的实现。在正常工作模式下，处理器110可以按照预设的刷新周期向DRAM106发送刷新指令以自动刷新DRAM106中的存储单元，还可以向DRAM106发送读写指令以从DRAM106读取数据或向DRAM106写入数据。系统电源模块102重新上电后，处理器110可以直接访问DRAM106数据，而不用像传统方案需要要从闪存将数据重新写入DRAM106，从而节约了数据读写时间。

本实施例提供的DRAM数据的掉电保护电路，上述处理器与DRAM连接，用于当系统电源模块上电时，控制DRAM的工作模式退出低功耗自刷新工作模式，以使得DRAM进入正常的工作模式，保证DRAM正常功能有实现。

图3为又一个实施例提供的DRAM数据的掉电保护电路原理图，在上述实施例的基础上，上述电路还包括充电电路112，该充电电路112分别与上述系统电源模块102和上述备份电源模块104连接；上述系统电源模块102上电后通过充电电路112向上述备份电源模块104充电，以使得备份电源模块104在系统电源模块102上电过程中能够获取电能，保证备份电源模块104具有充足的电能，以实现在系统电源模块102掉电后可以向DRAM106供电。

在又一个实施例提供的DRAM106数据掉电保护电路中，继续参考图3，在上述实施例的基础上，上述电路还包括第一通断模块和第二通断模块；该第一通断模块分别与系统电源模块102和DRAM106连接；第二通断模块分别与备份电源模块104和DRAM106连接；当所述系统电源模块102的电压高于所述备份电源模块104的电压时，所述第一通断模块接通；当所述系统电源模块102的电压低于所述备份电源模块104的电压时，所述第二通断模块接通。

其中，上述第一通断模块为第一二极管114，上述第二通断模块为第二二极管116；第一二极管114的正极与系统电源模块102连接，负极与所述DRAM106连接；第二二极管116的正极与系统电源模块102连接，负极与DRAM106连接。

进一步的，第一二极管114和第二二极管116的型号和参数可以一致，以保证在系统电源模块102和备份电源模块104同时存在，并且当系统电源模块102的电压高于备份电源模块104的电压时，第一二极管114接通，当系统电源模块102的电压低于备份电源模块104的电压时，第二二极管116接通。

可选的，上述电路还可以包括第一稳压电路118，该第一稳压电路118的一端分别与第一二极管114的负极和第二二极管116的负极连接，另一端与DRAM106连接。可选的，由于系统电源模块102和备份电源模块104为两个不同电压的电源，第一二极管114和第二二极管116可以合路后再通过第一稳压电路118与DRAM106连接，以防止两个电源相互冲突。由于备份电源模块104在向DRAM106供电的过程中，电量会逐渐下降，电压也会逐渐下降，其输出的电压是不稳定的，通过第一稳压电路118可以向DRAM106输出稳定的电压值，比如，DRAM106需求的电压为1.425V至1.575V之间，则第一稳压电路118可以向DRAM106输出1.425V至1.575V之间的稳定电压值。

可选的，上述电路还包括第二稳压电路120和负载122，所述第二稳压电路120分别与所述系统电源模块102和所述负载122连接。该第二稳压电路120可以将系统电源模块102输出的电压转换为负载122所需的电压，该负载122可以为DRAM106以外的需要供电的器件，如处理器110、显示器和指示灯等。

在一个实施例中，提供了一种电子设备，该电子设备包括上述任一实施例所述的电路，该电路包括：系统电源模块102、掉电检测模块108、备份电源模块104和DRAM106；

所述系统电源模块102与所述DRAM106连接，用于当所述系统电源模块102上电时，向所述DRAM106供电；

所述备份电源模块104与所述DRAM106连接，所述备份电源模块104用于当所述备份电源的电压高于所述系统电源模块102的电压时，向所述DRAM106供电；

所述掉电检测模块108与所述系统电源模块102连接，所述掉电检测模块108用于获取所述系统电源模块102的实际电压；

当所述掉电检测模块108检测到所述实际电压小于或等于预设的电压阈值时，向处理器110发送中断信号，所述处理器根据所述中断信号将所述DRAM106的工作模式设置为低功耗自刷新工作模式；

所述DRAM106在所述低功耗自刷新工作模式下刷新所述DRAM106中的存储单元。

上述实施例提供的电子设备，其实现原理和技术效果与上述方法实施例类似，在此不再赘述。

图4为一个实施例提供的DRAM数据的掉电保护方法流程示意图。本实施例涉及的是电子设备在系统电源模块上电时，系统电源模块向DRAM供电，在系统电源模块掉电时，备份电源模块向DRAM供电的过程。如图4所示，该方法包括：

S402，当系统电源模块上电时，所述系统电源模块向与所述系统电源模块连接的所述DRAM供电，并通过充电电路向与所述充电电路连接的备份电源模块充电。

S404，掉电检测模块获取与所述掉电检测模块连接的所述系统电源模块的实际电压，并在当所述实际电压小于或等于预设的电压阈值时，向处理器发送中断信号；所述处理器根据所述中断信号将所述DRAM的工作模式设置为低功耗自刷新工作模式；所述DRAM在所述低功耗自刷新工作模式下刷新所述DRAM中的存储单元。

S406，当所述备份电源的电压高于所述系统电源模块的电压时，所述备份电源模块向所述DRAM供电。

本实施例提供的DRAM数据的掉电保护方法方法的工作原理和技术效果如上述实施例所述，在此不再赘述。

在另一个实施例提供的DRAM数据的掉电保护方法中，在上述图4所示实施例的基础上，可选的，当所述系统电源模块掉电后重新上电时，所述处理器控制所述DRAM的工作模式退出所述低功耗自刷新工作模式。

本实施例提供的DRAM数据的掉电保护方法的工作原理和技术效果如上述实施例所述，在此不再赘述。

需要说明的是，本申请实施例提供的DRAM数据的掉电保护方法，其执行主体可以是电子设备。

应该理解的是，虽然图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括DRAM以外的随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，DRAM以外的随机存取存储器RAM以多种形式可得，诸如静态RAM(SRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种DRAM数据的掉电保护电路，其特征在于，所述电路包括：系统电源模块、掉电检测模块、备份电源模块和DRAM；

所述系统电源模块与所述DRAM连接，用于当所述系统电源模块上电时，向所述DRAM供电；

所述备份电源模块与所述DRAM连接，所述备份电源模块用于当所述备份电源的电压高于所述系统电源模块的电压时，向所述DRAM供电；

所述掉电检测模块与所述系统电源模块连接，所述掉电检测模块用于获取所述系统电源模块的实际电压；

当所述掉电检测模块检测到所述实际电压小于或等于预设的电压阈值时，向处理器发送中断信号，所述处理器根据所述中断信号将所述DRAM的工作模式设置为低功耗自刷新工作模式；

所述DRAM在所述低功耗自刷新工作模式下刷新所述DRAM中的存储单元。

2.根据权利要求1所述的电路，其特征在于，所述处理器与所述DRAM连接，用于当所述系统电源模块上电时，控制所述DRAM的工作模式退出所述低功耗自刷新工作模式。

3.根据权利要求1所述的电路，其特征在于，所述电路还包括充电电路；所述充电电路分别与所述系统电源模块和所述备份电源模块连接；

所述系统电源模块上电后通过所述充电电路向所述备份电源模块充电。

4.根据权利要求1所述的电路，其特征在于，所述电路还包括第一通断模块和第二通断模块；所述第一通断模块分别与所述系统电源模块和所述DRAM连接；所述第二通断模块分别与所述备份电源模块和所述DRAM连接；

当所述系统电源模块的电压高于所述备份电源模块的电压时，所述第一通断模块接通；

当所述系统电源模块的电压低于所述备份电源模块的电压时，所述第二通断模块接通。

5.根据权利要求4所述的电路，其特征在于，所述第一通断模块为第一二极管，所述第二通断模块为第二二极管；所述第一二极管的正极与所述系统电源模块连接，负极与所述DRAM连接；所述第二二极管的正极与所述系统电源模块连接，负极与所述DRAM连接。

6.根据权利要求5所述的电路，其特征在于，所述电路还包括第一稳压电路，所述第一稳压电路的一端分别与所述第一二极管的负极和所述第二二极管的负极连接，另一端与所述DRAM连接。

7.根据权利要求1至6任一项所述的电路，其特征在于，所述电路还包括第二稳压电路和负载，所述第二稳压电路分别与所述系统电源模块和所述负载连接。

8.一种电子设备，其特征在于，所述电子设备包括如权利要求1-7任一项所述的电路。

9.一种DRAM数据的掉电保护方法，其特征在于，所述方法包括：

当系统电源模块上电时，所述系统电源模块向与所述系统电源模块连接的所述DRAM供电，并通过充电电路向与所述充电电路连接的备份电源模块充电；

掉电检测模块获取与所述掉电检测模块连接的所述系统电源模块的实际电压，并在当所述实际电压小于或等于预设的电压阈值时，向处理器发送中断信号；所述处理器根据所述中断信号将所述DRAM的工作模式设置为低功耗自刷新工作模式；所述DRAM在所述低功耗自刷新工作模式下刷新所述DRAM中的存储单元；

当所述备份电源的电压高于所述系统电源模块的电压时，所述备份电源模块向所述DRAM供电。

10.根据权利要求9所述的方法，其特征在于，所述方法还包括：

当所述系统电源模块掉电后重新上电时，所述处理器控制所述DRAM的工作模式退出所述低功耗自刷新工作模式。