TW201409467A - 記憶體裝置及包含其之記憶體系統 - Google Patents

記憶體裝置及包含其之記憶體系統 Download PDF

Info

Publication number
TW201409467A
TW201409467A TW102122032A TW102122032A TW201409467A TW 201409467 A TW201409467 A TW 201409467A TW 102122032 A TW102122032 A TW 102122032A TW 102122032 A TW102122032 A TW 102122032A TW 201409467 A TW201409467 A TW 201409467A
Authority
TW
Taiwan
Prior art keywords
renewed
command
memory
mode
additional
Prior art date
Application number
TW102122032A
Other languages
English (en)
Other versions
TWI588826B (zh
Inventor
Yo-Sep Lee
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201409467A publication Critical patent/TW201409467A/zh
Application granted granted Critical
Publication of TWI588826B publication Critical patent/TWI588826B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Abstract

一種記憶體裝置包含：複數個記憶體區塊；一設定電路，其經組態以在一記憶體控制器之控制下設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；一儲存電路，其經組態以儲存額外再新資訊；及一再新控制單元，其經組態以每當在該額外再新資訊被撤銷啟動時施加一再新命令時，控制該第二數目個記憶體區塊以同時地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數目個記憶體區塊以同時地再新。

Description

記憶體裝置及包含其之記憶體系統 相關申請案之交叉參考
本申請案主張2012年8月30日申請之韓國專利申請案第10-2012-0095684號之優先權，該專利申請案之全文係以引用方式併入本文中。
本發明之例示性實施例係關於一種記憶體裝置，且更特定而言，係關於一種記憶體裝置之再新技術。
記憶體裝置之記憶體胞(memory cell)包含充當開關之電晶體，及用於儲存電荷(資料)之電容器。資料之邏輯「高」(邏輯1)及邏輯「低」(邏輯0)係根據在記憶體胞中之電容器中是否存在電荷(亦即，該電容器之端子電壓高抑或低)予以判定。
由於資料之儲存表示出電荷累積於電容器中，故在理想條件下不存在功率消耗。然而，由於儲存於電容器中之初始電荷量歸因於由MOS電晶體之PN接面及其類似者造成的漏電流而移除，故資料可能會遺失。為了實質上防止此關心事項，有必要在記憶體胞中之資料遺失之前讀取該資料，且基於讀取資訊而再充電正常電荷量。僅當週期性地重複此類操作時，才實質上維持資料之儲存。記憶體胞電荷之此類再充電程序將被稱作再新操作(refresh operation)。
每當將再新命令自記憶體控制器施加至記憶體裝置時執行再新操作，其中考慮到記憶體裝置之資料留存時間，記憶體控制器以預定時間間隔將再新命令施加至記憶體裝置。舉例而言，在僅當記憶體裝置之資料留存時間為64 ms且再新命令被施加8000次時才可再新記憶體裝置中之所有記憶體胞的狀況下，記憶體控制器在64 ms內將再新命令施加至記憶體裝置達8000次。同時，在記憶體裝置之測試程序中，將具有少於規定時間之資料留存時間的記憶體裝置處理為失敗。捨棄被處理為失敗之記憶體裝置。
本發明之例示性實施例係有關一種允許具有不足資料留存時間之記憶體裝置正常地操作的技術。
根據本發明之一實施例，一種記憶體裝置包含：複數個記憶體區塊；一設定電路，其經組態以在一記憶體控制器之控制下設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；一儲存電路，其經組態以儲存額外再新資訊；及一再新控制單元，其經組態以每當在該額外再新資訊被撤銷啟動時施加一再新命令時，控制該第二數目個記憶體區塊以同時地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數目個記憶體區塊以同時地再新。
根據本發明之另一實施例，一種記憶體系統包含：一記憶體裝置，其包含：複數個記憶體區塊；一設定電路，其經組態以根據一設定資訊而設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；及一再新控制單元，其經組態以每當在額外再新資訊被撤銷啟動時施加一再新命令時，控制該第二數目個記憶體區塊以同時 地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數目個記憶體區塊以同時地再新；及一記憶體控制器，其經組態以將該設定資訊施加至該記憶體裝置且週期性地施加該再新命令。
根據本發明之另一實施例，一種記憶體裝置包含：一命令輸入單元；一位址輸入單元；複數個記憶體區塊；一命令解碼器，其經組態以解碼經由該命令輸入單元而輸入之一命令，且產生一設定命令及一再新命令；一設定電路，其經組態以回應於在該設定命令之一啟動時間經由該位址輸入單元而輸入之一位址來設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；一儲存電路，其經組態以儲存額外再新資訊；及一再新控制單元，其經組態以每當在該額外再新資訊被撤銷啟動時啟動該再新命令時，控制該第二數目個記憶體區塊以同時地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數目個記憶體區塊以同時地再新。
根據本發明，在具有短資料留存時間之記憶體裝置中，改變再新模式，使得每當施加再新命令時，同時地再新許多記憶體庫(memory bank)。因此，即使具有短資料留存時間之記憶體裝置亦可不被處理為失敗。
101‧‧‧再新命令
102‧‧‧再新命令
201‧‧‧再新命令
202‧‧‧再新命令
203‧‧‧再新命令
301‧‧‧再新命令
302‧‧‧再新命令
303‧‧‧再新命令
304‧‧‧再新命令
410‧‧‧命令輸入單元
420‧‧‧位址輸入單元
430‧‧‧命令解碼器
440‧‧‧設定電路
450‧‧‧儲存電路
460‧‧‧再新控制單元
470_BG0‧‧‧位址計數器單元
470_BG1‧‧‧位址計數器單元
470_BG2‧‧‧位址計數器單元
470_BG3‧‧‧位址計數器單元
501‧‧‧再新命令
502‧‧‧再新命令
601‧‧‧再新命令
602‧‧‧再新命令
603‧‧‧再新命令
701‧‧‧再新命令
702‧‧‧再新命令
703‧‧‧再新命令
704‧‧‧再新命令
810‧‧‧記憶體控制器
820‧‧‧記憶體裝置
BG0‧‧‧記憶體庫群組
BG1‧‧‧記憶體庫群組
BG2‧‧‧記憶體庫群組
BG3‧‧‧記憶體庫群組
BK0‧‧‧記憶體庫
BK1‧‧‧記憶體庫
BK2‧‧‧記憶體庫
BK3‧‧‧記憶體庫
BK4‧‧‧記憶體庫
BK5‧‧‧記憶體庫
BK6‧‧‧記憶體庫
BK7‧‧‧記憶體庫
BK8‧‧‧記憶體庫
BK9‧‧‧記憶體庫
BK10‧‧‧記憶體庫
BK11‧‧‧記憶體庫
BK12‧‧‧記憶體庫
BK13‧‧‧記憶體庫
BK14‧‧‧記憶體庫
BK15‧‧‧記憶體庫
圖1為說明當將再新模式設定為第一模式時的記憶體裝置之再新操作的圖解。
圖2為說明當將再新模式設定為第二模式時的記憶體裝置之再新操作的圖解。
圖3為說明當將再新模式設定為第三模式時的記憶體裝置之再新 操作的圖解。
圖4為根據本發明之一實施例之記憶體裝置的方塊圖。
圖5為說明當由設定電路440設定第一模式且額外再新資訊REF_ADDITIONAL已被啟動時的記憶體裝置之再新操作的圖解。
圖6為說明當由設定電路440設定第二模式且額外再新資訊REF_ADDITIONAL已被啟動時的記憶體裝置之再新操作的圖解。
圖7為說明當由設定電路440設定第三模式且額外再新資訊REF_ADDITIONAL已被啟動時的記憶體裝置之再新操作的圖解。
圖8為根據本發明之一實施例之記憶體系統的方塊圖。
下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式予以體現，且不應被看作是限於本文所闡明之實施例。實情為，提供此等實施例，使得本發明將詳盡且完整，且將向熟習此項技術者充分地傳達本發明之範疇。貫穿本發明，類似參考數字貫穿本發明之各種圖及實施例指代類似部分。
圖1至圖3為用於解釋在再新模式下之記憶體裝置之再新操作的圖解。
圖1說明當將再新模式設定為第一模式時的記憶體裝置之再新操作。第一模式可為精細粒度再新(fine granularity refresh,FGR)1模式。在第一模式下，每當將再新命令施加至記憶體裝置時，分別在所有記憶體庫群組(bank group)中再新一個列。參看圖1，隨著施加再新命令101，記憶體庫群組0至記憶體庫群組3被再新。此外，圖1之BG0_REF至BG3_REF指示出對應記憶體庫群組被再新。此外，隨著施加再新命令102，記憶體庫群組0至記憶體庫群組3被再新。當施加再新命令102時，緊接於當施加再新命令101時再新之列的列被再新。舉例而言，在施加再新命令101且記憶體庫群組0至記憶體庫群組3之 第100列被再新的狀況下，當施加再新命令102時，記憶體庫群組0至記憶體庫群組3之第101列被再新。在第一模式下，由於回應於一次再新命令而再新所有記憶體庫群組，故將再新操作週期(亦即，tRFC(再新循環))設定為相對大。此外，啟動BG0_REF至BG3_REF，同時實質上維持小時間差，此係為了縮減歸因於再新操作之峰值電流。在與圖1不同之實施例中，可同時地啟動BG0_REF至BG3_REF。
圖2說明當將再新模式設定為第二模式時的記憶體裝置之再新操作。第二模式可為FGR 2模式。在第二模式下，每當將再新命令施加至記憶體裝置時，分別在所有記憶體庫群組之一半中再新一個列。參看圖2，隨著施加再新命令201，記憶體庫群組0及記憶體庫群組1被再新，且隨著施加再新命令202，記憶體庫群組2及記憶體庫群組3被再新。當在再新命令202之後施加再新命令203時，記憶體庫群組0及記憶體庫群組1被再次再新。此時，在記憶體庫群組0及記憶體庫群組1中再新之列為緊接於當施加再新命令201時再新之列的列。在第二模式下，由於回應於一次再新命令而再新所有記憶體庫群組之一半，故可將再新操作週期(亦即，tRFC)設定為小於第一模式之再新操作週期。
圖3說明當將再新模式設定為第三模式時的記憶體裝置之再新操作。第三模式可為FGR 4模式。在第三模式下，每當將再新命令施加至記憶體裝置時，在所有記憶體庫群組之四分之一中再新一個列。參看圖3，隨著施加再新命令301，記憶體庫群組0被再新，且隨著施加再新命令302，記憶體庫群組1被再新。接著，隨著施加再新命令303，記憶體庫群組2被再新，且施加再新命令304，記憶體庫群組3被再新。當在再新命令304之後施加再新命令(未說明)時，記憶體庫群組0被再次再新。此時，在記憶體庫群組0中再新之列為緊接於當施加再新命令301時再新之列的列。在第三模式下，由於回應於一次再新 命令而再新所有記憶體庫群組之四分之一，故將再新操作週期(亦即，tRFC)設定為小於第二模式之再新操作週期。
圖4為說明根據本發明之一實施例之記憶體裝置的方塊圖。
參看圖4，記憶體裝置包含命令輸入單元410、位址輸入單元420、命令解碼器430、設定電路440、儲存電路450、再新控制單元460、位址計數器單元470_BG0至470_BG3，及記憶體庫群組BG0至BG3。圖4說明用於在記憶體裝置中設定再新模式之僅一組態及與再新操作有關之僅一組態，且未說明關於不直接與本發明之實施例有關之操作(例如，讀取操作、寫入操作及其類似者)的組態。
命令輸入單元410經組態以接收自記憶體控制器施加之命令CMDS，且位址輸入單元420經組態以接收自記憶體控制器施加之位址ADDS。命令CMDS及位址ADDS分別包含多位元信號。
命令解碼器430經組態以解碼經由命令輸入單元410而輸入之命令CMDS，且產生設定命令(MRS：模式暫存器集(mode register set))及再新命令REF。當輸入命令信號CMDS之組合對應於設定命令MRS時，命令解碼器430啟動設定命令MRS，且當輸入命令信號CMDS之組合對應於再新命令REF時，命令解碼器430啟動再新命令REF。此外，命令解碼器430解碼輸入命令信號CMDS以產生作用中命令、預充電命令、讀取命令、寫入命令及其類似者，但由於此等命令不直接與本發明之實施例有關，故將省略其說明及描述。
位址計數器單元470_BG0至470_BG3經組態以分別提供至記憶體庫群組BG0至BG3，以計數待在對應記憶體庫群組之再新操作中使用的位址ADD_COUNT_BG0至ADD_COUNT_BG3。位址計數器單元470_BG0至470_BG3經組態以每當啟動對應於位址計數器單元470_BG0至470_BG3之再新信號BG0_REF至BG3_REF時，使位址ADD_COUNT_BG0至ADD_COUNT_BG3之值增加1。舉例而言，每當 啟動再新信號BG0_REF時，位址計數器單元470_BG0使位址ADD_COUNT_BG0之值增加1，且每當啟動再新信號BG2_REF時，位址計數器單元470_BG2，使位址ADD_COUNT_BG2之值增加1。使位址之值增加1表示位址之改變，使得當之前已選擇第N列時，下次選擇第N+1列。
在該實施例中，分別將位址計數器單元470_BG0至470_BG3分離地提供至記憶體庫群組BG0至BG3。然而，一個位址計數器可由所有記憶體庫群組共用。舉例而言，記憶體裝置可經設計成使得記憶體裝置僅包含位址計數器單元470_BG0以用於回應於再新信號BG0_REF而增加位址ADD_COUNT_BG0，且所有記憶體庫群組BG0至BG3回應於自位址計數器單元470_BG0至470_BG3輸出之位址ADD_COUNT_BG0而執行再新操作。
記憶體庫群組BG0至BG3中每一者包含一或多個記憶體庫。圖4說明出在記憶體裝置中存在16個記憶體庫BK0至BK15，且將四個記憶體庫分組成一個群組，使得形成總共四個記憶體庫群組BG0至BG3。然而，記憶體庫群組之數目及記憶體庫之數目可根據設計考慮而改變。回應於對應於記憶體庫群組BG0至BG3之再新信號BG0_REF至BG3_REF而再新記憶體庫群組BG0至BG3。舉例而言，當啟動再新信號BG0_REF時，在記憶體庫群組BG0中由所有記憶體庫群組BG0至BG3中之位址ADD_COUNT_BG0選擇之列被再新。相似地，當啟動再新信號BG2_REF時，在記憶體庫群組BG2中由所有記憶體庫群組BG8至BG11中之位址ADD_COUNT_BG2選擇之列被再新。
設定電路440經組態以使用在設定命令MRS之啟動時間經由位址輸入單元420而輸入之位址ADDS來設定再新模式。再新模式可包含第一模式、第二模式及第三模式。由設定電路440設定之再新模式為由記憶體控制器指導之再新模式。自設定電路440輸出之信號MODE1 指示出第一模式之設定係由記憶體控制器指導，信號MODE2指示出第二模式之設定係由記憶體控制器指導，且信號MODE3指示出第三模式之設定係由記憶體控制器指導。
儲存電路450經組態以儲存額外再新資訊REF_ADDITIONAL。額外再新資訊REF_ADDITIONAL指示記憶體裝置之資料留存時間是否滿足規定時間(例如，由記憶體標準規格需要之時間)。在製造記憶體裝置之後，當在測試程序中量測之資料留存時間未達到規定時間時，啟動及儲存額外再新資訊REF_ADDITIONAL。此外，當在測試程序中量測之資料留存時間超過規定時間時，撤銷啟動及儲存額外再新資訊REF_ADDITIONAL。亦即，若歸因於習知技術中之不足資料留存時間而將記憶體裝置分類成已失敗晶片，則啟動及儲存額外再新資訊REF_ADDITIONAL。若記憶體裝置具有足夠資料留存時間，則撤銷啟動及儲存額外再新資訊REF_ADDITIONAL。由於儲存於儲存電路450中之額外再新資訊REF_ADDITIONAL需要在測試程序之後連續地維持一值，故儲存電路450可包含雷射熔絲、電子熔絲，或諸如快閃記憶體之非揮發性記憶體。
再新控制單元460經組態以回應於由設定電路設定之模式MODE1至MODE3、儲存於儲存電路中之額外再新資訊REF_ADDITIONAL及再新命令REF而控制記憶體裝置之再新操作。藉由啟動再新信號BG0_REF至BG3_REF而控制再新操作。在下文中，將描述當啟動額外再新資訊REF_ADDITIONAL時及當撤銷啟動額外再新資訊REF_ADDITIONAL時的再新控制單元460之操作。
首先，當撤銷啟動額外再新資訊REF_ADDITIONAL時，再新控制單元460啟動再新信號BG0_REF至BG3_REF，且根據由設定電路440設定之模式而控制記憶體裝置之再新操作，亦即，如圖1至圖3所說明。當由設定電路440設定第一模式時，亦即，當啟動信號MODE1 時，每當啟動再新命令REF時，再新控制單元460可控制所有記憶體庫群組以再新，如圖1所示。當由設定電路440設定第二模式時，亦即，當啟動信號MODE2時，每當啟動再新命令REF時，再新控制單元460可控制記憶體庫群組之一半以再新，如圖2所示。當由設定電路440設定第三模式時，亦即，當啟動信號MODE3時，每當啟動再新命令REF時，再新控制單元460可控制記憶體庫群組之四分之一以再新，如圖3所示。結果，當撤銷啟動額外再新資訊REF_ADDITIONAL時，相似於由記憶體控制器設定之模式而再新記憶體裝置。
當啟動額外再新資訊REF_ADDITIONAL時，再新控制單元460可控制記憶體裝置，使得相比於由設定電路440設定之再新模式，在許多記憶體庫群組中執行再新操作。將參看圖5至圖7來描述此情形。
圖5說明當由設定電路440設定第一模式且額外再新資訊REF_ADDITIONAL被啟動時的記憶體裝置之再新操作。當設定第一模式(MODE1啟動)且啟動額外再新資訊REF_ADDITIONAL時，每當啟動再新命令REF時，再新控制單元460將對應於所有記憶體庫群組BG0至BG3之再新信號BG0_REF至BG3_REF啟動兩次。參看圖5，回應於再新命令501而將再新信號BG0_REF至BG3_REF啟動兩次，且回應於再新命令502而將再新信號BG0_REF至BG3_REF啟動兩次。由於在第一模式下之再新操作週期tRFC1被設定為足夠長，故即使在每當啟動再新命令501及502時，將再新信號BG0_REF至BG3_REF啟動兩次時，該等再新信號亦可不自該再新操作週期逸出。
圖6說明當由設定電路440設定第二模式且額外再新資訊REF_ADDITIONAL被啟動時的記憶體裝置之再新操作。當設定第二模式(MODE2啟動)且啟動額外再新資訊REF_ADDITIONAL時，再新控制單元460可相似於第一模式被設定之狀況而控制再新操作。參看圖6，回應於再新命令601而啟動所有記憶體庫群組BG0至BG3之再新 信號BG0_REF至BG3_REF，且回應於再新命令602而啟動所有記憶體庫群組BG0至BG3之再新信號BG0_REF至BG3_REF。此外，回應於再新命令603而啟動所有記憶體庫群組BG0至BG3之再新信號BG0_REF至BG3_REF。亦即，當啟動額外再新資訊REF_ADDITIONAL時，記憶體裝置之再新操作相似於由記憶體控制器設定除了第二模式以外之第一模式之狀況而操作。即使在每一再新命令啟動的再新信號之數目增加時，該等再新信號亦可不在第二模式下自再新操作週期tRFC2逸出。
圖7說明當由設定電路440設定第三模式且額外再新資訊REF_ADDITIONAL被啟動時的記憶體裝置之再新操作。當設定第三模式(MODE3啟動)且啟動額外再新資訊REF_ADDITIONAL時，再新控制單元460可相似於第二模式被設定之狀況而控制再新操作。參看圖7，回應於再新命令701而啟動所有記憶體庫群組BG0至BG3中之BG0及BG1的再新信號BG0_REF及BG1_REF，且回應於再新命令702而啟動所有記憶體庫群組BG0至BG3中之BG2及BG3的再新信號BG2_REF至BG3_REF。此外，回應於再新命令703而啟動再新信號BG0_REF及BG1_REF，且回應於再新命令704而啟動再新信號BG2_REF及BG3_REF。
如圖5至圖7所描述，當啟動額外再新資訊REF_ADDITIONAL時，相比於圖1至圖3之狀況，在記憶體裝置中較多次啟動再新信號BG0_REF至BG3_REF。因此，具有不足資料留存時間之記憶體裝置(待處理為失敗之記憶體裝置)藉由啟動額外再新資訊REF_ADDITIONAL而變得可用。
圖8為根據本發明之一實施例之記憶體系統的組態圖。
如圖8所說明，記憶體系統包含記憶體控制器810及記憶體裝置820。
記憶體控制器810經組態以藉由將命令CMDS及位址ADDS施加至記憶體裝置820而控制記憶體裝置820之操作，且在讀取及寫入操作中與記憶體裝置820交換資料DATA。可藉由將命令CMDS及位址ADDS傳輸至記憶體裝置820而設定記憶體裝置820之再新模式，且可藉由傳輸命令CMDS而將再新命令施加至記憶體裝置820。在再新操作中，由於使用由記憶體裝置820在內部產生之位址ADD_COUNT_BG0至ADD_COUNT_BG3，故沒有必要使記憶體控制器810將位址ADDS傳輸至記憶體裝置820。
記憶體裝置820(圖4)經組態以接收命令CMDS及位址ADDS，且設定再新模式。接著，記憶體裝置820回應於經由命令CMDS而施加之再新命令來執行再新操作。用於執行再新操作之方法係藉由再新模式MODE1至MODE3及在內部儲存之額外再新資訊REF_ADDITIONAL判定。同時，當自記憶體控制器810施加讀取及寫入命令時，記憶體裝置820與記憶體控制器810交換資料DATA。
雖然已關於特定實施例而描述本發明，但對於熟習此項技術者將顯而易見，可在不脫離如以下申請專利範圍中界定的本發明之精神及範疇的情況下進行各種改變及修改。
410‧‧‧命令輸入單元
420‧‧‧位址輸入單元
430‧‧‧命令解碼器
440‧‧‧設定電路
450‧‧‧儲存電路
460‧‧‧再新控制單元
470_BG0‧‧‧位址計數器單元
470_BG1‧‧‧位址計數器單元
470_BG2‧‧‧位址計數器單元
470_BG3‧‧‧位址計數器單元
BG0‧‧‧記憶體庫群組
BG1‧‧‧記憶體庫群組
BG2‧‧‧記憶體庫群組
BG3‧‧‧記憶體庫群組
BK0‧‧‧記憶體庫
BK1‧‧‧記憶體庫
BK2‧‧‧記憶體庫
BK3‧‧‧記憶體庫
BK4‧‧‧記憶體庫
BK5‧‧‧記憶體庫
BK6‧‧‧記憶體庫
BK7‧‧‧記憶體庫
BK8‧‧‧記憶體庫
BK9‧‧‧記憶體庫
BK10‧‧‧記憶體庫
BK11‧‧‧記憶體庫
BK12‧‧‧記憶體庫
BK13‧‧‧記憶體庫
BK14‧‧‧記憶體庫
BK15‧‧‧記憶體庫

Claims (15)

  1. 一種記憶體裝置，其包括：複數個記憶體區塊；一設定電路，其經組態以在一記憶體控制器之控制下設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；一儲存電路，其經組態以儲存額外再新資訊；及一再新控制單元，其經組態以每當在該額外再新資訊被撤銷啟動時施加一再新命令時，控制該第二數目個記憶體區塊以同時地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數目個記憶體區塊以同時地再新。
  2. 如請求項1之記憶體裝置，其中該設定電路經組態以設定第三數目個記憶體區塊被同時地再新之一第三模式，該第三數目小於該第二數目，且該再新控制單元經組態以每當在該額外再新資訊被撤銷啟動時施加該再新命令時，控制該第三數目個記憶體區塊以同時地再新，且在已由該設定電路設定該第三模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第二數目個記憶體區塊以同時地再新。
  3. 如請求項1之記憶體裝置，其中在由該設定電路設定該第一模式之一狀況下，若該額外再新資訊被撤銷啟動，則每當施加該再新命令時，該再新控制單元控制該第一數目個記憶體區塊以同時地再新，且若該額外再新資訊被啟動，則每當施加該再新命 令時，該再新控制單元控制該第一數目個記憶體區塊以同時地再新兩次。
  4. 如請求項3之記憶體裝置，其中該第一數目實質上等於該複數個記憶體區塊之一數目。
  5. 如請求項1之記憶體裝置，其中該複數個記憶體區塊中每一者包含一記憶體庫。
  6. 如請求項1之記憶體裝置，其中該儲存電路包含一非揮發性儲存元件。
  7. 如請求項1之記憶體裝置，其中該額外再新資訊之啟動及撤銷啟動係由在該記憶體裝置之一製造程序中量測的一資料留存時間判定。
  8. 一種記憶體系統，其包括：一記憶體裝置，其包含：複數個記憶體區塊；一設定電路，其經組態以根據一設定資訊而設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；及一再新控制單元，其經組態以每當在額外再新資訊被撤銷啟動時施加一再新命令時，控制該第二數目個記憶體區塊以同時地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數目個記憶體區塊以同時地再新；及一記憶體控制器，其經組態以將該設定資訊施加至該記憶體裝置且週期性地施加該再新命令。
  9. 如請求項8之記憶體系統，其中該設定電路經組態以設定第三數目個記憶體區塊被同時地再新之一第三模式，該第三數目小於該第二數目，且 該再新控制單元經組態以每當在該額外再新資訊被撤銷啟動時施加該再新命令時，控制該第三數目個記憶體區塊以同時地再新，且在由該設定電路設定該第三模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第二數目個記憶體區塊以同時地再新。
  10. 如請求項8之記憶體系統，其中在由該設定電路設定該第一模式之一狀況下，若該額外再新資訊被撤銷啟動，則每當施加該再新命令時，該再新控制單元控制該第一數目個記憶體區塊以同時地再新，且若該額外再新資訊被啟動，則每當施加該再新命令時，該再新控制單元控制該第一數目個記憶體區塊以同時地再新兩次。
  11. 一種記憶體裝置，其包括：一命令輸入單元；一位址輸入單元；複數個記憶體區塊；一命令解碼器，其經組態以解碼經由該命令輸入單元而輸入之一命令，且產生一設定命令及一再新命令；一設定電路，其經組態以回應於在該設定命令之一啟動時間經由該位址輸入單元而輸入之一位址來設定第一數目個記憶體區塊被同時地再新之一第一模式，及第二數目個記憶體區塊被同時地再新之一第二模式，該第二數目小於該第一數目；一儲存電路，其經組態以儲存額外再新資訊；及一再新控制單元，其經組態以每當在該額外再新資訊被撤銷啟動時啟動該再新命令時，控制該第二數目個記憶體區塊以同時地再新，且在由該設定電路設定該第二模式之一狀況下每當在該額外再新資訊被啟動時施加該再新命令時，控制該第一數 目個記憶體區塊以同時地再新。
  12. 如請求項11之記憶體裝置，其中該設定電路經組態以設定第三數目個記憶體區塊被同時地再新之一第三模式，該第三數目小於該第二數目，且該再新控制單元經組態以每當在該額外再新資訊被撤銷啟動時啟動該再新命令時，控制該第三數目個記憶體區塊以同時地再新，且在由該設定電路設定該第三模式之一狀況下每當在該額外再新資訊被啟動時啟動該再新命令時，控制該第二數目個記憶體區塊以同時地再新。
  13. 如請求項11之記憶體裝置，其中在由該設定電路設定該第一模式之一狀況下，若該額外再新資訊被撤銷啟動，則每當啟動該再新命令時，該再新控制單元控制該第一數目個記憶體區塊以同時地再新，且若該額外再新資訊被啟動，則每當啟動該再新命令時，該再新控制單元控制該第一數目個記憶體區塊以同時地再新兩次。
  14. 如請求項11之記憶體裝置，其中該設定命令包含一模式暫存器集命令。
  15. 如請求項12之記憶體裝置，其中該第一模式包含一精細粒度再新(FGR)1模式，該第二模式包含一FGR 2模式，且該第三模式包含一FGR 4模式。
TW102122032A 2012-08-30 2013-06-20 記憶體裝置及包含其之記憶體系統 TWI588826B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095684A KR102011796B1 (ko) 2012-08-30 2012-08-30 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
TW201409467A true TW201409467A (zh) 2014-03-01
TWI588826B TWI588826B (zh) 2017-06-21

Family

ID=50187464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122032A TWI588826B (zh) 2012-08-30 2013-06-20 記憶體裝置及包含其之記憶體系統

Country Status (4)

Country Link
US (1) US9030904B2 (zh)
KR (1) KR102011796B1 (zh)
CN (1) CN103680599B (zh)
TW (1) TWI588826B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676102B (zh) * 2014-05-08 2019-11-01 南韓商愛思開海力士有限公司 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統
TWI781722B (zh) * 2020-09-07 2022-10-21 南韓商三星電子股份有限公司 記憶體裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133380B1 (ko) * 2013-08-09 2020-07-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
KR102204240B1 (ko) 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016176807A1 (zh) 2015-05-04 2016-11-10 华为技术有限公司 一种dram刷新方法、装置和系统
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
US10318187B2 (en) * 2016-08-11 2019-06-11 SK Hynix Inc. Memory controller and memory system including the same
US10141041B1 (en) 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared
KR102419036B1 (ko) * 2017-12-18 2022-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11862269B2 (en) 2020-07-17 2024-01-02 Changxin Memory Technologies, Inc. Testing method for packaged chip, testing system for packaged chip, computer device and storage medium
CN113467930B (zh) * 2021-05-31 2023-04-14 翱捷科技股份有限公司 一种硬件管理共享内存的处理方法及装置
CN113823340B (zh) * 2021-09-18 2023-08-25 长鑫存储技术有限公司 刷新命令保护方法及电路、存储器刷新方法及电路、设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352598A (ja) 2001-05-28 2002-12-06 Mitsubishi Electric Corp 半導体記憶装置
US7426151B2 (en) * 2001-08-14 2008-09-16 Samung Electronics Co., Ltd. Device and method for performing a partial array refresh operation
JP2004134009A (ja) * 2002-10-10 2004-04-30 Matsushita Electric Ind Co Ltd ウォブル復調装置および方法
KR100611774B1 (ko) * 2004-06-03 2006-08-10 주식회사 하이닉스반도체 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법
US7313047B2 (en) * 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
KR100809960B1 (ko) 2006-09-28 2008-03-07 삼성전자주식회사 반도체 메모리 장치의 리프레시 회로 및 리프레시 방법
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US8484410B2 (en) * 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676102B (zh) * 2014-05-08 2019-11-01 南韓商愛思開海力士有限公司 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統
TWI781722B (zh) * 2020-09-07 2022-10-21 南韓商三星電子股份有限公司 記憶體裝置
US11561711B2 (en) 2020-09-07 2023-01-24 Samsung Electronics Co., Ltd. Memory device performing configurable mode setting and method of operating the same

Also Published As

Publication number Publication date
US9030904B2 (en) 2015-05-12
KR20140028733A (ko) 2014-03-10
CN103680599A (zh) 2014-03-26
TWI588826B (zh) 2017-06-21
CN103680599B (zh) 2017-12-01
US20140064008A1 (en) 2014-03-06
KR102011796B1 (ko) 2019-08-20

Similar Documents

Publication Publication Date Title
TWI588826B (zh) 記憶體裝置及包含其之記憶體系統
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
JP4524645B2 (ja) 半導体装置
KR102021401B1 (ko) 메모리 장치
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
JP4528242B2 (ja) メモリシステムおよびメモリシステムの動作方法
US9455016B2 (en) Semiconductor device
US20150302913A1 (en) Volatile memory device, memory module including the same, and method of operating memory module
TW201523606A (zh) 用於選擇性列刷新之裝置及方法
EP1906409B1 (en) Semiconductor memory and system
JP2013037762A (ja) 半導体メモリ素子の駆動方法
JP2010170596A (ja) 半導体記憶装置
KR20170035150A (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
KR20120012056A (ko) 메모리장치
KR102403340B1 (ko) 리프레쉬 제어 장치
KR20060054822A (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US11783884B2 (en) Semiconductor memory device and memory system including the same
US9502095B1 (en) Memory system
US11250903B2 (en) Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell
KR20110131634A (ko) 뱅크 그룹 리프레쉬 제어장치
TWI608479B (zh) 自刷新控制裝置以及揮發性半導體記憶裝置
KR20200032465A (ko) 메모리 및 메모리의 리프레시 동작 방법
KR20230126432A (ko) 메모리 및 메모리의 동작 방법
JP4100403B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
JP2016027439A (ja) 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム