JP2016027439A - 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム - Google Patents
半導体装置と其の制御方法および半導体装置のメモリ制御プログラム Download PDFInfo
- Publication number
- JP2016027439A JP2016027439A JP2012226720A JP2012226720A JP2016027439A JP 2016027439 A JP2016027439 A JP 2016027439A JP 2012226720 A JP2012226720 A JP 2012226720A JP 2012226720 A JP2012226720 A JP 2012226720A JP 2016027439 A JP2016027439 A JP 2016027439A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- row address
- correspondence
- specifying information
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】外部からの指定により特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生しても、このアクセスを多数のロウアドレスに離散させることのできる半導体装置を提供する。【解決手段】外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を設定器となるスイッチレジスタ＆カウンタ１１に自動的に更新設定し、変換器となるスイッチマトリクス１０が更新設定された対応関係特定情報を参照して対応するロウアドレスを読み替えることにより集中アクセスの継続によるホットキャリア寿命の短命化を防止する。【選択図】図１
Description
本発明は、半導体装置と其の制御方法および半導体装置のメモリ制御プログラムに関する。
ランダムアクセスメモリ等の半導体メモリはトランジスタを小さくして大容量化や微細化を図っており、こうした微細化の流れは今後も継続されると思われる。
そして、この微細化によりトランジスタの耐電界強度が低くなり、ホットキャリア寿命が短くなってゆく。
特に、ＤＲＡＭ（ダイナミックアクセスメモリ）においてはチャージ動作の回路系に高電圧動作があり、短寿命化を加速する要因となり、同一ロウアドレスに継続的にアクセスが集中するとトランジスタが寿命障害に至る。
また、一般的な機器におけるＣＰＵのメインメモリにはＤＲＡＭが使用される。ＤＲＡＭにおけるアクセス頻度が高い記憶領域はプログラム領域であり、特に、その使用プログラムが小さい場合には数ロウアドレスに亘る特定の記憶領域にアクセスが集中する。
そして、この微細化によりトランジスタの耐電界強度が低くなり、ホットキャリア寿命が短くなってゆく。
特に、ＤＲＡＭ（ダイナミックアクセスメモリ）においてはチャージ動作の回路系に高電圧動作があり、短寿命化を加速する要因となり、同一ロウアドレスに継続的にアクセスが集中するとトランジスタが寿命障害に至る。
また、一般的な機器におけるＣＰＵのメインメモリにはＤＲＡＭが使用される。ＤＲＡＭにおけるアクセス頻度が高い記憶領域はプログラム領域であり、特に、その使用プログラムが小さい場合には数ロウアドレスに亘る特定の記憶領域にアクセスが集中する。
一般に、アクセス対象とするメモリの記憶領域の指定は、メモリの論理的なロウアドレスを指定するロウデコーダからの信号とメモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて行われるようになっており、ロウデコーダの前段に変換器となるアドレススクランブル回路を設置し、外部から指定されるロウアドレスとメモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報に基いてロウアドレスの読み替えを行なうようにした半導体装置としては、例えば、特許文献１に開示されるメモリＩＣテスト回路が公知である。
このメモリＩＣテスト回路は、外部から指定されたロウアドレスを其のままロウデコーダに出力する非テストモードと外部から指定されたロウアドレスをメモリの論理的なロウアドレスに読み替えてからロウデコーダに出力するテストモードの何れか一方を排他的に選択できるように設計されており、テストモードを選択してロウアドレスの読み替えを行なうことにより、メモリに固有のアドレス定義や物理的な極性の相違といった問題を解消し、外部から与えられたメモリ用のテストパターンを利用して支障なくメモリをテストできるようになっている。
しかし、その目的とするところはメモリテストの適正化に過ぎず、変換器となるアドレススクランブル回路には１種類の対応関係特定情報、つまり、テストパターンの再現に適した対応関係特定情報に対応する論理回路が組み込まれているだけである。また、メモリの通常の使用時においてはロウアドレスの読み替えは全く行なわれないので、メモリの特定の記憶領域、例えば、プログラム領域へのアクセス集中を防止するといったことは全くできない。
従って、上位のメモリ制御装置やマイクロプロセッサの動作プログラム使用アドレスを一義的な固定論理アドレスで設計された一般的な半導体装置と同様、使用アクセス領域を容易に変更することはできない。
このメモリＩＣテスト回路は、外部から指定されたロウアドレスを其のままロウデコーダに出力する非テストモードと外部から指定されたロウアドレスをメモリの論理的なロウアドレスに読み替えてからロウデコーダに出力するテストモードの何れか一方を排他的に選択できるように設計されており、テストモードを選択してロウアドレスの読み替えを行なうことにより、メモリに固有のアドレス定義や物理的な極性の相違といった問題を解消し、外部から与えられたメモリ用のテストパターンを利用して支障なくメモリをテストできるようになっている。
しかし、その目的とするところはメモリテストの適正化に過ぎず、変換器となるアドレススクランブル回路には１種類の対応関係特定情報、つまり、テストパターンの再現に適した対応関係特定情報に対応する論理回路が組み込まれているだけである。また、メモリの通常の使用時においてはロウアドレスの読み替えは全く行なわれないので、メモリの特定の記憶領域、例えば、プログラム領域へのアクセス集中を防止するといったことは全くできない。
従って、上位のメモリ制御装置やマイクロプロセッサの動作プログラム使用アドレスを一義的な固定論理アドレスで設計された一般的な半導体装置と同様、使用アクセス領域を容易に変更することはできない。
一方、メモリの使用効率を考慮した半導体装置として、特許文献２に開示される半導体記憶装置が知られている。
この半導体記憶装置は、複数のバンクを備えた半導体装置を前提としたもので、アドレスデコーダの前段に設置されたアドレス変換部を利用して外部から指定されるアドレスの行アドレスの下位とバンクアドレスを入れ替えること、つまり、バンクアドレスをセル行単位で変更することによって複数のセルに跨る高速なシーケンシャルアクセスを実現するものである。
この半導体記憶装置においては、バンクアドレスがセル行単位で変更される結果として、メモリの同一バンクに集中的なアクセスが発生するといった問題が或る程度は改善されるかも知れないが、メモリの記憶領域の変更がバンク単位となるので、同一バンクのメモリ内の同一記憶領域に頻繁なアクセスが発生することを防止することはできない。
また、メモリの同一バンクへのアクセスの集中といった問題が或る程度は改善されたとしても、そのアクセスを各バンクに均等に離散させるといったことは全くできない。
この半導体記憶装置は、複数のバンクを備えた半導体装置を前提としたもので、アドレスデコーダの前段に設置されたアドレス変換部を利用して外部から指定されるアドレスの行アドレスの下位とバンクアドレスを入れ替えること、つまり、バンクアドレスをセル行単位で変更することによって複数のセルに跨る高速なシーケンシャルアクセスを実現するものである。
この半導体記憶装置においては、バンクアドレスがセル行単位で変更される結果として、メモリの同一バンクに集中的なアクセスが発生するといった問題が或る程度は改善されるかも知れないが、メモリの記憶領域の変更がバンク単位となるので、同一バンクのメモリ内の同一記憶領域に頻繁なアクセスが発生することを防止することはできない。
また、メモリの同一バンクへのアクセスの集中といった問題が或る程度は改善されたとしても、そのアクセスを各バンクに均等に離散させるといったことは全くできない。
なお、ロウデコーダの前段に設置する変換器やアドレススクランブル回路として利用可能なスイッチマトリクスとしては、例えば特許文献３に開示されるように、ＭＯＳトランジスタ等によって構成されるプログラム素子が公知である。
本発明の目的は、外部からのロウアドレスの指定によりメモリの特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生した場合であっても、このアクセスを多数のロウアドレスに離散させることのできる半導体装置と其の制御方法および半導体装置のメモリ制御プログラムを提供することにある。
本発明の半導体装置は、メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置であり、前記目的を達成するため、特に、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定する設定器と、
前記ロウデコーダの前段に設置され、前記設定器に設定されている対応関係特定情報を参照して、外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換して前記ロウデコーダに出力する変換器とを備えたことを特徴とする構成を有する。
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定する設定器と、
前記ロウデコーダの前段に設置され、前記設定器に設定されている対応関係特定情報を参照して、外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換して前記ロウデコーダに出力する変換器とを備えたことを特徴とする構成を有する。
本発明の半導体装置の制御方法は、メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置の制御方法であり、前記目的を達成するため、特に、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定し、
前記更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換し、前記ロウデコーダに出力することを特徴とした構成を有する。
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定し、
前記更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換し、前記ロウデコーダに出力することを特徴とした構成を有する。
本発明のメモリ制御プログラムは、外部から指定されるロウアドレスとメモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報に従って外部から指定されるロウアドレスをメモリの記憶領域のロウアドレスに変換する変換器からの信号を受けてメモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置が備えるコマンド制御部を、
予め決められたイベント検知時に前記対応関係特定情報を自動的に更新設定する設定手段として機能させることを特徴とした構成を有する。
予め決められたイベント検知時に前記対応関係特定情報を自動的に更新設定する設定手段として機能させることを特徴とした構成を有する。
本発明は、予め決められたイベント、例えば、半導体装置への電源の投入やメモリの制御に関わる設定処理等が検知された際に、外部から指定されるロウアドレスとメモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定し、更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスをメモリの記憶領域の論理的なロウアドレスに変換するようにしているので、外部から指定されるロウアドレスによってメモリの特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生した場合であっても、実際にアクセスの対象とされるメモリのロウアドレスは対応関係特定情報の更新の都度に変更される。
従って、外部からのロウアドレスの指定によりメモリの特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生した場合であっても、このアクセスを多数のロウアドレスに離散させることが可能となり、集中アクセスの継続によるホットキャリア寿命の短命化といった不都合を改善し、半導体装置の信頼性を向上させることができる。
従って、外部からのロウアドレスの指定によりメモリの特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生した場合であっても、このアクセスを多数のロウアドレスに離散させることが可能となり、集中アクセスの継続によるホットキャリア寿命の短命化といった不都合を改善し、半導体装置の信頼性を向上させることができる。
次に、本発明を実施するための形態について幾つかの例を挙げ、図面を参照して具体的に説明する。
図１は外部装置からの要求によってデータの書き込みや読み出しを行なうＤＲＡＭ（ダイナミックアクセスメモリ）を構成する半導体装置に本発明を適用した場合の一実施形態の構成について示した機能ブロック図である。
この実施形態の半導体装置１は、外部装置から指令されたアドレスを取り込むアドレス・バッファ＆レジスタ２と、外部装置から指令されたコマンドを受けて半導体装置１の各部を制御するコマンド制御部３と、半導体装置１の動作モードを設定するモードレジスタ４と、リフレッシュ制御に用いるリフレッシュカウンタ５と、ロウアドレスをデコードするロウデコーダ６と、カラムアドレスをデコードするカラムデコーダ７と、複数のメモリセルを構成するメモリ（メモリセルアレイ）８と、書き込みや読み出しの対象とされたデータを入出力するためのレジスタ＆ＩＯ＆バッファ９を、従来型のＤＲＡＭと同様に備える。
つまり、この実施形態の半導体装置１は、メモリ８の論理的なロウアドレスを指定するロウデコーダ６からの信号とメモリ８の論理的なカラムアドレスを指定するカラムレコーダ７からの信号とに基いてメモリ８の記憶領域、例えは、ワードを指定するようにした半導体装置である。
この実施形態の半導体装置１は、更に、固有の構成要素として、外部装置から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を切り替えるための変換器として機能するスイッチマトリクス１０がロウデコーダ６の前段に設置され、このスイッチマトリクス１０に、スイッチマトリクス１０の駆動制御に必要とされる設定器として機能するスイッチレジスタ＆カウンタ１１が併設されている。
図２（ａ）は本実施形態に係るスイッチマトリクス１０の回路構成を例示した概念図、また、図２（ｂ）はスイッチマトリクス１０を構成するＭＯＳ−ＦＥTスイッチ１２の１つを取り出して示した概念図である。
このスイッチマトリクス１０は、アドレス・バッファ＆レジスタ２から６本の信号線を介してロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５を受信し、６×６のマトリクスを構成するＭＯＳ−ＦＥTスイッチ１２のオン・オフ状態によって特定される切換接続ルートを介して、前記受信した各ロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５を、例えば、ロウアドレス信号Ｉ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’等としてロウデコーダ６へ送信する。
６×６のマトリクスを構成するスイッチマトリクス１０における切換接続ルートの状態は、スイッチレジスタ＆カウンタ１１におけるスイッチレジスタのデータ出力を図２（ｂ）に示されるようなスイッチマトリクス１０内の６×６個のＭＯＳ−ＦＥTスイッチ１２のゲートに印加して各ＭＯＳ−ＦＥTスイッチを駆動制御することによって決定される。
スイッチマトリクス１０の切換接続ルートは６×６のマトリクスを構成する各ＭＯＳ−ＦＥTスイッチのオン・オフ状態を切り替えることによって任意に設定することができるので、例えば、アドレス・バッファ＆レジスタ２から受信したロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５をロウアドレス信号Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’としてロウデコーダ６へ送信すること、アドレス・バッファ＆レジスタ２から受信したロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５をロウアドレス信号Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’としてロウデコーダ６へ送信すること、アドレス・バッファ＆レジスタ２から受信したロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５をロウアドレス信号Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’，Ｉ２’としてロウデコーダ６へ送信すること・・・等も可能である。
６×６のマトリクスを構成するスイッチマトリクス１０における切換接続ルートの状態は、スイッチレジスタ＆カウンタ１１におけるスイッチレジスタのデータ出力を図２（ｂ）に示されるようなスイッチマトリクス１０内の６×６個のＭＯＳ−ＦＥTスイッチ１２のゲートに印加して各ＭＯＳ−ＦＥTスイッチを駆動制御することによって決定される。
スイッチマトリクス１０の切換接続ルートは６×６のマトリクスを構成する各ＭＯＳ−ＦＥTスイッチのオン・オフ状態を切り替えることによって任意に設定することができるので、例えば、アドレス・バッファ＆レジスタ２から受信したロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５をロウアドレス信号Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’としてロウデコーダ６へ送信すること、アドレス・バッファ＆レジスタ２から受信したロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５をロウアドレス信号Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’としてロウデコーダ６へ送信すること、アドレス・バッファ＆レジスタ２から受信したロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５をロウアドレス信号Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’，Ｉ２’としてロウデコーダ６へ送信すること・・・等も可能である。
設定器として機能するスイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃは、予め決められたイベント、例えば、半導体装置１への電源の投入やメモリの制御に関わる設定処理等の実施をコマンド制御部３が検知した時点で、コマンド制御部３から出力されるカウントアップ信号を受けて、１インクリメントされる。
この実施形態では、特に、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃが、メモリ８の記憶領域の論理的なロウアドレスの総数より１少ない値、つまり、図２の例に倣えば６−１＝５を最大値として、Ｃ＝０，１，２，３，４，５，０，１，２，３，・・・と循環的にインクリメントされるようになっている。
この実施形態では、特に、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃが、メモリ８の記憶領域の論理的なロウアドレスの総数より１少ない値、つまり、図２の例に倣えば６−１＝５を最大値として、Ｃ＝０，１，２，３，４，５，０，１，２，３，・・・と循環的にインクリメントされるようになっている。
また、設定器として機能するスイッチレジスタ＆カウンタ１１におけるスイッチレジスタには、カウンタの値Ｃが更新される度、つまり、予め決められたイベントが検知される度に、外部から指定されるロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５を特定する値０，１，２，３，４，５の各々にカウンタの現在値Ｃを加算した値である０＋Ｃ，１＋Ｃ，２＋Ｃ，３＋Ｃ，４＋Ｃ，５＋Ｃの各々を、メモリ８の記憶領域の論理的なロウアドレスの総数６で除した余りの値の各々であるｉ，ｊ，ｋ，ｌ，ｍ，ｎで特定されるメモリ８の記憶領域の論理的なロウアドレスＩｉ’，Ｉｊ’，Ｉｋ’，Ｉｌ’，Ｉｍ’，Ｉｎ’と、外部から指定されるロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５との対応関係が、メモリ８の記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新して記憶される。
従って、例えば、カウンタの値Ｃが０であれば、ｉの値は０＋０を６で除した余りである０となり、ｊの値は１＋０を６で除した余りである１となり、ｋの値は２＋０を６で除した余りである２となる。また、ｌの値は３＋０を６で除した余りである３となり、ｍの値は４＋０を６で除した余りである４となって、ｎの値は５＋０を６で除した余りである５となる。よって、この場合は、外部から指定されるロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にメモリ８の記憶領域の論理的なロウアドレスＩ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’が対応し、この対応関係が対応関係特定情報としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定されることになる。
また、カウンタの値Ｃが１であれば、ｉの値は０＋１を６で除した余りである１となり、ｊの値は１＋１を６で除した余りである２となり、ｋの値は２＋１を６で除した余りである３となる。また、ｌの値は３＋１を６で除した余りである４となり、ｍの値は４＋１を６で除した余りである５となって、ｎの値は５＋１を６で除した余りである０となる。よって、この場合は、外部から指定されるロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にメモリ８の記憶領域の論理的なロウアドレスＩ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’が対応し、この対応関係が対応関係特定情報としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定されることになる。
以下、カウンタの値Ｃがインクリメントされる度に外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係が循環的に変化して行き、カウンタの値Ｃが５となった時点では、ｉの値は０＋５を６で除した余りである５となり、ｊの値は１＋５を６で除した余りである０となって、ｋの値は２＋５を６で除した余りである１となる。また、ｌの値は３＋５を６で除した余りである２となり、ｍの値は４＋５を６で除した余りである３となって、ｎの値は５＋５を６で除した余りである４となるので、外部から指定されるロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にメモリ８の記憶領域の論理的なロウアドレスＩ５’，Ｉ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’が対応し、この対応関係が対応関係特定情報としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定される。
そして、カウンタの値Ｃが５であるときにカウントアップ信号が入力されるとカウンタの値Ｃが０にリセットされることになるので、外部から指定されるロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にメモリ８の記憶領域の論理的なロウアドレスＩ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’が対応する初期の状態に復帰し、この対応関係が対応関係特定情報としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定されることになる。
ここではスイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃがメモリ８の記憶領域の論理的なロウアドレスの総数より１少ない値５を超えないようにカウンタのリセット処理を実行するようにしているが、カウンタのリセット処理を行なわずに無制限に増加させた場合であっても、ロウアドレスＩ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５とロウアドレスＩ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’との間の対応関係の変化状況は前記と同様である。
変換器として機能するスイッチマトリクス１０は、既に述べた通り、６×６のマトリクスを構成する各ＭＯＳ−ＦＥTスイッチのオン・オフ状態を設定器として機能するスイッチレジスタ＆カウンタ１１のデータ出力、要するに、対応関係特定情報の設定状況に従って制御されるので、予め決められたイベント、例えば、半導体装置１への電源の投入やメモリの制御に関わる設定処理等の実行がコマンド制御部３によって検知される度に、外部装置から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係がスイッチマトリクス１０によって切り替えられることになる。
つまり、スイッチマトリクス１０は、設定器として機能するスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定されている対応関係特定情報を参照して外部から指定されたロウアドレスをメモリ８の記憶領域のロウアドレスに変換して後段のロウデコーダ６に出力する変換器である。
つまり、スイッチマトリクス１０は、設定器として機能するスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定されている対応関係特定情報を参照して外部から指定されたロウアドレスをメモリ８の記憶領域のロウアドレスに変換して後段のロウデコーダ６に出力する変換器である。
図３は本実施形態における半導体装置１の状態遷移を例示した動作説明図である。
ここでは、一例として、半導体装置１の動作モードを指定する特定のモード設定指令が入力された場合に対応関係特定情報の更新設定を行なうようにした例について示すが、対応関係特定情報の更新設定を行なうトリガーとするイベントは、データの書き込みや読み出しの処理に支障がない限り、どのようなものを利用してもよい。
コマンド制御部３は、半導体装置１への電源の投入を検知すると（ステップＳ１）、まず、設定器として機能するスイッチレジスタ＆カウンタ１１におけるカウンタとスイッチレジスタ、および、半導体装置１の内部制御に利用される各種のレジスタ等のリセット処理を実行し（ステップＳ２）、インターフェースのキャリブレーション等の初期設定処理を実行して（ステップＳ３）、外部からの入力を待ち受けるアイドリング状態に入る（ステップＳ４）。
そして、この間に、外部装置からコマンド制御信号等が入力された場合には、コマンド制御部３は、メモリ８の入出力制御に必要とされるカスレイテンシ（ＣＡＳ Ｌａｔｅｎｃｙ）のクロック同期の設定等を始めとする動作条件をモードレジスタ４に設定し、また、半導体装置１の動作モードを指定する指令、即ち、「自動モード」，「ダイレクトモード」等のモード設定指令が入力された場合には、これらの動作モードをスイッチレジスタ＆カウンタ１１に設定する。
ここで、半導体装置１の動作モードを指定する指令として「ダイレクトモード」のモード設定指令が入力された場合には、外部装置から指定された対応関係特定情報を最新の対応関係特定情報としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定する必要があることを意味するので、ダイレクト設定手段として機能するコマンド制御部３は、対応関係特定情報の更新設定に関連する処理を非実行とすることを記憶した上で、外部装置から入力された対応関係特定情報を最新の対応関係特定情報としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定し、新たなモード設定指令が入力されるまでの間、外部装置から入力された対応関係特定情報の内容をスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに保持させる。
また、半導体装置１の動作モードを指定する指令として「自動モード」のモード設定指令が入力された場合には、此のイベントの検知に合わせ、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を循環的に変化させる必要があることを意味するので、コマンド制御部３は、対応関係特定情報の更新設定に関連する処理を実行することを記憶した上で、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃを１インクリメントする。
但し、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃは電源投入直後の処理で値５に初期設定されているので、更に其の後で実行される最初のステップＳ５−１のインクリメント処理では、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃは即座に０に初期化される。（以上、ステップＳ５−１）。
但し、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃは電源投入直後の処理で値５に初期設定されているので、更に其の後で実行される最初のステップＳ５−１のインクリメント処理では、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃは即座に０に初期化される。（以上、ステップＳ５−１）。
次いで、コマンド制御部３は、設定器として機能するスイッチレジスタ＆カウンタ１１におけるスイッチレジスタからのデータ出力を許容し、スイッチレジスタ＆カウンタ１１におけるスイッチレジスタに設定された対応関係特定情報に従って変換器として機能するスイッチマトリクス１０のＭＯＳ−ＦＥTスイッチ１２を作動させ、スイッチレジスタに設定された対応関係特定情報に対応する切換接続ルートをスイッチマトリクス１０内に形成させる接続＆動作オペレーションセットの処理を実行する。
従って、電源投入後に半導体装置１の動作モードが初めて「自動モード」に設定された状況下では、ロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々がロウアドレス信号Ｉ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’に対応するデフォルトの切換接続ルートがスイッチマトリクス１０内に形成され（スイッチレジスタ＆カウンタ１１におけるカウンタの値が０となっているため）、また、半導体装置１の動作モードが「ダイレクトモード」に設定された状況下では、「ダイレクトモード」のモード設定指令の入力タイミングとは関わりなく、ロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々がロウアドレス信号Ｉ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’の何れかと一対一に対応する任意の切換接続ルート（但し、外部装置から指令された対応関係特定情報に対応したもの）がスイッチマトリクス１０内に形成されることになる（以上、ステップＳ５−２）。
また、外部からの入力を待ち受けるアイドリング状態においては、電圧降下によるメモリ８の記憶内容の消失を防止するためのリフレッシュ処理（上書き処理）が、必要に応じて従来と同様に実行される（ステップＳ５−３）。
そして、前記のようにして接続＆動作オペレーションセットの処理が完了すると、メモリ８がアクティベートされ、メモリ８に対するデータの書き込みや読み出し及びプリチャージ（読み出し後の電荷の補填処理）等に関する処理の実行が許容される（ステップＳ６）。
半導体装置１の動作モードが「ダイレクトモード」に設定された状況下では、コマンド制御部３が対応関係特定情報の更新設定に関連する処理を非実行とすることを記憶しているので、改めて「ダイレクトモード」のモード設定指令が入力されるか、或いは、改めて「自動モード」のモード設定指令が入力されない限り、最初のステップＳ３−１，ステップＳ３−２の処理で外部から指定された対応関係特定情報がスイッチレジスタ＆カウンタ１１に其のまま保持されることとなり、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係の変更処理は行なわれない。
従って、半導体装置１に「ダイレクトモード」の動作モードが設定された状況下では、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を外部装置から自由に半導体装置１に設定することができるという構成および効果を除けば、メモリ８に対するデータの書き込みや読み出しに関わる処理動作は従来の半導体装置と同等である。
一方、半導体装置１の動作モードが「自動モード」に設定された状況下では、設定手段として機能するコマンド制御部３は、対応関係特定情報の更新設定に関連する処理を実行とすることを記憶しているので、予め決められたイベント、例えば、メモリの制御に関わる設定処理の一種である「自動モード」のモード設定指令の入力が改めて検知される度に、コマンド制御部３がスイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃを１インクリメントすることになる（ステップＳ５−１）。
この場合、次いで実行される処理では、設定手段として機能するコマンド制御部３がカウンタの値Ｃの変化に基いてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタの設定つまり対応関係特定情報を更新し、更新されたスイッチレジスタの設定に従って変換器として機能するスイッチマトリクス１０のＭＯＳ−ＦＥTスイッチ１２が作動し、スイッチレジスタに設定された対応関係特定情報に対応する切換接続ルートをスイッチマトリクス１０内に形成することになる（ステップＳ５−２）。
従って、予め決められたイベントである「自動モード」のモード設定指令の入力がコマンド制御部３によって検知される度に、ロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々に対応するロウアドレス信号は、当初のＩ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’からＩ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’に、次いで、Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’に、・・・、そして、Ｉ５’，Ｉ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’を経て再びＩ０’，Ｉ１’，Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’といったように、循環的に変更されることになる。
このようにして、イベントとなる「自動モード」のモード設定指令の入力が検知される度に、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報がスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに自動的かつ循環的に更新設定され、更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスをメモリ８の記憶領域の様々なロウアドレスに変換するようにしているので、外部から指定されるロウアドレスによってメモリ８の特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生した場合であっても、実際にアクセスの対象とされるメモリ８のロウアドレスが対応関係特定情報の更新の都度に変更されることになる。
従って、外部からのロウアドレスの指定によりメモリ８の特定の記憶領域のロウアドレスに対するアクセス要求が頻繁に発生した場合であっても、このアクセスを多数のロウアドレスに離散させることができ、集中アクセスの継続によるホットキャリア寿命の短命化といった不都合を改善し、半導体装置の信頼性を向上させることができる。
図４は図１に示した最初の実施形態の半導体装置１をモデファイして構成した他の一実施形態の半導体装置１３について示した機能ブロック図である。
アドレス・バッファ＆レジスタ２，モードレジスタ４，リフレッシュカウンタ５，ロウデコーダ６，カラムデコーダ７，メモリ８，レジスタ＆ＩＯ＆バッファ９，スイッチマトリクス１０，スイッチレジスタ＆カウンタ１１の構成や機能に関しては図１に示した実施形態の半導体装置１と同様であるが、設定器として機能するスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに最新の対応関係特定情報を記憶するための不揮発性メモリ１４が併設されている点、および、コマンド制御部３が、電源の投入に際して不揮発性メモリ１４に記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値としてスイッチレジスタ＆カウンタ１１におけるスイッチレジスタに自動設定する対応関係特定情報保持手段として機能する点が、前述した半導体装置１とは異なる。
そして、この実施形態においては、半導体装置１３が「自動モード」に設定された状況下でステップＳ５−１，ステップＳ５−２の処理が実行され、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃやスイッチレジスタに記憶された対応関係特定情報が更新される度に、対応関係特定情報保持手段として機能するコマンド制御部３が、スイッチレジスタ＆カウンタ１１におけるカウンタの値Ｃや対応関係特定情報を読み込みんで、その内容を対応関係特定情報に関連する最新情報として、不揮発性メモリ１４に逐次上書きするかたちで更新記憶させる。
従って、半導体装置１３への電力供給を停止した場合であっても最新のカウンタの値Ｃや対応関係特定情報の内容が失われる心配はない。
また、半導体装置１３の動作モードとしては、既に述べた「自動モード」，「ダイレクトモード」に加え、更に、半導体装置１３への電力供給を停止する直前の時点におけるカウンタの値Ｃや対応関係特定情報を不揮発性メモリ１４からコマンド制御部３が読み出し、その値をスイッチレジスタ＆カウンタ１１におけるカウンタやスイッチレジスタに再設定することによって、半導体装置１３への電力供給を停止した場合であっても、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を電力供給停止前の状態から継続して完全に循環的に変化させ、メモリ８の同一記憶領域を決して連続的に使用することなく、データの書き込みや読み出し動作を行うことが可能な「継続モード」を動作モードの１つとして備える。
そして、半導体装置１３がアイドリング状態にある間に「継続モード」のモード設定指令が入力されると、対応関係特定情報保持手段として機能するコマンド制御部３が不揮発性メモリ１４に記憶されているカウンタの値Ｃや対応関係特定情報を読み込み、これらの値をスイッチレジスタ＆カウンタ１１におけるカウンタやスイッチレジスタに初期値として再設定する。
「継続モード」における対応関係特定情報の更新設定に関わる処理は、前述した実施形態における「自動モード」の場合と同様であるが、「継続モード」を選択した状況下にあっては、不揮発性メモリ１４に記憶されているカウンタの値Ｃや対応関係特定情報を初期値とし、更に、カウンタの値Ｃを１インクリメントしてから処理が開始されるため、半導体装置１３への電力供給を停止した場合であっても、電力供給の停止時間を挟んで、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を完全に循環的に変化させ、メモリ８の同一記憶領域を決して連続的に使用することなく、データの書き込みや読み出し動作を行なうことができるようになる。
例えば、半導体装置１３への電力供給を停止する直前においてロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にロウアドレス信号Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’が対応していたとすれば、次の半導体装置１３の立ち上げ時には、ロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にロウアドレス信号Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’，Ｉ２’が対応するように、スイッチマトリクス１０内の切換接続ルートが形成されることになる。
例えば、半導体装置１３への電力供給を停止する直前においてロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にロウアドレス信号Ｉ２’，Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’が対応していたとすれば、次の半導体装置１３の立ち上げ時には、ロウアドレス信号Ｉ０，Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の各々にロウアドレス信号Ｉ３’，Ｉ４’，Ｉ５’，Ｉ０’，Ｉ１’，Ｉ２’が対応するように、スイッチマトリクス１０内の切換接続ルートが形成されることになる。
従って、半導体装置１３への電力供給を停止したまま放置して再起動したような場合であっても、その間の時間経過とは関わりなく、外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を完全に循環的に変化させることができ、メモリ８の同一記憶領域を決して連続的に使用することなく、データの書き込みや読み出し動作を行なうことができ、集中アクセスの継続によるホットキャリア寿命の短命化といった不都合を更に効果的に改善し、半導体装置１３の信頼性を向上させることが可能となる。
以上に述べた実施形態では、ロウアドレスの対応関係を自動的に更新設定する際のイベントとして、半導体装置１，１３への「自動モード」のモード設定指令の入力、および、半導体装置１３への電源の投入を例として説明しているが、データの書き込みや読み出しの処理に支障がなければ他のイベントをトリガーとして対応関係を更新設定するようにしてもよい。
また、イベントを検知する度に外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を必ずしも全て更新設定する必要はなく、例えば、一部のロウアドレス信号Ｉ０，Ｉ１，Ｉ２とロウアドレス信号Ｉ０’，Ｉ１’，Ｉ２’との対応関係を固定したまま、他の一部のロウアドレス信号Ｉ３，Ｉ４，Ｉ５とロウアドレス信号Ｉ３’，Ｉ４’，Ｉ５’の対応関係のみを更新設定するようにしてもよい。
また、イベントを検知する度に外部から指定されるロウアドレスとメモリ８の記憶領域の論理的なロウアドレスとの対応関係を必ずしも全て更新設定する必要はなく、例えば、一部のロウアドレス信号Ｉ０，Ｉ１，Ｉ２とロウアドレス信号Ｉ０’，Ｉ１’，Ｉ２’との対応関係を固定したまま、他の一部のロウアドレス信号Ｉ３，Ｉ４，Ｉ５とロウアドレス信号Ｉ３’，Ｉ４’，Ｉ５’の対応関係のみを更新設定するようにしてもよい。
半導体装置１，１３のメモリ８としては、ＤＲＡＭの他にもＳＲＡＭ（スタティックランダムアクセスメモリ）を利用することが可能である。
以上に開示した実施形態の一部または全部は、以下の付記に示す記載によって適切に表現され得るが、発明を実施するための形態や発明の技術思想は、これらのものに制限されるものではない。
例えば、メモリ８には一般に未使用の空き領域が存在するので、メモリ８の空き領域が１ロウアドレス以上ある状況下において、ビット障害あるいは同一ロウアドレスに障害が起きた場合にモード設定を「自動モード」や「継続モード」から「ダイレクトモード」に切り替え、外部から指定されるロウアドレスのうち障害箇所を指定するロウアドレスをメモリ８の未使用の記憶領域のロウアドレスに割り当てるようにスイッチレジスタ＆カウンタ１１の設定を変更するようにすれば、外部制御部から指定するロウアドレスを変更することなく、メモリ８の障害箇所を回避したメモリアクセスを実現することができる。つまり、空き領域を活用した障害救済が可能となる。
〔付記１〕
メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置において、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定する設定器と、
前記ロウデコーダの前段に設置され、前記設定器に設定されている対応関係特定情報を参照して、外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換して前記ロウデコーダに出力する変換器とを備えたことを特徴とする半導体装置。
メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置において、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定する設定器と、
前記ロウデコーダの前段に設置され、前記設定器に設定されている対応関係特定情報を参照して、外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換して前記ロウデコーダに出力する変換器とを備えたことを特徴とする半導体装置。
〔付記２〕
前記設定器に、最新の対応関係特定情報を記憶する不揮発性メモリが併設されると共に、電源の投入に際し、前記不揮発性メモリに記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値として該設定器に自動設定する対応関係特定情報保持機能が備えられていることを特徴とする付記１記載の半導体装置。
前記設定器に、最新の対応関係特定情報を記憶する不揮発性メモリが併設されると共に、電源の投入に際し、前記不揮発性メモリに記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値として該設定器に自動設定する対応関係特定情報保持機能が備えられていることを特徴とする付記１記載の半導体装置。
〔付記３〕
前記設定器には、対応関係特定情報の更新設定を非実行とし、外部装置から入力される対応関係特定情報を最新の対応関係特定情報として設定するダイレクト設定機能が備えられていることを特徴とする付記１または付記２のうち何れか一項に記載の半導体装置。
前記設定器には、対応関係特定情報の更新設定を非実行とし、外部装置から入力される対応関係特定情報を最新の対応関係特定情報として設定するダイレクト設定機能が備えられていることを特徴とする付記１または付記２のうち何れか一項に記載の半導体装置。
〔付記４〕
前記設定器は、
前記イベント検知時に１インクリメントされるカウンタと、
外部から指定されるロウアドレスの値に前記カウンタの現在値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定するスイッチレジスタとによって構成され、
前記変換器は、
前記スイッチレジスタに対応関係特定情報として設定された外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係に従って駆動制御されるスイッチマトリクスによって構成されていることを特徴とする付記１，付記２または付記３のうち何れか一項に記載の半導体装置。
前記設定器は、
前記イベント検知時に１インクリメントされるカウンタと、
外部から指定されるロウアドレスの値に前記カウンタの現在値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定するスイッチレジスタとによって構成され、
前記変換器は、
前記スイッチレジスタに対応関係特定情報として設定された外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係に従って駆動制御されるスイッチマトリクスによって構成されていることを特徴とする付記１，付記２または付記３のうち何れか一項に記載の半導体装置。
〔付記５〕
前記カウンタは、前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値を最大値として循環的にインクリメントされるように構成されていることを特徴とする付記４記載の半導体装置。
前記カウンタは、前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値を最大値として循環的にインクリメントされるように構成されていることを特徴とする付記４記載の半導体装置。
〔付記６〕
メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置の制御方法において、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定し、
前記更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換し、前記ロウデコーダに出力することを特徴とした半導体装置の制御方法。
メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置の制御方法において、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定し、
前記更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換し、前記ロウデコーダに出力することを特徴とした半導体装置の制御方法。
〔付記７〕
最新の対応関係特定情報を逐次不揮発的に更新記憶し、電源の投入に際し、前記不揮発的に記憶された対応関係特定情報を読み出して対応関係特定情報の初期値とすることを特徴とした付記６記載の半導体装置の制御方法。
最新の対応関係特定情報を逐次不揮発的に更新記憶し、電源の投入に際し、前記不揮発的に記憶された対応関係特定情報を読み出して対応関係特定情報の初期値とすることを特徴とした付記６記載の半導体装置の制御方法。
〔付記８〕
外部装置から半導体装置に対応関係特定情報が入力された場合に限り、対応関係特定情報の更新設定を非実行とし、外部装置から入力された対応関係特定情報を最新の対応関係特定情報として保持することを特徴とした付記６または付記７のうち何れか一項に記載の半導体装置の制御方法。
外部装置から半導体装置に対応関係特定情報が入力された場合に限り、対応関係特定情報の更新設定を非実行とし、外部装置から入力された対応関係特定情報を最新の対応関係特定情報として保持することを特徴とした付記６または付記７のうち何れか一項に記載の半導体装置の制御方法。
〔付記９〕
前記イベントの検知回数を計数し、
外部から指定されるロウアドレスの値に前記計数値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定し、
前記更新設定された対応関係特定情報を参照して、外部から指定されるロウアドレスに対応する前記メモリの記憶領域の論理的なロウアドレスを前記ロウデコーダに出力することを特徴とした付記６，付記７または付記８のうち何れか一項に記載の半導体装置の制御方法。
前記イベントの検知回数を計数し、
外部から指定されるロウアドレスの値に前記計数値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定し、
前記更新設定された対応関係特定情報を参照して、外部から指定されるロウアドレスに対応する前記メモリの記憶領域の論理的なロウアドレスを前記ロウデコーダに出力することを特徴とした付記６，付記７または付記８のうち何れか一項に記載の半導体装置の制御方法。
〔付記１０〕
前記イベントの検知回数が前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値に達した後、新たに前記イベントを検知した時点で、前記計数値を初期化することを特徴とした付記９記載の半導体装置の制御方法。
前記イベントの検知回数が前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値に達した後、新たに前記イベントを検知した時点で、前記計数値を初期化することを特徴とした付記９記載の半導体装置の制御方法。
〔付記１１〕
外部から指定されるロウアドレスとメモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報に従って外部から指定されるロウアドレスをメモリの記憶領域のロウアドレスに変換する変換器からの信号を受けてメモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置が備えるコマンド制御部を、
予め決められたイベント検知時に前記対応関係特定情報を自動的に更新設定する設定手段として機能させることを特徴とした半導体装置のメモリ制御プログラム。
外部から指定されるロウアドレスとメモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報に従って外部から指定されるロウアドレスをメモリの記憶領域のロウアドレスに変換する変換器からの信号を受けてメモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置が備えるコマンド制御部を、
予め決められたイベント検知時に前記対応関係特定情報を自動的に更新設定する設定手段として機能させることを特徴とした半導体装置のメモリ制御プログラム。
〔付記１２〕
更に、最新の対応関係特定情報を逐次不揮発性メモリに更新記憶させると共に、電源の投入に際し、前記不揮発性メモリに記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値として再設定する対応関係特定情報保持手段として前記コマンド制御部を機能させることを特徴とした付記１１記載の半導体装置のメモリ制御プログラム。
更に、最新の対応関係特定情報を逐次不揮発性メモリに更新記憶させると共に、電源の投入に際し、前記不揮発性メモリに記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値として再設定する対応関係特定情報保持手段として前記コマンド制御部を機能させることを特徴とした付記１１記載の半導体装置のメモリ制御プログラム。
〔付記１３〕
更に、外部装置から対応関係特定情報が入力されたことを検知し、前記対応関係特定情報の更新設定を非実行とし、外部装置から入力された対応関係特定情報を最新の対応関係特定情報として設定するダイレクト設定手段として前記コマンド制御部を機能させることを特徴とした付記１１または付記１２のうち何れか一項に記載の半導体装置のメモリ制御プログラム。
更に、外部装置から対応関係特定情報が入力されたことを検知し、前記対応関係特定情報の更新設定を非実行とし、外部装置から入力された対応関係特定情報を最新の対応関係特定情報として設定するダイレクト設定手段として前記コマンド制御部を機能させることを特徴とした付記１１または付記１２のうち何れか一項に記載の半導体装置のメモリ制御プログラム。
〔付記１４〕
前記設定手段により、前記イベント検知時に１インクリメントされるカウンタの現在値を読み込ませ、外部から指定されるロウアドレスの値に前記カウンタの現在値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定させることを特徴とした付記１１，付記１２または付記１３のうち何れか一項に記載の半導体装置のメモリ制御プログラム。
前記設定手段により、前記イベント検知時に１インクリメントされるカウンタの現在値を読み込ませ、外部から指定されるロウアドレスの値に前記カウンタの現在値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定させることを特徴とした付記１１，付記１２または付記１３のうち何れか一項に記載の半導体装置のメモリ制御プログラム。
〔付記１５〕
前記設定手段により、前記カウンタの計数値が前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値に達したことが確認され、新たに前記イベントを検知した時点で、前記カウンタの計数値を初期化させることを特徴とした付記１４の記載の半導体装置のメモリ制御プログラム。
前記設定手段により、前記カウンタの計数値が前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値に達したことが確認され、新たに前記イベントを検知した時点で、前記カウンタの計数値を初期化させることを特徴とした付記１４の記載の半導体装置のメモリ制御プログラム。
本発明は半導体メモリに関し、メモリ領域内で特定領域への集中アクセスを離散させる機能を有する半導体メモリに関する。ランダムアクセスメモリ一般に適用可能であり、特に、ＤＲＡＭ（ダイナミックアクセスメモリ）に適する。
１ 半導体装置
２ アドレス・バッファ＆レジスタ
３ コマンド制御部（ダイレクト設定手段，設定手段，対応関係特定情報保持手段）
４ モードレジスタ
５ リフレッシュカウンタ
６ ロウデコーダ
７ カラムデコーダ
８ メモリ（メモリセルアレイ）
９ レジスタ＆ＩＯ＆バッファ
１０ スイッチマトリクス（変換器）
１１ スイッチレジスタ＆カウンタ（設定器）
１２ ＭＯＳ−ＦＥTスイッチ
１３ 半導体装置
１４ 不揮発性メモリ
２ アドレス・バッファ＆レジスタ
３ コマンド制御部（ダイレクト設定手段，設定手段，対応関係特定情報保持手段）
４ モードレジスタ
５ リフレッシュカウンタ
６ ロウデコーダ
７ カラムデコーダ
８ メモリ（メモリセルアレイ）
９ レジスタ＆ＩＯ＆バッファ
１０ スイッチマトリクス（変換器）
１１ スイッチレジスタ＆カウンタ（設定器）
１２ ＭＯＳ−ＦＥTスイッチ
１３ 半導体装置
１４ 不揮発性メモリ
Claims (11)
- メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置において、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定する設定器と、
前記ロウデコーダの前段に設置され、前記設定器に設定されている対応関係特定情報を参照して、外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換して前記ロウデコーダに出力する変換器とを備えたことを特徴とする半導体装置。 - 前記設定器に、最新の対応関係特定情報を記憶する不揮発性メモリが併設されると共に、電源の投入に際し、前記不揮発性メモリに記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値として該設定器に自動設定する対応関係特定情報保持機能が備えられていることを特徴とする請求項１記載の半導体装置。
- 前記設定器には、対応関係特定情報の更新設定を非実行とし、外部装置から入力される対応関係特定情報を最新の対応関係特定情報として設定するダイレクト設定機能が備えられていることを特徴とする請求項１または請求項２のうち何れか一項に記載の半導体装置。
- 前記設定器は、
前記イベント検知時に１インクリメントされるカウンタと、
外部から指定されるロウアドレスの値に前記カウンタの現在値を加算した値を前記メモリの記憶領域の論理的なロウアドレスの総数で除した余りの値と前記外部から指定されるロウアドレスの値との対応関係を前記メモリの記憶領域の論理的なロウアドレスと外部から指定されるロウアドレスとの対応関係を表す対応関係特定情報として更新設定するスイッチレジスタとによって構成され、
前記変換器は、
前記スイッチレジスタに対応関係特定情報として設定された外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係に従って駆動制御されるスイッチマトリクスによって構成されていることを特徴とする請求項１，請求項２または請求項３のうち何れか一項に記載の半導体装置。 - 前記カウンタは、前記メモリの記憶領域の論理的なロウアドレスの総数より１少ない値を最大値として循環的にインクリメントされるように構成されていることを特徴とする請求項４記載の半導体装置。
- メモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置の制御方法において、
予め決められたイベント検知時に、外部から指定されるロウアドレスと前記メモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報を自動的に更新設定し、
前記更新設定された対応関係特定情報を参照して外部から指定されたロウアドレスを前記メモリの記憶領域のロウアドレスに変換し、前記ロウデコーダに出力することを特徴とした半導体装置の制御方法。 - 最新の対応関係特定情報を逐次不揮発的に更新記憶し、電源の投入に際し、前記不揮発的に記憶された対応関係特定情報を読み出して対応関係特定情報の初期値とすることを特徴とした請求項６記載の半導体装置の制御方法。
- 外部装置から半導体装置に対応関係特定情報が入力された場合に限り、対応関係特定情報の更新設定を非実行とし、外部装置から入力された対応関係特定情報を最新の対応関係特定情報として保持することを特徴とした請求項６または請求項７のうち何れか一項に記載の半導体装置の制御方法。
- 外部から指定されるロウアドレスとメモリの記憶領域の論理的なロウアドレスとの対応関係を特定する対応関係特定情報に従って外部から指定されるロウアドレスをメモリの記憶領域のロウアドレスに変換する変換器からの信号を受けてメモリの論理的なロウアドレスを指定するロウデコーダからの信号と前記メモリの論理的なカラムアドレスを指定するカラムレコーダからの信号とに基いて前記メモリの記憶領域を指定するようにした半導体装置が備えるコマンド制御部を、
予め決められたイベント検知時に前記対応関係特定情報を自動的に更新設定する設定手段として機能させることを特徴とした半導体装置のメモリ制御プログラム。 - 更に、最新の対応関係特定情報を逐次不揮発性メモリに更新記憶させると共に、電源の投入に際し、前記不揮発性メモリに記憶されている対応関係特定情報を読み出し、対応関係特定情報の初期値として再設定する対応関係特定情報保持手段として前記コマンド制御部を機能させることを特徴とした請求項９記載の半導体装置のメモリ制御プログラム。
- 更に、外部装置から対応関係特定情報が入力されたことを検知し、前記対応関係特定情報の更新設定を非実行とし、外部装置から入力された対応関係特定情報を最新の対応関係特定情報として設定するダイレクト設定手段として前記コマンド制御部を機能させることを特徴とした請求項９または請求項１０のうち何れか一項に記載の半導体装置のメモリ制御プログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012226720A JP2016027439A (ja) | 2012-10-12 | 2012-10-12 | 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム |
| PCT/JP2013/006007 WO2014057662A1 (ja) | 2012-10-12 | 2013-10-09 | 予め決められたイベントの検知により更新設定されるアドレス変換器を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012226720A JP2016027439A (ja) | 2012-10-12 | 2012-10-12 | 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016027439A true JP2016027439A (ja) | 2016-02-18 |
Family
ID=50477144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012226720A Pending JP2016027439A (ja) | 2012-10-12 | 2012-10-12 | 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2016027439A (ja) |
| WO (1) | WO2014057662A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11823643B2 (en) | 2021-01-13 | 2023-11-21 | Canon Kabushiki Kaisha | Light-emitting apparatus, display apparatus, photoelectric conversion apparatus electronic device, illumination apparatus, moving body, and wearable device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735024B1 (ko) * | 2005-12-29 | 2007-07-03 | 삼성전자주식회사 | 반도체 장치의 어드레스 변환기 및 반도체 메모리 장치 |
| JP2008287803A (ja) * | 2007-05-17 | 2008-11-27 | Elpida Memory Inc | 半導体記憶装置、半導体記憶装置の制御装置、および半導体記憶装置のアドレス制御方法 |
| KR101728067B1 (ko) * | 2010-09-03 | 2017-04-18 | 삼성전자 주식회사 | 반도체 메모리 장치 |
-
2012
- 2012-10-12 JP JP2012226720A patent/JP2016027439A/ja active Pending
-
2013
- 2013-10-09 WO PCT/JP2013/006007 patent/WO2014057662A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11823643B2 (en) | 2021-01-13 | 2023-11-21 | Canon Kabushiki Kaisha | Light-emitting apparatus, display apparatus, photoelectric conversion apparatus electronic device, illumination apparatus, moving body, and wearable device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014057662A1 (ja) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5104864B2 (ja) | 半導体記憶装置及びシステム | |
| JP4957800B2 (ja) | 半導体記憶装置及びシステム | |
| JP4989872B2 (ja) | 半導体記憶装置および演算処理装置 | |
| TWI680458B (zh) | 記憶體元件及其電源控制方法 | |
| TWI588826B (zh) | 記憶體裝置及包含其之記憶體系統 | |
| JP2011258259A (ja) | 半導体装置 | |
| US9026830B2 (en) | Information processing apparatus | |
| US8437209B2 (en) | Integrated circuit | |
| EP3509066B1 (en) | Real-time update method of a differential memory with continuous reading accessibility, differential memory and electronic system | |
| KR20180068095A (ko) | 반도체 장치 및 이를 포함하는 반도체 시스템 | |
| US6754115B2 (en) | Nonvolatile semiconductor memory device with backup memory block | |
| KR100967026B1 (ko) | 불휘발성 메모리 장치 및 그 캐쉬리드 방법 | |
| US7263021B2 (en) | Refresh circuit for use in semiconductor memory device and operation method thereof | |
| JP2004234827A (ja) | 破壊読出し型メモリおよびメモリ読出方法 | |
| JP3319429B2 (ja) | 半導体記憶装置 | |
| JP2016027439A (ja) | 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム | |
| KR20080019115A (ko) | 플래시 메모리 장치 | |
| KR100618858B1 (ko) | 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법 | |
| JP2016212934A (ja) | 半導体装置及びその制御方法 | |
| US7085882B2 (en) | SRAM-compatible memory and method of driving the same | |
| JP2009289307A (ja) | 半導体記憶装置 | |
| JP4176719B2 (ja) | 複数ポートのメモリセル | |
| KR20110131634A (ko) | 뱅크 그룹 리프레쉬 제어장치 | |
| JP4900310B2 (ja) | 半導体記憶装置 | |
| KR20080025325A (ko) | 메모리 및 데이터 리프레싱 방법 |