TWI680458B - 記憶體元件及其電源控制方法 - Google Patents

記憶體元件及其電源控制方法 Download PDF

Info

Publication number
TWI680458B
TWI680458B TW108107916A TW108107916A TWI680458B TW I680458 B TWI680458 B TW I680458B TW 108107916 A TW108107916 A TW 108107916A TW 108107916 A TW108107916 A TW 108107916A TW I680458 B TWI680458 B TW I680458B
Authority
TW
Taiwan
Prior art keywords
power
memory
independent
functional blocks
memory banks
Prior art date
Application number
TW108107916A
Other languages
English (en)
Other versions
TW201942903A (zh
Inventor
明燦 崔
Myung-Chan Choi
Original Assignee
華邦電子股份有限公司
Winbond Electronics Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司, Winbond Electronics Corp. filed Critical 華邦電子股份有限公司
Publication of TW201942903A publication Critical patent/TW201942903A/zh
Application granted granted Critical
Publication of TWI680458B publication Critical patent/TWI680458B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

提供一種記憶體元件，包括多個記憶體庫、多個功能區塊、模式暫存器電路以及控制邏輯電路。多個記憶體庫包括彼此獨立的第一電源開關，用以開啟或關閉相對應的記憶體庫。多個功能區塊用於讀寫多個記憶體庫並包括彼此獨立的第二電源開關，用以開啟或關閉相對應的功能區塊。模式暫存器電路包括多個模式暫存器，每個模式暫存器具有一個設定值，設定值用以指示多個模式暫存器對應的記憶體庫從至少一電源產生器接通或斷開。控制邏輯電路藉由讀取多個模式暫存器的設定值以開啟或關閉記憶體庫與功能區塊。

Description

記憶體元件及其電源控制方法
本發明是有關於一種半導體元件，且特別是有關於一種記憶體元件及其電源控制方法。
最近，在記憶體元件領域中，低耗電的效能在動態隨機存取記憶體領域變得尤其重要。DRAM元件或晶片通常具有數種操作模式。其中，除了正常運行的主動模式之外，DRAM元件的省電模式可以包括閒置模式、待機模式、自更新模式和深度省電模式。深度省電模式是一種極端省電模式，並不保證儲存資料的維持（Data Maintenance），因為一般在此模式下操作的內部電源產生器是被禁能的。對於自更新模式，記憶胞中的儲存資料能保證被維持，但DRAM元件必須消耗額外的電源以定期執行自更新操作，因此自更新模式比其他的省電模式會產生更高的電源消耗。
圖1繪示當記憶體元件處於閒置狀態時，傳統記憶體元件進入若干省電模式之一的狀態圖。參照圖1，在步驟S101中，記憶體元件被假定已經接收到開啟（Power on）指令。依據開啟指令，記憶體元件將以預定義的方式經歷初始化程序，並發布重置命令。初始化程序將包括根據記憶體元件規格的要求將記憶體元件重置為最佳操作條件S102。在步驟S103中，記憶體元件將進入閒置模式以等待被訪問。在步驟S104中，記憶體元件可以進入主動模式（ACT），以執行可以包括讀/寫程序的典型操作。
然而，當記憶體元件處於閒置模式S103時，記憶體元件可以進入深度省電模式S105、自更新模式S106或待機模式S107等不同的省電模式。當在深度省電模式S105下操作時，記憶體元件的所有電源產生器通常將是被關閉的。當在自更新模式S106下運行時，記憶體元件的部分或全部電源產生器可以開啟，但與維持儲存資料所需功能區塊無關的電源產生器可以被關閉。當在待機模式S107下操作時，記憶體元件的部分或全部電源產生器可以開啟，但與維持儲存資料所需功能區塊無關的電源可以被關閉或。
表1顯示如前所述各種省電模式之間的比較。根據表1，相對於其他省電模式，深度省電模式可以最大的節省電源消耗，但不保證儲存資料的維持。待機模式比深度省電模式省電效果較差，但也不保證資料維持。自更新模式可確保資料維持，但代價是比深度省電模式更差的省電效果。
模式 深度省電 待機 自更新
省電 最好 好 好
資料維持 沒有 沒有 是
表1
圖2繪示出傳統記憶體元件的硬體方塊圖。記憶體元件200可包括但不限於記憶體陣列201、電性連接到模式暫存器電路203的控制邏輯電路202、更新控制和計數器204、列位址多工器205、庫控制邏輯電路206、行位址計數器和鎖存器207、多個列位址鎖存器和解碼器208、多個行解碼器209、輸入輸出邏輯閘與資料遮罩邏輯電路210、感測放大器211、讀/寫控制邏輯電路與數位輸入緩衝器/數位輸出驅動器212等。
控制邏輯電路202將接收來自外部命令、記憶體位址以及儲存在模式暫存器電路203的值的資料，以決定是否從記憶體陣列201讀取或寫入資料和是否進入主動模式S104、深度省電模式S105、自更新模式S106與待機模式S107等。記憶體元件200可從位於外部的中央處理器或控制器接收這些資訊。控制邏輯電路202從模式暫存器203中讀取以決定是否執行讀取操作或寫入操作，並根據已接收的位址以藉由控制列位址多工器205、庫控制邏輯電路206、列位址鎖存器和解碼器208來決定記憶體庫位置（例如庫1、庫2等）和庫位置內的列位址，以讀取和寫入資料。類似地，控制邏輯電路202從模式暫存器203讀取以決定是否執行讀取操作或寫入操作，並根據已接收到的地址以藉由控制行位址計數器和鎖存器207和庫控制邏輯電路206以及行解碼器209來決定庫位置和庫位置內的行位址，以讀取和寫入資料。
對於圖2的記憶體元件，可以有多個內部電源產生器和電源匯流排。舉例來說，電源產生器和電源匯流排將產生用於周圍電路（例如功能區塊202〜212）的內部電壓VINT以及用於記憶體陣列201的內部電壓VINT、高電壓VPP、與負電壓VBB等。由於內部電源產生器可能全由同一電源供應器晶片產生，並共享相同的電源匯流排，這使得省電的效果相當有限。
舉例來說，應用程式可能希望僅在記憶體庫0中維持資料，但不關心記憶體陣列201內的其他記憶體庫。那麼傳統的自更新模式可以只針對記憶體陣列中的庫0進行自更新，以維持在的庫0內的資料。然而，雖然在自更新操作期間只有庫0進行操作，但由於內部電源產生器已將所有的記憶體庫連接在一起，因此記憶體陣列201的其他記憶體庫仍會消耗漏電流。由於目前個別記憶體庫的漏電流並非可忽略的，使得由漏電流引起的電源消耗甚至可能比自更新操作的電源消耗更大。同樣，在周圍電路（如功能區塊202〜212）中，由於VINT被全部連接在一起，因此即使此時只有某些周圍電路在自更新模式下運行，其他並不主動支持自更新操作的周圍電路也仍會消耗漏電流。這使得傳統的自更新模式無法達到預期的省電效果。
可預期的是，未來在某些記憶體應用中不僅需要與深度省電模式類似水準的極大省電效能，更需要保證記憶體元件中的至少一些儲存資料的維持。因此，需要一種能實現極大省電效果但同時能安全地保證記憶體元件中儲存資料被維持的機制。
本發明提供一種記憶體元件及其電源控制方法，用以降低電源消耗以及維持記憶體的儲存資料。
本發明提供一種記憶體元件，其包括多個記憶體庫、多個功能區塊、模式暫存器電路與控制邏輯電路。多個記憶體庫中的每一者包括彼此獨立的第一電源開關，彼此獨立的第一電源開關開啟或關閉多個記憶庫中相對應的每一者。多個功能區塊用以讀寫多個記憶體庫，多個功能區塊的每一者包括彼此獨立的第二電源開關，彼此獨立的第二電源開關開啟或關閉多個功能區塊中相對應的每一者。模式暫存器電路包括多個模式暫存器，多個模式暫存器中的每一者具有一設定值，設定值用以指示多個模式暫存器對應的多個記憶體庫中的一者從至少一個電源產生器接通或斷開。控制邏輯電路藉由讀取多個模式暫存器的設定值，以開啟或關閉多個記憶體庫中的每一者與多個功能區塊中的每一者。
本發明提供一種記憶體元件使用的電源控制方法，包括：
在多個記憶體庫中的每一者配置彼此獨立的第一電源開關，其中彼此獨立的第一電源開關開啟或關閉相對應記憶體庫。在多個功能區塊中的每一者配置彼此獨立的第二電源開關，多個功能區塊被配置為讀寫多個記憶體庫，其中彼此獨立的第二電源開關開啟或關閉與彼此獨立的第二電源開關相對應的多個功能區塊的每一者。在模式暫存器電路中的多個模式暫存器中的每一者配置設定值，設定值指示多個模式暫存器中的每一者對應的記憶體庫將與至少一個電源產生器接通或斷開。藉由讀取多個模式暫存器的設定值來配置控制邏輯電路，以開啟或關閉多個記憶體庫中的每一者與多個功能區塊中的每一者。
基於上述，本發明提出一種深度自更新（Deep Self Refresh，DSR）模式，不僅可實現與深度省電模式幾乎相同的低電源消耗，還可以保證記憶體儲存資料的維持。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現在將詳細參考本公開的示例性實施例，其示例在附圖中示出。只要有可能，在附圖和描述中使用相同的參考數字來指代相同或相似的部分。
為了實現與上述深度省電模式相當的高省電效能並同時保證儲存資料的維持，本公開提出了一種深度自更新（Deep Self Refresh，DSR）模式，通過該模式，不僅可以實現與深度省電模式幾乎相同的低電源消耗，也可以實現多個記憶體塊或多個記憶體庫中所儲存資料的維持。本發明還提出了可以實現DSR模式的硬體。在本發明中，圖3和圖4及其相應的書面描述用於解釋本發明的基本概念，並且本發明還提供如圖5~圖8所示的數個示例性實施例及其相應的書面描述以進一步闡明本發明的概念。
圖3是依據本發明一實施例的記憶體元件的硬體方塊圖。記憶體元件300可以是但不限於DRAM元件或其他的揮發性記憶體元件。記憶體元件300可以包括記憶體陣列301、控制邏輯電路302、模式暫存器電路303與多個功能區塊（例如周圍電路，未繪示）。控制邏輯電路302電性耦合至記憶體陣列301和模式暫存器電路303。記憶體陣列301可以包括多個記憶體庫，每個記憶體庫具有獨立的電源開關，用以開啟或關閉對應的記憶體庫。多個功能區塊（例如204〜212，如圖6所示）用以讀寫所述多個記憶體庫，且每個功能區塊可以設置獨立的電源開關，用以開啟或關閉對應的功能區塊。模式暫存器電路303可以包括多個模式暫存器，每個模式暫存器可以指示特定記憶體庫是否需要維持資料或不需維持資料。舉例而言，與特定記憶體庫對應的模式暫存器可以包括一個設定值，該設定值用以在記憶體庫需維持資料時，表示記憶體庫將與其電源接通，並可用以在記憶體庫不需維持資料時，表示記憶體庫將從其電源斷開。舉例而言，可以根據每個模式暫存器儲存的資訊選取需要維持資料的記憶體庫。控制邏輯電路302將讀取儲存在模式暫存器電路303內的設定值來控制記憶體庫和功能區塊，進而開啟或關閉個別記憶體庫。
在一實施例中，控制邏輯電路302將開啟或關閉每個記憶體庫和支援每個個別記憶庫的每個功能區塊，其藉由開啟或關閉多個記憶體庫中的每個電源開關和/或開啟或關閉多個功能區塊中的每個電源開關來完成。控制邏輯電路302根據外部命令和每個模式暫存器的設定值，來決定是否開啟或關閉多個記憶體庫的電源開關，其中每個模式暫存器對應每個記憶體庫。外部命令可以是主動命令、自更新命令、深度自更新（DSR）命令、深度省電命令、待機命令等中的任何一種。此外，控制邏輯電路302進一步被配置為用以開啟維持至少一經擇記憶體庫的資料所需的多個功能區塊的電源開關，以及關閉其餘不需用以維持至少一經擇記憶體庫的資料的功能區塊的電源開關。值得一提的是，根據所接收到的外部命令，控制邏輯電路302可能藉由多個功能區塊對開啟的記憶體庫進行對應的讀寫操作。
在一實施例中，控制邏輯電路302根據所接收到的DSR命令，開啟至少一個經擇記憶體庫和需要用以維持至少一經擇記憶體庫的資料的功能區塊，並關閉多個未擇記憶體庫和不需用以維持經擇記憶體庫的資料的功能區塊。其中，仍維持開啟以用於維持經擇記憶體庫的儲存資料的功能區塊可以例如包括更新控制和計數器204、列位址多工器205、庫控制邏輯電路206、以及列位址鎖存器和解碼器208。控制邏輯電路302更根據所接收的DSR命令，對經擇記憶體庫進行一自更新操作，且在自更新操作完成後，關閉需要用以維持經擇記憶體庫的資料的功能區塊。此外，被關閉的所有電源產生器可以在接收一深度自更新離開命令後而被重新開啟。
在一實施例中，記憶體元件300可以進一步包括深度自更新（DSR）電源控制訊號產生器（未顯示）。該DSR電源控制訊號產生器可以包括但不限於正反器，用以接收來自模式暫存器電路303的深度自更新命令；以及多個及閘（AND gate），用以接收正反器的輸出與多個模式暫存器中的每一個的設定值，以開啟或關閉多個記憶體庫中的每一個或所述多個功能區塊中的每一個。
圖4是依據本發明一實施例的記憶體元件使用的電源控制方法。在步驟S401中，記憶體元件在每個記憶體庫配置彼此獨立的第一電源開關，其中彼此獨立的第一電源開關開啟或關閉對應的記憶體庫。在步驟S402中，記憶體元件在每個功能區塊配置彼此獨立的第二電源開關，多個功能區塊被配置為用以讀寫多個記憶體庫，其中彼此獨立的第二電源開關開啟或關閉對應的功能區塊。在步驟S403中，在具有多個模式暫存器的模式暫存器電路中，記憶體元件對每個模式暫存器配置一個設定值，設定值指示每個模式暫存器對應的記憶體庫將與至少一個電源產生器接通或斷開。在步驟S404中，記憶體元件藉由讀取模式暫存器電路來配置控制邏輯電路，以開啟或關閉多個記憶體庫中的每個記憶體庫與多個功能區塊中的每個功能區塊。
在一實施例中，配置控制邏輯電路以開啟或關閉多個記憶體庫中的每個記憶體庫和多個功能區塊中的每個功能區塊可能需要開啟或關閉多個記憶體庫中的每個第一電源開關，並可能需要開啟或關閉多個功能區塊中的每個第二電源開關。進一步說，配置控制邏輯電路用以開啟或關閉多個記憶體庫中的每個第一電源開關與用以開啟或關閉多個功能區塊中的每個第二電源開關，可能需要根據外部命令以及對應於每個記憶體庫的模式暫存器的設定值，以開啟或關閉多個記憶體庫中的每個第一電源開關和多個功能區塊中的每個第二電源開關。其中外部命令可以是主動命令、自更新命令、深度自更新（DSR）命令、深度省電命令、待機命令等中的任何一個。
在一實施例中，該方法可以更包括配置模式暫存器電路以選擇多個記憶體庫中需維持資料的經擇記憶體庫，並配置控制邏輯電路以開啟經擇記憶體庫中彼此獨立的第一電源開關以及關閉未擇記憶體庫中彼此獨立的第一電源開關。該方法更包括配置控制邏輯電路，以開啟多個功能區塊中需要用以維持經擇記憶體庫的資料的功能區塊的第二電源開關，以及關閉其餘不需要用以維持經擇記憶體庫的資料的功能區域的第二電源開關。
圖5是依據本發明一實施例所繪示當記憶體元件300處於閒置狀態時記憶體元件300進入若干省電模式之一的狀態圖，其與圖1相同的部分標示相同的符號和數字。響應於記憶體元件300進入閒置模式S103，記憶體元件300在滿足特定條件之後，可透過接收外部命令，而進入深度自更新（DSR）模式S501。當記憶體元件300進入DSR模式時，除了維持資料（將資料讀取或寫入至記憶體陣列301）所需要的功能區塊之外，記憶體元件300中的其餘功能區塊將被從一個或多個電源產生器所產生的電源斷開。此外，除了記憶體陣列（例如圖6中的201）中需要維持資料的經擇記憶體庫之外，其餘的未擇記憶體庫將被從一個或多個電源產生器所產生的電源斷開。在記憶體元件300處於半電源開啟狀態的S502中，除了經擇記憶體庫之外，所有的未擇記憶體庫以及功能區塊將被從一個或多個電源產生器產生的電源斷開，直到控制邏輯電路302接收到深度自更新離開命令tXDSR以離開DSR模式。在離開DSR模式時，記憶體元件300將再次進入閒置模式S103，並重新開啟被關閉的未擇記憶體庫及功能區塊。
表2示出了DSR模式與上述省電模式之間的比較
模式 深度省電 深度自更新(DSR) 待機 自刷新
省電 最好 更好 好 好
資料維持 沒有 是 沒有 是
表2
從表2可以看出，雖然本發明的DSR模式的省電效能略差於傳統的深度省電模式，然而DSR模式卻能夠保證資料維持，而深度省電模式無法保證資料維持。並且，DSR模式仍然可以比傳統的待機模式和傳統的自刷新模式達到更好的省電效果。
圖6是依據本發明一實施例的DRAM的硬體方塊圖，其與圖2相同的部分標示相同的符號和數字。為了實現圖5的DSR模式，記憶體元件600配置有多個電源開關（包括多個第一電源開關與多個第二電源開關），用以將記憶體元件600的記憶體陣列201及功能區塊（例如202〜214）從電源產生器產生的電源接通或斷開（即，開啟或關閉電源）。當記憶體元件600進入DSR模式時，控制邏輯電路202可接收外部命令以進入DSR模式。外部命令例如可以從位於記憶體元件600外的中央處理器或微控制器接收。此外，更新控制和計數器電路204將接收DSR訊號，其也連接到記憶體陣列201中每個記憶體庫的第一電源開關和每個功能區塊的第二電源開關，以控制第一電源開關與第二電源開關進而開啟或關閉每個記憶體庫和每個功能區塊。DSR訊號還可以同時或單獨控制每個電源產生器，以便禁能除了更新操作所需的電源產生器以外的所有電源產生器。
因此，通過更新控制和計數器電路204，控制邏輯電路202將藉由開啟或關閉多個記憶體庫中的每個第一電源開關與多個功能區塊中的每個第二電源開關，以開啟或關閉多個記憶體庫中的每個記憶體庫和多個功能區塊中的每個功能區塊。此外，模式暫存器電路203可包括多個模式暫存器，其中每個模式暫存器可對應於個別記憶體陣列201中的每一個單獨的記憶體庫。根據外部命令以及與每個模式暫存器的設定值，可以單獨選擇記憶體陣列201中的每個記憶體庫以開啟或關閉。
舉例來說，如果外部命令指示進入DSR模式，則除了需要維持資料的記憶體庫和維持該些記憶體庫的資料所需的功能區塊以外，記憶體元件600將關閉其餘所有功能區塊和記憶體庫的電源開關。一旦自更新操作完成，除了需要維持資料的記憶體庫以外，其餘所有功能區塊和所有記憶體庫的電源開關將被關閉。而在收到深度自更新離開命令tXDSR而離開DSR模式後，所有先前被關閉的電源開關可以被重新開啟。
圖7是依據本發明一實施例所繪示將電源控制方法中的DSR應用在記憶體元件中的記憶體庫的示意圖，其與圖6相同的部分標示相同的符號和數字。假設記憶體陣列201的庫0在進入DSR模式S501時需維持所儲存的資料，則除了庫0的第一電源開關以及維持庫0資料所需的功能區塊（例如更新控制和計數器電路204、列位址多工器205、庫控制邏輯電路206、列位址鎖存器和解碼器208等）的第二電源開關被開啟以外，其餘與維持庫0資料無關的功能區塊以及記憶體庫被關閉。當進入半電源開啟狀態S502時，除了庫0的第一電源開關被開啟以外，其餘的功能方塊和記憶體庫皆被關閉。
儘管圖7的例子只顯示了一記憶體庫（庫0）在進入DSR模式時需要維持資料，但根據相同的操作原理，可以選擇記憶體元件中多個用以需要維持資料的記憶體庫。模式暫存器可用來選擇每個單獨的記憶體庫，以藉由在與每個記憶體庫對應的模式暫存器內的設定值來決定維持或不維持資料。DSR訊號可以被產生以控制更新控制和計數器電路204，以致能或禁能每個功能區塊和每個記憶體庫中的電源開關。DSR訊號可以從控制邏輯電路202傳送或由外部接收。
藉由在每個功能區塊（例如202〜214）和每個記憶體庫配置電源開關，可以減少非操作的功能區塊和記憶體庫的漏電流，進而減少電源消耗。電源開關不僅適用於輸入電壓VINT，也適用於電源電壓VPP以及其他電源產生器，以控制電源產生器與功能區塊之間的接通或斷開。通過這種方式，記憶體元件可以達成與深度省電模式幾乎相同的省電效果，並且相對於自更新模式和待機模式可以降低電源損耗。
在另一實施例中，在收到外部命令以進入DSR模式時，DSR訊號可以禁能與非操作功能區塊以及非操作記憶體庫對應的電源產生器。而當離開DSR模式而進入閒置模式S103時，可以重新致能被禁能的電源產生器。
圖8是依據本發明一實施例的DSR電源控制訊號產生器。應該注意的是，DSR電源控制訊號產生器的設計可能會有所不同，因此本公開不限於DSR電源控制訊號產生器的這種特定設計。根據圖8，DSR電源控制訊號產生器可以包括但不限於正反器901和多個及閘902。正反器901將接收自進入訊號Self Enter、自離開訊號Self Exit，以及來自模式暫存器電路303的DSR訊號。儲存在模式暫存器電路303中的每個模式暫存器的值會決定記憶體陣列301的哪個庫將維持資料，以及記憶體陣列301的哪個庫將關閉。正反器901會輸出一個深度自更新致能訊號DSREN，其是全域（Global）致能訊號，它將啟用或禁用整個記憶體陣列的DSR模式。舉例來說，控制邏輯電路302可以藉由模式暫存器電路303在DSR模式期間禁能所有非操作功能區塊的電源開關。每個及閘902將接收深度自更新致能訊號DSREN以及每個模式暫存器的深度自更新的記憶體庫訊號DSR_BNK＜i＞以進行及閘操作，其中i是非負整數並代表第i個記憶體庫。及閘902並輸出深度自更新的記憶體庫的致能訊號DSR_BNKEN＜i＞以將電源產生器從每一個記憶體庫（例：第i個記憶體庫）接通或斷開。藉此，可以控制一或多個庫在DSR模式中維持開啟以維持資料。
綜上所述，本發明適用於DRAM元件等記憶體元件，可以實現相較於深度省電模式略低的電源消耗，並同時保證資料被安全維持。其中深度省電模式是最高效率的省電模式。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200、300、600：記憶體元件
201：記憶體陣列
202、302：控制邏輯電路
203：模式暫存器電路
204：更新控制和計數器
205：列位址多工器
206：庫控制邏輯電路
207：行位址計數器和鎖存器
208：列位址鎖存器和解碼器
209：行解碼器
210：輸入輸出邏輯閘與資料遮罩邏輯電路
211：感測放大器
212：讀/寫控制邏輯電路與數位輸入緩衝器/數位輸出驅動器
301：記憶體陣列
302：控制邏輯電路
303：模式暫存器電路
901：正反器
902：及閘
S101-S107、S401-S404、S501、S502：步驟
ACT：主動模式
DSR：深度自更新訊號
DSR_BNK＜i＞：深度自更新的記憶體庫訊號
DSR_BNKEN＜i＞：深度自更新的記憶體庫的致能訊號
DSREN：深度自更新致能訊號
Self Enter：自進入訊號
Self Exit：自離開訊號
圖1繪示當記憶體元件處於閒置狀態時，傳統記憶體元件進入若干省電模式之一的狀態圖。
圖2繪示傳統DRAM的硬體方塊圖。
圖3為依據本發明一實施例的記憶體元件的硬體方塊圖。
圖4為依據本發明一實施例的記憶體元件使用的電源控制方法。
圖5為依據本發明一實施例所繪示當記憶體元件處於閒置狀態時記憶體元件進入若干省電模式之一的狀態圖。
圖6為依據本發明一實施例的DRAM的硬體方塊圖。
圖7為依據本發明一實施例所繪示將電源控制方法中的DSR應用在記憶體元件中的記憶體庫的示意圖。
圖8為依據本發明一實施例的DSR電源控制訊號產生器。

Claims (20)

  1. 一種記憶體元件，包括：多個記憶體庫，所述多個記憶體庫中的每一者包括彼此獨立的第一電源開關，所述彼此獨立的第一電源開關開啟或關閉所述多個記憶庫中相對應的每一者；多個功能區塊，用以讀寫所述多個記憶體庫，所述多個功能區塊的每一者包括彼此獨立的第二電源開關，所述彼此獨立的第二電源開關中的每一者獨立地開啟或關閉所述多個功能區塊中相對應的每一者；一模式暫存器電路，包括多個模式暫存器，所述多個模式暫存器中的每一者具有一設定值，所述設定值用以指示所述多個模式暫存器對應的所述多個記憶體庫中的一者從至少一電源產生器接通或斷開；一控制邏輯電路，藉由讀取所述多個模式暫存器的所述設定值，以開啟或關閉所述多個記憶體庫中的每一者與所述多個功能區塊中的每一者。
  2. 如申請專利範圍第1項所述的記憶體元件，其中所述控制邏輯電路開啟或關閉所述多個記憶體庫中的每一者與所述多個功能區塊中的每一者包括：開啟或關閉所述多個記憶體庫中所述彼此獨立的第一電源開關中的每一者與所述多個功能區塊中所述彼此獨立的第二電源開關中的每一者。
  3. 如申請專利範圍第2項所述的記憶體元件，其中所述控制邏輯電路開啟或關閉所述多個記憶體庫中所述彼此獨立的第一電源開關中的每一者，並開啟或關閉所述多個功能區塊中所述彼此獨立的第二電源開關中的每一者，包括：所述控制邏輯電路根據一外部命令和所述多個模式暫存器中的所述設定值，開啟或關閉所述多個記憶體庫中所述彼此獨立的第一電源開關中的每一者，以及開啟或關閉所述多個功能區塊中所述彼此獨立的第二電源開關中的每一者，其中所述多個模式暫存器的每一者對應於所述多個記憶體庫中的每一者。
  4. 如申請專利範圍第3項所述的記憶體元件，其中所述控制邏輯電路基於所述多個模式暫存器中每一者中對應所述多個記憶體庫中每一者的所述設定值，更配置為開啟至少一經擇記憶體庫中所述彼此獨立的第一電源開關，並關閉多個未擇記憶體庫中所述彼此獨立的第一電源開關。
  5. 如申請專利範圍第4項所述的記憶體元件，其中所述控制邏輯電路更配置為，開啟所述多個功能區塊中需要用以維持所述至少一經擇記憶體庫的資料的功能區塊的所述彼此獨立的第二電源開關，並關閉所述多個功能區塊中不需用以維持所述至少一經擇記憶體庫的資料的功能區塊中所述彼此獨立的第二電源開關。
  6. 如申請專利範圍第3項所述的記憶體元件，其中所述外部命令包括一主動命令、一自我更新命令、一深度自更新命令、一深度省電命令與一待機命令中的一者。
  7. 如申請專利範圍第1項所述的記憶體元件，其中所述控制邏輯電路根據一深度自更新命令和所述多個模式暫存器中的所述設定值，開啟至少一經擇記憶體庫和所述多個功能區塊中需要用以維持所述至少一經擇記憶體庫的資料的功能區塊，並關閉多個未擇記憶體庫和所述多個功能區塊中不需用以維持所述至少一經擇記憶體庫內資料的功能區塊。
  8. 如申請專利範圍第7項所述的記憶體元件，其中所述控制邏輯電路更根據所接收的所述深度自更新命令對所述經擇記憶體進行一自更新操作，並於所述自更新操作後，關閉所有所述多個功能區塊。
  9. 如申請專利範圍第8項所述的記憶體元件，其中所述控制邏輯電路根據所接收的一深度自更新離開命令而開啟被關閉的所述多個未擇記憶體庫和所述多個功能區塊。
  10. 如申請專利範圍第5項所述的記憶體元件，其中需要用以維持所述至少一經擇記憶體庫的資料的所述多個功能區塊包括：一更新控制和計數器、一列位址多工器、一庫控制邏輯電路以及一列位址鎖存器和解碼器。
  11. 如申請專利範圍第7項所述的記憶體元件，更包括一深度自更新電源控制訊號產生器，包括：一正反器，接收所述深度自更新命令；以及多個及閘，用以接收所述正反器的一輸出與所述多個模式暫存器的每一者的所述設定值，以開啟或關閉所述多個記憶體庫中的每一者或所述多個功能區塊中的每一者。
  12. 一種記憶體元件使用的電源控制方法，所述方法包括：在多個記憶體庫中的每一者配置彼此獨立的第一電源開關，其中所述彼此獨立的第一電源開關開啟或關閉與所述彼此獨立的第一電源開關相對應的所述多個記憶體庫的每一者；在多個功能區塊中的每一者配置彼此獨立的第二電源開關，所述多個功能區塊被配置為讀寫所述多個記憶體庫，其中所述彼此獨立的第二電源開關中的每一者獨立地開啟或關閉與所述彼此獨立的第二電源開關相對應的所述多個功能區塊的每一者；在具有多個模式暫存器的一模式暫存器電路中，對所述多個模式暫存器中的每一者配置一設定值，所述設定值指示所述多個模式暫存器中的每一者對應的所述記憶體庫將與至少一電源產生器接通或斷開；以及藉由讀取所述多個模式暫存器的所述設定值來配置一控制邏輯電路，以開啟或關閉所述多個記憶體庫中的每一者與所述多個功能區塊中的每一者。
  13. 如申請專利範圍第12項所述的電源控制方法，其中配置所述控制邏輯電路以開啟或關閉所述多個記憶體庫中的每一者與所述多個功能區塊中的每一者包括：開啟或關閉所述多個記憶體庫中所述彼此獨立的第一電源開關的每一者；以及開啟或關閉所述多個功能區塊中所述彼此獨立的第二電源開關的每一者。
  14. 如申請專利範圍第13項所述的電源控制方法，其中配置所述控制邏輯電路，以開啟或關閉所述多個記憶體庫中所述彼此獨立的第一電源開關的每一者與開啟或關閉所述多個功能區塊中所述彼此獨立的第二電源開關的每一者包括：配置所述控制邏輯電路，根據一外部命令與所述多個模式暫存器中的所述設定值，以開啟或關閉所述多個記憶體庫中所述彼此獨立的第一電源開關的每一者和所述多個功能區塊中所述彼此獨立的第二電源開關的每一者。
  15. 如申請專利範圍第14項所述的電源控制方法，更包括：配置所述模式暫存器電路以選擇至少一經擇記憶體庫，以維持儲存在所述至少一經擇記憶體庫中的資料，並配置所述控制邏輯電路以開啟所述至少一經擇記憶體庫中彼此獨立的第一電源開關，並關閉多個未擇記憶體庫中彼此獨立的第一電源開關。
  16. 如申請專利範圍第14項所述的電源控制方法，更包括：配置所述控制邏輯電路，以開啟所述多個功能區塊中需要用以維持所述至少一經擇記憶體庫的資料的功能區塊的所述彼此獨立的第二電源開關，並關閉所述多個功能區塊中不需用以維持所述至少一經擇記憶體庫的資料的功能區塊的所述彼此獨立的第二電源開關。
  17. 如申請專利範圍第14項所述的電源控制方法，其中所述外部命令包括一主動命令、一自我更新命令、一深度自更新命令、一深度省電命令與一待機命令中的一者。
  18. 如申請專利範圍第12項所述的電源控制方法，更包括：根據所接收到的一深度自更新命令和所述多個模式暫存器中的所述設定值，開啟至少一經擇記憶體庫和所述多個功能區塊中需要用以維持所述至少一經擇記憶體庫的資料的功能區塊，並關閉多個未擇記憶體庫和所述多個功能區塊中不需用以維持所述至少一經擇記憶體庫內資料的功能區塊。
  19. 如申請專利範圍第18項所述的電源控制方法，更包括根據所接收到的所述深度自更新命令，對所述至少一經擇記憶體庫進行一自更新操作，且在所述自更新操作完成後，關閉所有所述多個需要用以維持所述至少一經擇記憶體庫的所述多個功能區塊。
  20. 如申請專利範圍第19項所述的電源控制方法，更包括根據所接收的一深度自更新離開命令，開啟被關閉的所述多個未擇記憶體庫和所述多個功能區塊。
TW108107916A 2018-03-27 2019-03-08 記憶體元件及其電源控制方法 TWI680458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/937,819 US10564692B2 (en) 2018-03-27 2018-03-27 Memory device and power reduction method of the same memory device
US15/937,819 2018-03-27

Publications (2)

Publication Number Publication Date
TW201942903A TW201942903A (zh) 2019-11-01
TWI680458B true TWI680458B (zh) 2019-12-21

Family

ID=68057168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107916A TWI680458B (zh) 2018-03-27 2019-03-08 記憶體元件及其電源控制方法

Country Status (3)

Country Link
US (1) US10564692B2 (zh)
CN (1) CN110310686B (zh)
TW (1) TWI680458B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773106B (zh) * 2021-01-28 2022-08-01 華邦電子股份有限公司 具有運算功能的記憶體裝置及其操作方法
TWI802068B (zh) * 2021-10-22 2023-05-11 大陸商合肥兆芯電子有限公司 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11100962B2 (en) 2017-12-26 2021-08-24 SK Hynix Inc. Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
US10943626B1 (en) * 2017-12-26 2021-03-09 SK Hynix Inc. Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
US11243596B2 (en) * 2019-08-26 2022-02-08 Micron Technology, Inc. Architecture-based power management for a memory device
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
US11449346B2 (en) * 2019-12-18 2022-09-20 Advanced Micro Devices, Inc. System and method for providing system level sleep state power savings
CN113126738A (zh) * 2019-12-31 2021-07-16 爱普存储技术(杭州)有限公司 消耗功率管理方法及存储模组
CN115808964A (zh) * 2021-09-14 2023-03-17 西安格易安创集成电路有限公司 存储器、存储器控制方法和系统
US11689204B1 (en) * 2022-08-23 2023-06-27 Ambiq Micro, Inc. Memory module with fine-grained voltage adjustment capabilities

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239495A (en) * 1989-06-23 1993-08-24 Kabushiki Kaisha Toshiba Power supply control system for a portable computer
US20020163846A1 (en) * 1999-08-31 2002-11-07 Hitachi, Ltd. Semiconductor device
US20100238754A1 (en) * 2006-10-25 2010-09-23 Smart Modular Technologies, Inc. Clock and power fault detection for memory modules
US20120218812A1 (en) * 2011-02-24 2012-08-30 Hitachi, Ltd. Semiconductor device
US9411401B2 (en) * 2012-08-06 2016-08-09 Canon Kabushiki Kaisha Information processing apparatus, control method for information processing apparatus, and storage medium

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
TWI242213B (en) 2003-09-09 2005-10-21 Winbond Electronics Corp Device and method of leakage current cuter and memory cell and memory device thereof
US7493441B2 (en) * 2005-03-15 2009-02-17 Dot Hill Systems Corporation Mass storage controller with apparatus and method for extending battery backup time by selectively providing battery power to volatile memory banks not storing critical data
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7908501B2 (en) * 2007-03-23 2011-03-15 Silicon Image, Inc. Progressive power control of a multi-port memory device
US7813209B2 (en) 2008-10-01 2010-10-12 Nanya Technology Corp. Method for reducing power consumption in a volatile memory and related device
WO2010123681A2 (en) 2009-04-22 2010-10-28 Rambus Inc. Protocol for refresh between a memory controller and a memory device
CN101997411B (zh) * 2009-08-28 2015-04-08 立锜科技股份有限公司 升降压式电源转换器的控制电路及方法
KR102192481B1 (ko) * 2012-10-12 2020-12-17 에버스핀 테크놀러지스, 인크. 감소된 칩-상 노이즈를 갖는 메모리 디바이스
US9104413B2 (en) * 2012-11-05 2015-08-11 Qualcomm Incorporated System and method for dynamic memory power management
JP6030987B2 (ja) * 2013-04-02 2016-11-24 ルネサスエレクトロニクス株式会社 メモリ制御回路
US9583177B2 (en) * 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device
KR102525229B1 (ko) * 2016-05-13 2023-04-25 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 시스템
CN107799137B (zh) * 2016-08-30 2020-09-01 华邦电子股份有限公司 存储器存储装置及其操作方法
US10373921B2 (en) * 2017-06-20 2019-08-06 Micron Technology, Inc. Power gate circuits for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239495A (en) * 1989-06-23 1993-08-24 Kabushiki Kaisha Toshiba Power supply control system for a portable computer
US20020163846A1 (en) * 1999-08-31 2002-11-07 Hitachi, Ltd. Semiconductor device
US20100238754A1 (en) * 2006-10-25 2010-09-23 Smart Modular Technologies, Inc. Clock and power fault detection for memory modules
US20120218812A1 (en) * 2011-02-24 2012-08-30 Hitachi, Ltd. Semiconductor device
US9411401B2 (en) * 2012-08-06 2016-08-09 Canon Kabushiki Kaisha Information processing apparatus, control method for information processing apparatus, and storage medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773106B (zh) * 2021-01-28 2022-08-01 華邦電子股份有限公司 具有運算功能的記憶體裝置及其操作方法
US11782622B2 (en) 2021-01-28 2023-10-10 Winbond Electronics Corp. Memory apparatus embedded with computing function and operation method thereof
TWI802068B (zh) * 2021-10-22 2023-05-11 大陸商合肥兆芯電子有限公司 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置
US11693567B2 (en) 2021-10-22 2023-07-04 Hefei Core Storage Electronic Limited Memory performance optimization method, memory control circuit unit and memory storage device

Also Published As

Publication number Publication date
CN110310686B (zh) 2021-06-08
CN110310686A (zh) 2019-10-08
TW201942903A (zh) 2019-11-01
US10564692B2 (en) 2020-02-18
US20190304530A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
TWI680458B (zh) 記憶體元件及其電源控制方法
JP3902909B2 (ja) 低消費電力型ダイナミックランダムアクセスメモリ
US5804893A (en) Semiconductor device with appropriate power consumption
ES2426480T3 (es) Circuito integrado semiconductor que tiene bajo consumo de energía con actualización automática
US7345947B2 (en) Memory array leakage reduction circuit and method
US7242631B2 (en) Semiconductor memory device and information processing system
JP2001093275A5 (zh)
JP2011123970A (ja) 半導体記憶装置
US10529407B2 (en) Memory device including a plurality of power rails and method of operating the same
JP2008513923A (ja) 選択的保持方式によるメモリ制御
KR102525229B1 (ko) 메모리 모듈 및 이를 포함하는 시스템
JP5034149B2 (ja) 半導体メモリおよびその制御方法
JP3376960B2 (ja) 半導体記憶装置およびそれを用いたシステム
KR20040008333A (ko) 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법
US11443795B2 (en) SRAM with address dependent power usage
US20210035614A1 (en) Control of dual-voltage memory operation
US8675440B2 (en) Method controlling deep power down mode in multi-port semiconductor memory
US20080037354A1 (en) Word line voltage control circuit for memory devices
KR20040103012A (ko) 센스 엠프 선택 회로 및 센스엠프 선택 방법
JP2008226384A (ja) 半導体記憶装置及びその試験方法
JP2011014193A (ja) 半導体装置
CN116072162A (zh) 对备用放大器的启动保护
JP2016027439A (ja) 半導体装置と其の制御方法および半導体装置のメモリ制御プログラム
KR101185553B1 (ko) 내부전압 제어회로
TW201928963A (zh) 動態隨機存取記憶體