CN116072162A - 对备用放大器的启动保护 - Google Patents

对备用放大器的启动保护 Download PDF

Info

Publication number
CN116072162A
CN116072162A CN202210835081.1A CN202210835081A CN116072162A CN 116072162 A CN116072162 A CN 116072162A CN 202210835081 A CN202210835081 A CN 202210835081A CN 116072162 A CN116072162 A CN 116072162A
Authority
CN
China
Prior art keywords
voltage
transistor
enable
input pair
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210835081.1A
Other languages
English (en)
Inventor
M·库马尔
褚炜路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116072162A publication Critical patent/CN116072162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
    • H03K17/732—Measures for enabling turn-off
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

本文中的实施例涉及对备用放大器的启动保护。具体来说，可减小所述备用放大器的输入电压以减少所述备用放大器或其组件的损坏的发生。在一些实施例中，可使用分压器来减小所述输入电压，所述分压器在加电操作期间将减小的输入电压提供到所述备用放大器。在完成所述加电操作之后，所述备用放大器的所述输入电压可恢复到操作电压。所述减小的输入电压可通过将所述备用放大器的一或多个晶体管的栅极到漏极电压维持为低于最大值而减少所述备用放大器的损坏的发生。

Description

对备用放大器的启动保护
技术领域
本公开大体上涉及计算系统，并且更具体地说，涉及减小备用放大器的启动电压以减少备用放大器的输入装置的故障。
背景技术
通常，计算系统包含主机子系统和存储器子系统。存储器子系统可存储主机子系统的处理电路系统可存取的数据。举例来说，为了执行操作，处理电路系统可执行从在存储器子系统中实施的存储器装置检索的指令。在一些情况下，还可从存储器装置中检索所述操作的输入数据。另外或替代地，来自所述操作(例如从中产生)的数据输出可存储在存储器装置中以例如实现后续检索。然而，在一些情况下，计算系统的操作效率可能受存储器子系统的架构限制，并且确切地说，受与用于检索存储在存储器装置中的数据的列选择操作有关的电路系统限制。
发明内容
本公开的一方面提供一种备用放大器，其包括：运算跨导放大器，其包括第一晶体管输入对和第二晶体管输入对；保护电路，其包括耦合到所述第一晶体管输入对的第一保护晶体管和耦合到第二晶体管输入对的第二保护晶体管，所述第一保护晶体管经配置以选择性地将所述第一晶体管输入对耦合到基于启用电压的电压电平，所述第二保护晶体管经配置以选择性地将所述第二晶体管输入对耦合到基于减小的启用电压的电压电平；以及启用电路，其用于产生所述减小的启用电压，所述启用电路包括用于将启用电压减小为小于所述第一晶体管输入对中的第一晶体管的最大漏极电压的分压器。
本公开的另一方面提供一种存储器装置，其包括：存储器阵列，其包括以多个存储器单元行和多个存储器单元列布置的多个存储器单元，其中所述多个存储器单元中的每一存储器单元经配置以存储数据位；备用放大器，其耦合到所述存储器阵列，所述备用放大器包括第一晶体管输入对和第二晶体管输入对；保护电路，其包括耦合到所述第一晶体管输入对的第一保护晶体管和耦合到第二晶体管输入对的第二保护晶体管，所述第一保护晶体管经配置以选择性地将所述第一晶体管输入对耦合到基于启用电压的电压电平，所述第二保护晶体管经配置以选择性地将所述第二晶体管输入对耦合到基于减小的启用电压的电压电平；以及启用电路，其用于产生所述减小的启用电压，所述启用电路包括用于将启用电压减小为小于所述第一晶体管输入对中的第一晶体管的最大漏极电压的分压器。
本公开的另一方面提供一种存储器系统，其包括：存储器阵列，其包括以多个存储器单元行和多个存储器单元列布置的多个存储器单元，其中所述多个存储器单元中的每一存储器单元经配置以存储数据位；备用放大器，其耦合到所述存储器阵列，所述备用放大器包括第一晶体管输入对和第二晶体管输入对；启用电路，其用于产生所述备用放大器的启用电压；保护电路，其包括耦合到所述第一晶体管输入对的第一保护晶体管和耦合到第二晶体管输入对的第二保护晶体管，所述第一保护晶体管经配置以选择性地将所述第一晶体管输入对耦合到基于所述启用电压的电压电平，所述第二保护晶体管经配置以选择性地将所述第二晶体管输入对耦合到基于所述启用电压的电压电平；以及减小启用电路，其用于基于所述启用电压而产生减小的启用电压，其中所述减小的启用电压小于所述启用电压。
附图说明
在阅读以下详细描述且在参考附图之后，可更好地理解本公开的各个方面。
图1为根据本公开的实施例的包含处理(例如，主机)子系统和存储器子系统的计算系统的实例的简化框图。
图2为根据本公开的实施例的在图1的存储器子系统中实施的存储器装置的备用放大器的实例电路的示意图。
图3为根据本公开的实施例的用于产生图2的备用放大器的启用信号的实例电路的示意图。
图4为根据本公开的实施例的用于产生图2的备用放大器的减小的启用信号的实例电路的示意图。
图5为说明根据本公开的实施例的使用图3的实例电路的图2的备用放大器的信号波形的图。
图6为说明根据本公开的实施例的使用图3和4的实例电路的图2的备用放大器的信号波形的图。
具体实施方式
本公开提供有助于例如通过减小启动放大器的启用信号的电压同时最小化计算系统的物理大小的增加来提高计算系统的操作效率和/或操作性能的设备和技术。
计算系统大体上包含各种计算子系统，例如主机(例如，处理)子系统和存储器子系统。主机子系统可包含例如在一或多个处理器和/或一或多个处理器核心中实施的处理电路系统。存储器子系统可包含一或多个存储器装置(例如，芯片或集成电路)，所述一或多个存储器装置例如实施于例如双列直插式存储器模块(DIMM)等存储器模块上，和/或组织成实施一或多个存储器阵列(例如，存储器单元组)。
通常，在计算系统的操作期间，在处理子系统中实施的处理电路系统可通过执行存储于存储器子系统中的指令来执行各种操作。举例来说，处理子系统可通过基于输入数据执行数据处理操作来确定输出数据。另外，处理子系统可大体上包含一或多个寄存器和/或一或多个处理器侧高速缓冲存储器，其提供处理子系统可直接存取的存储位置。然而，在处理子系统中实施的存储容量通常有限。
因而，处理子系统通常经由一或多个存储器总线(例如，外部通信、命令和/或数据总线)以通信方式耦合到存储器子系统。在一些情况下，计算系统可包含例如各自专用于不同类型的通信的多个存储器总线。举例来说，计算系统可包含：存储器命令(例如，控制和/或请求)总线，其专用于传达指示存储器存取命令(例如，存储器读取或写入命令)的命令(例如，控制)信号；以及存储器数据总线，其专用于传达指示将(例如，响应于存储器写入命令和/或存储器读取命令)存储(例如，写入)在存储器子系统的存储器装置中的数据块的数据信号。
此外，在一些情况下，可使用多个不同存储器类型来实施存储器子系统中的存储器。举例来说，存储器子系统可包含：一或多个易失性存储器装置，例如动态随机存取存储器(DRAM)装置和/或静态随机存取存储器(SRAM)装置；一或多个非易失性存储器装置，例如快闪(例如，NAND)存储器装置、相变存储器(例如，3D XPointTM)装置和/或铁电随机存取存储器(FeRAM)装置。
存储器子系统中的存储器装置大体上包含各种放大器(例如，调节器)，包含备用放大器和有源放大器。有源放大器可为存储器装置的主放大器，且可例如在读取或写入操作期间支持相对大量的电流。当存储器装置没有电流需求或电流需求最小时，备用放大器可为可操作的。备用放大器可确保当没有电流需求或电流需求最小时，存储器装置的电压维持为指定电平。由备用放大器提供的最大电流可为有源放大器的最大电流的约百分之十到百分之二十。例如，如果有源放大器的最大电流为约五毫安(mA)，那么备用放大器可提供最多约500毫安(μA)。备用放大器可在启动(例如，加电)时和在相应存储器装置的操作期间通电。
在启动期间保护存储器装置和相关联放大器可能至关重要，这是因为存储器装置的电压可能处于亚稳态。为了保护存储器装置的启动放大器，可减小启动放大器的输入电压(例如，启用电压)。本文中呈现的实施例提供用于减小备用放大器的启动电压以提高操作性能且延长所述备用放大器的一或多个组件的寿命的设备和技术。此外，减小的启动电压可仅在启动操作期间被箝位到备用放大器，且因此在正常操作模式期间(例如，在启动之后)不会影响备用放大器或存储器装置。
图1为根据本公开的实施例的包含处理(例如，主机)子系统12和存储器子系统14的计算系统10(例如，设备)的实例的简化框图。应理解，计算系统10可包含图1中未展示的计算子系统，例如联网子系统、通信子系统、射频子系统、用户输入子系统、显示子系统或其组合。
在一些实施例中，计算系统10可在单个电子装置中实施，所述电子装置例如台式计算机、工作站计算机、笔记本计算机、服务器、移动电话、虚拟现实头戴装置等。在其它实施例中，计算系统10可分布于多个电子装置之间。举例来说，处理子系统12和存储器子系统14可在主机装置中实施，而例如用户输入子系统和/或显示子系统等其它计算子系统可在客户端(例如远程)装置中实施。在一些实施例中，计算子系统可分布于多个电子装置之间。举例来说，处理子系统12的第一部分和/或存储器子系统14的第一部分可在主机装置中实施，而处理子系统12的第二部分和/或存储器子系统14的第二部分可在客户端装置中实施。
如所展示，处理子系统12可包含处理电路系统16。处理电路系统16可包含一或多个中央处理单元(CPU)、一或多个图形处理单元(GPU)、一或多个处理器核心，或其任何组合。在操作期间，处理子系统12可执行各种操作，例如通过经由处理电路系统16执行基于输入数据执行数据处理操作的指令来确定输出数据。处理子系统12还可包含可与处理电路系统16集成的一或多个高速缓冲存储器22。一或多个高速缓冲存储器22可提供处理电路系统16可直接存取的存储位置。处理子系统12可经由一或多个总线27耦合到一或多个存储器控制器28以控制一或多个高速缓冲存储器22的存储。
存储器子系统14通常存储可由处理子系统12经由一或多个存储器装置18存取的数据。存储器装置18可包含具有组织成一或多个存储器阵列的一或多个存储器单元(例如，电路系统)的集成电路或芯片，且因此可包含一或多个有形的非暂时性计算机可读媒体。举例来说，存储器子系统14可包含一或多个动态随机存取存储器(DRAM)装置、一或多个静态随机存取存储器(SRAM)装置、一或多个快闪(例如，NAND)存储器装置、一或多个相变存储器(例如，3D XPointTM)存储器装置、一或多个铁电随机存取存储器(FeRAM)，或其任何组合。
在一些实施例中，多个存储器装置18可在例如双列直插式存储器模块(DIMM)或单列直插式存储器模块(SIMM)等存储器模块上实施。举例来说，存储器模块可包含印刷电路板(PCB)以及各自安置在印刷电路板的平坦或平面(例如，前或后)表面上的多个存储器装置18。另外，存储器装置18可经由在印刷电路板上形成的导电迹线耦合到沿着印刷电路板的(例如底部)边缘形成的外部引脚。
应了解，存储器装置18中的一或多个可使用其它封装技术来实施。举例来说，存储器装置18可耦合到(例如，硅)插入件以实施2.5D配置。另外或替代地，存储器装置18可堆叠以实施3D配置。此外，在一些实施例中，存储器装置18可使用有机封装技术来实施。换句话说，本公开中所描述的技术可实施为封装上解决方案。
存储器子系统14还包含一或多个存储器高速缓冲存储器24。尽管实施于存储器子系统14中，但存储器高速缓冲存储器24仍可提供比实施于存储器装置18中的存储器阵列快的数据通信。举例来说，存储器高速缓冲存储器24可利用静态随机存取存储器(SRAM)实施，而存储器装置18可利用动态随机存取存储器(DRAM)实施。另外或替代地，存储器高速缓冲存储器24和在一或多个存储器装置18中实施的存储器阵列可利用相同的存储器类型(例如，DRAM)。实际上，在一些实施例中，存储器高速缓冲存储器24中的一或多个可在存储器装置18中实施。为了控制一或多个存储器高速缓冲存储器24的存储，存储器子系统14可经由一或多个总线27耦合到一或多个存储器控制器28。
如所展示，处理子系统12经由一或多个存储器总线20以通信方式耦合到存储器子系统14。数据总线20可包含一或多个电缆、一或多个电线、一或多个导电迹线、一或多个通信网络，或其任何组合。一或多个存储器总线20中的每一个可专用于存储器子系统14与处理子系统12之间的不同通信类型。举例来说，存储器总线20可包含存储器命令总线和存储器数据总线。
图2为根据本公开的实施例的在图1的存储器子系统14中实施的存储器装置18的备用放大器52的实例电路50的示意图。实例电路50包含耦合到备用放大器52的保护电路54。在一些情况下，备用放大器52可被称为运算跨导放大器(OTA)。在一些情况下，备用放大器可包含OTA 52和保护电路54。备用放大器52包含晶体管T1、T2、T3和T4。晶体管T1和T2可形成备用放大器52的第一输入对，且晶体管T3和T4可形成备用放大器52的第二输入对。备用放大器52的带宽可能有限，且因此，晶体管T1和T3的栅极电压可缓慢地增大。
保护电路54包含晶体管T9和T10。当经由节点56向晶体管T9和T10的栅极施加启用电压En 58时，所述晶体管可被启用(例如，闭合)。较大的启用电压En 58可更快速地闭合晶体管T9和T10，且因此更快速地将跨越晶体管T1和T3的电压增大到高电压(例如，VPP)。
实例电路50还包含耦合到放大器52的晶体管T5、T6、T7和T8。如所展示，晶体管T1到T10中的每一个可为n沟道晶体管。应理解，晶体管T1到T10可属于不同类型(n沟道或p沟道)，且可按与所展示配置不同的配置安置。在一些情况下，备用放大器52可提供最多约500微安(μA)。
在一些实施例中，从漏极到源极、栅极到漏极或栅极到源极，晶体管T1的最大电压可为例如约1.4伏特。如果那些电压测量值中的一个超过约1.4伏特，那么晶体管T1可能损坏而无法修理，且备用放大器52可能无法再操作。为了防止损坏晶体管T1(和晶体管T3)和/或备用放大器52，保护电路54可确保晶体管T1的漏极电压不超过晶体管T9的栅极电压减去晶体管T9的阈值电压VT。也就是说，晶体管T1的漏极电压可小于晶体管T9的栅极处的启用电压En 58减去晶体管T9的阈值电压VT。晶体管T10可具有与晶体管T9的阈值电压相似的阈值电压。晶体管T3的漏极电压可以与晶体管T9的漏极电压相同或基本相似。以此方式，保护电路54的晶体管T9和T10可限制备用放大器52的晶体管T1和T3的电压。
在启动备用放大器52时，晶体管T1和T2的栅极电压可为约1伏特，且晶体管T3和T4的栅极电压可为零伏特。然而，晶体管T1和T3的漏极可为高电压(例如，约2.2伏特)。在此情况下，跨越晶体管T1和T3的电压可大于约1.4伏特的最大电压。因此，晶体管T1和/或T3可能会损坏。
本文中所公开的实施例呈现用于减小和/或限制在启动操作期间经由保护电路54供应到晶体管T1和T3的启用电压En 58的设备和技术。一旦启动操作完成，启用电压En 58就可恢复到先前的电压电平。有利地，减小的启用电压En 58可减少在启动操作期间备用放大器52的组件(例如，晶体管T1到T4)的损坏的发生，而不会影响随后的执行或操作。
图3为根据本公开的实施例的用于产生图2的备用放大器52的启用信号的实例电路80的示意图。如所展示，电路80可接收各种输入82和88到94。具体来说，电路80的输入可包含加电信号90。当加电信号90较高(例如，介于约1伏特与约1.5伏特之间，例如为约1.2伏特)时，启用电压En 58可较高(例如，为约2伏特)。电路80包含数个组件，所述数个组件包含数个反相器84、开关96、逻辑或非门100和逻辑与非门102。
启用电压En 58经由输出节点120从实例电路80输出。启用电压En 58可经由如关于图2所论述的节点56供应到保护电路54。也就是说，备用放大器52的节点56可耦合到电路80的输出节点120。
图4为根据本公开的实施例的用于产生图2的备用放大器52的减小的启用电压EnDy 152的实例电路150的示意图。实例电路150为从启用电压En 58产生减小的启用电压EnDy 152的分压器。也就是说，分压器150经由图3的电路80的节点输出120接收启用电压En58。
在一些实施例中，分压器150可为电阻分压器。如所展示，分压器150包含数个电阻器R1到R7。在一些实施例中，电阻器R1到R7中的每一个的电阻可相同。举例来说，电阻器中的每一个的电阻可为约30千欧姆(kΩ)。在其它实施例中，每一电阻器R1到R7的电阻可不同。在一些情况下，每一电阻器R1到R7的面积可为约1微米。
可通过经由开关156在电阻器R2与R3之间分接分压器150来产生减小的启用电压EnDy 152。因此，减小的启用电压EnDy 152可比启用电压En 58小约30％。在一些实施例中，通过闭合(或断开)开关156，减小的启用电压EnDy 152可比启用电压En 58小约15％，使得开关156在电阻器R1与R2之间分接分压器150。
可将减小的启用电压EnDy 152提供到备用放大器52，直到反向加电信号154从逻辑高电压(例如，1)转变为逻辑低电压(例如，0)为止。也就是说，在加电操作之前且直到加电操作完成为止，反向加电信号154可为逻辑高。当加电操作完成时，加电信号90可从逻辑低转变为逻辑高。也就是说，反向加电信号154的逻辑高可闭合晶体管T12，使得电流流过分压器150，且减小的启用电压EnDy 152被提供到备用放大器52。一旦加电操作完成，反向加电信号154就可从逻辑高转变为逻辑低，从而使晶体管T12断开且使电流停止流过电阻器R1到R7。在此情况下，在加电操作完成之后，启用电压En 58可耦合到保护电路54。以此方式，晶体管T12可控制提供到保护电路54的电压电平，使得可在加电操作期间将减小的启用电压(例如，EnDy 152)提供到保护电路。
以此方式，分压器150可将减小的启用电压EnDy 152提供到备用放大器52以减少在启动操作期间备用放大器52和/或其组件的损坏的发生。在启动操作完成后，分压器150可将(例如，未减小的)启用电压En 58提供到备用放大器52以确保正常操作。应理解，分压器150仅为实例，且包含不同布局和/或更多或更少电阻器的许多其它配置是可能的，以获得减小的启用电压EnDy 152的不同值。举例来说，可通过在与上文所论述的电阻器不同的电阻器之间，例如在电阻器R3与R4之间分接分压器150来产生减小的启用电压EnDy 152。有利地，减小的启用电压EnDy 152可减少备用放大器52的一或多个组件的损坏的发生，且因此可延长组件和/或备用放大器的使用寿命。
图5为说明根据本公开的实施例的使用图3的实例电路80的图2的备用放大器52的信号波形的图180。如所展示，图180包含加电信号90、启用电压En 58、图2的晶体管T1或晶体管T3的栅极电压184、晶体管T1或晶体管T3的漏极电压186、横跨晶体管T1或晶体管T3的栅极到漏极电压(VGD)188以及备用放大器52的输出电压190。
在操作中，当加电信号90从低转变为高(例如，从约0伏特转变为约1伏特)时，跨越晶体管T1或晶体管T3的栅极到漏极电压(VGD)188增大到超过1.4伏特。也就是说，跨越晶体管T1或晶体管T3的栅极到漏极电压(VGD)188超过晶体管T1或晶体管T3的最大电压。因此，在加电操作期间，晶体管T1或晶体管T3可能被相对较高的电压损坏。在一些情况下，可能会在相对较长的时间段内(例如，在约1微秒(μs)与约4μs之间)跨越晶体管T1或晶体管T3施加高电压(例如，大于1.4伏特)，使得晶体管T1或晶体管T3的损坏增加。
如果晶体管T1或晶体管T3在特定加电操作期间未彻底损坏，那么损坏可为累积的，且因此晶体管T1或晶体管T3可能在后续加电操作期间彻底损坏。如上文所论述，本文中的实施例呈现用于减小供应到晶体管T1或晶体管T3(且因此跨越晶体管T1或晶体管T3)的电压以基本上减少由此引起的损坏的发生的技术。
图6为说明根据本公开的实施例的使用图3和4的实例电路80和150的图2的备用放大器52的信号波形的图200。也就是说，图200说明使用分压器150将减小的启用电压EnDy152提供到备用放大器52的信号波形。如所展示，图2的备用放大器52的启用电压En在备用放大器52的加电操作期间的时间段204内被箝位到减小的启用电压EnDy 152。由于启用电压EnDy 152减小，因此跨越晶体管T1或晶体管T3的栅极到漏极电压(VGD)188可减小到约1伏特。一旦加电操作完成，备用放大器52的输入电压就可恢复到启用电压En 58电压电平(例如，当加电信号90从低转变为高并且反向加电信号154从高转变为低时)。
也就是说，减小的启用电压EnDy 152将栅极到漏极电压(VGD)188维持为低于晶体管T1或晶体管T3的最大电压(例如，1.4伏特)。以此方式，减小的启用电压EnDy 152可减少备用放大器52的一或多个组件的损坏的发生，且因此可延长组件和/或备用放大器的使用寿命。
本公开的一或多个具体实施例描述于本文中且描述于对应的图中。所描述实施例仅为当前公开的技术的实例。另外，为了提供这些实施例的简明描述，说明书中可能未描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的开发过程中，如在任何工程或设计项目中一样，必须制定众多的实施方案特定决策以实现研发者的特定目标，例如遵守可能在各个实施方案之间变化的系统相关和企业相关约束。此外，应了解，此类开发工作可能是复杂且耗时的，但对于受益于本公开的所属领域的技术人员来说，这些可能都是设计、制作和制造中的常规任务。
当介绍本公开的各种实施例的元件时，冠词“一”和“所述”预期意指存在所述元件中的一或多个。术语“包括”、“包含”和“具有”预期为包含性的且意指可能存在除了所列元件之外的另外元件。另外，应理解，引用本公开的“一个实施例”或“实施例”并不预期解释为排除同样并入有所叙述特征的额外实施例的存在。
上文所描述的具体实施例已借助于实例展示，且应理解，这些实施例可接受各种修改和替代形式。应进一步理解，权利要求并不预期限于所公开的特定形式，而是涵盖属于本公开的精神和范围内的所有修改、等效物和替代方案。

Claims (20)

1.一种备用放大器，其包括：
运算跨导放大器，其包括第一晶体管输入对和第二晶体管输入对；
保护电路，其包括耦合到所述第一晶体管输入对的第一保护晶体管和耦合到第二晶体管输入对的第二保护晶体管，所述第一保护晶体管经配置以选择性地将所述第一晶体管输入对耦合到基于启用电压的电压电平，所述第二保护晶体管经配置以选择性地将所述第二晶体管输入对耦合到基于减小的启用电压的电压电平；以及
启用电路，其用于产生所述减小的启用电压，所述启用电路包括用于将启用电压减小为小于所述第一晶体管输入对中的第一晶体管的最大漏极电压的分压器。
2.根据权利要求1所述的备用放大器，其中所述分压器包括用于产生所述减小的启用电压的电阻分压器，并且其中所述减小的启用电压比所述启用电压小约百分之三十。
3.根据权利要求2所述的备用放大器，其中所述启用电路在所述备用放大器的加电操作期间将所述减小的启用电压提供到所述保护电路。
4.根据权利要求2所述的备用放大器，其中所述分压器包括用于选择性地将所述保护电路耦合到所述减小的启用电压的晶体管。
5.根据权利要求2所述的备用放大器，其中所述电阻分压器包括具有约30千欧姆的电阻的数个电阻器。
6.根据权利要求1所述的备用放大器，其中所述第一晶体管输入对中的所述第一晶体管的最大漏极到栅极电压为约1.4伏特。
7.根据权利要求6所述的备用放大器，其中所述保护电路将所述第一晶体管输入对中的所述第一晶体管的漏极电压维持为低于所述第一保护晶体管的栅极电压减去所述第一保护晶体管的阈值电压。
8.根据权利要求1所述的备用放大器，其中所述第二晶体管输入对中的第一晶体管的最大电压为约1.4伏特。
9.一种存储器装置，其包括：
存储器阵列，其包括以多个存储器单元行和多个存储器单元列布置的多个存储器单元，其中所述多个存储器单元中的每一存储器单元经配置以存储数据位；
备用放大器，其耦合到所述存储器阵列，所述备用放大器包括第一晶体管输入对和第二晶体管输入对；
保护电路，其包括耦合到所述第一晶体管输入对的第一保护晶体管和耦合到第二晶体管输入对的第二保护晶体管，所述第一保护晶体管经配置以选择性地将所述第一晶体管输入对耦合到基于启用电压的电压电平，所述第二保护晶体管经配置以选择性地将所述第二晶体管输入对耦合到基于减小的启用电压的电压电平；以及
启用电路，其用于产生所述减小的启用电压，所述启用电路包括用于将启用电压减小为小于所述第一晶体管输入对中的第一晶体管的最大漏极电压的分压器。
10.根据权利要求9所述的存储器装置，其中所述第一晶体管输入对中的所述第一晶体管的最大漏极到栅极电压为约1.4伏特，并且其中所述减小的启用电压比所述启用电压小约百分之三十。
11.根据权利要求10所述的存储器装置，其中所述保护电路将所述第一晶体管输入对中的所述第一晶体管的漏极电压维持为低于所述第一保护晶体管的栅极电压减去所述第一保护晶体管的阈值电压。
12.根据权利要求9所述的存储器装置，其中所述分压器包括用于产生所述减小的启用电压的电阻分压器。
13.根据权利要求12所述的存储器装置，其中所述启用电路在所述备用放大器的加电操作期间将所述减小的启用电压提供到所述保护电路。
14.根据权利要求12所述的存储器装置，其中所述分压器包括用于选择性地将所述保护电路耦合到所述减小的启用电压的晶体管。
15.根据权利要求12所述的存储器装置，其中所述电阻分压器包括具有约30千欧姆的电阻的数个电阻器。
16.一种存储器系统，其包括：
存储器阵列，其包括以多个存储器单元行和多个存储器单元列布置的多个存储器单元，其中所述多个存储器单元中的每一存储器单元经配置以存储数据位；
备用放大器，其耦合到所述存储器阵列，所述备用放大器包括第一晶体管输入对和第二晶体管输入对；
启用电路，其用于产生所述备用放大器的启用电压；
保护电路，其包括耦合到所述第一晶体管输入对的第一保护晶体管和耦合到第二晶体管输入对的第二保护晶体管，所述第一保护晶体管经配置以选择性地将所述第一晶体管输入对耦合到基于所述启用电压的电压电平，所述第二保护晶体管经配置以选择性地将所述第二晶体管输入对耦合到基于所述启用电压的电压电平；以及
减小启用电路，其用于基于所述启用电压而产生减小的启用电压，其中所述减小的启用电压小于所述启用电压。
17.根据权利要求16所述的存储器系统，其中所述减小启用电路包括分压器，并且其中所述减小的启用电压比所述启用电压小约百分之三十。
18.根据权利要求17所述的存储器系统，其中所述分压器包括电阻分压器电路。
19.根据权利要求18所述的存储器系统，其中所述减小启用电路在加电操作期间将所述减小的启用电压提供到所述保护电路。
20.根据权利要求19所述的存储器系统，其中所述启用电路在所述加电操作之后将所述启用电压提供到所述保护电路。
CN202210835081.1A 2021-10-29 2022-07-15 对备用放大器的启动保护 Pending CN116072162A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/514,785 2021-10-29
US17/514,785 US11804832B2 (en) 2021-10-29 2021-10-29 Startup protection for standby amplifiers

Publications (1)

Publication Number Publication Date
CN116072162A true CN116072162A (zh) 2023-05-05

Family

ID=86147430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210835081.1A Pending CN116072162A (zh) 2021-10-29 2022-07-15 对备用放大器的启动保护

Country Status (2)

Country Link
US (1) US11804832B2 (zh)
CN (1) CN116072162A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096304B2 (en) * 2003-12-31 2006-08-22 Micron Technology, Inc. Apparatus and method for managing voltage buses

Also Published As

Publication number Publication date
US11804832B2 (en) 2023-10-31
US20230140202A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US6356500B1 (en) Reduced power DRAM device and method
TWI716001B (zh) 記憶體裝置、對記憶體裝置中的記憶體胞元執行寫入操作的方法、電子裝置
US7103718B2 (en) Non-volatile memory module for use in a computer system
US6816423B2 (en) System for control of pre-charge levels in a memory device
CN110310686B (zh) 存储器元件及其电源控制方法
US9202530B2 (en) Semiconductor device including power-on reset circuit and operating method thereof
US20030179639A1 (en) Memory with address management
US10559335B2 (en) Method of training drive strength, ODT of memory device, computing system performing the same and system-on-chip performing the same
US9767858B2 (en) Register files including distributed capacitor circuit blocks
US20090190395A1 (en) Nonvolatile semiconductor memory device
US10684672B2 (en) Selection of a low power consumption mode in a memory system based on information on a data transfer state
CN107369464B (zh) 存储模块及包括其的系统
KR20100076092A (ko) 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
KR20180003217A (ko) 메모리 셀 및 이를 포함하는 메모리 장치
KR20190142548A (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR102237574B1 (ko) 시스템-온-칩 및 이를 포함하는 전자 장치
KR20190125026A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2006228261A (ja) デジット線絶縁ゲートの負電圧駆動
CN110727470B (zh) 一种混合式非失性存储装置
US6269046B1 (en) Semiconductor memory device having improved decoders for decoding row and column address signals
CN108538333B (zh) Nand闪存的读操作处理方法、装置和nand存储设备
US9711204B1 (en) Semiconductor device(s) and method of refreshing the semiconductor device
US9147464B1 (en) System architecture with multiple memory types, including programmable impedance memory elements
US11804832B2 (en) Startup protection for standby amplifiers
CN107017024B (zh) 半导体装置和半导体集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication