CN107369464B - 存储模块及包括其的系统 - Google Patents

存储模块及包括其的系统 Download PDF

Info

Publication number
CN107369464B
CN107369464B CN201610719560.1A CN201610719560A CN107369464B CN 107369464 B CN107369464 B CN 107369464B CN 201610719560 A CN201610719560 A CN 201610719560A CN 107369464 B CN107369464 B CN 107369464B
Authority
CN
China
Prior art keywords
power
mode
signal
memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610719560.1A
Other languages
English (en)
Other versions
CN107369464A (zh
Inventor
金龙珠
权正贤
金东建
李圣恩
李在缮
赵上球
许京哲
洪道善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107369464A publication Critical patent/CN107369464A/zh
Application granted granted Critical
Publication of CN107369464B publication Critical patent/CN107369464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

在本公开的一个实施例中，可以提供一种存储模块。在本公开的一个实施例中，可以提供一种系统。在本公开的一个实施例中，可以提供系统的操作和存储模块。存储模块可以包括多个存储排(rank)，在所述多个存储排中，存储器的重组操作基于低电力操作模式的进入来执行，以及在重组操作结束以后，存储器的空区域基于自刷新模式的进入而断电。存储模块可以包括页表，所述页表的数据基于存储器的重组操作的结束来更新。

Description

存储模块及包括其的系统
相关申请的交叉引用
本申请要求2016年5月13日向韩国知识产权局提交的申请号为10-2016-0058880的韩国申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例一般而言可以涉及一种存储模块、包括其的系统和操作方法，更具体地，涉及一种与在低电力操作模式期间的电力消耗相关的技术。
背景技术
一般而言，半导体存储器件分为易失性存储器件和非易失性存储器件。易失性存储器件在切断电源时丢失存储在其中的数据，而非易失性存储器件尽管切断电源也能保存储存在其中的数据。非易失性存储器件包括各种类型的存储单元。
根据存储单元的结构或操作方法，可以将易失性存储器件划分成使用触发器的SRAM(静态RAM)、使用电容器的DRAM(动态RAM)及与同步于外部设备来操作的SDRAM(同步DRAM)。
根据存储单元的结构，非易失性存储器件可以划分成快闪存储器件、使用铁电电容器的FRAM(铁电RAM)、使用TMR(隧穿磁阻)层的MRAM(磁性RAM)、使用硫属合金的相变存储器件以及使用过渡金属氧化物的RRAM(电阻式RAM)。
在半导体存储器件中，操作电流指的是当半导体存储器件在诸如读取操作、写入操作(或编程操作)或擦除操作的激活模式中操作时所消耗的电流。
另一方面，待用电流指的是当半导体存储器件以待用模式操作时所消耗的电流或泄漏的电流。一般而言，当半导体存储器件以待用模式操作时，半导体存储器件的外围电路被禁用。即，当半导体存储器件以待用模式操作时，被施加到外围电路的电力被移除以停止半导体存储器件的外围电路的操作。
当半导体存储器件在以待用模式操作时，虽然施加到外围电路的电力被移除，可以减少能量消耗，但是不可避免地会降低半导体存储器件的操作速度。
即，当半导体存储器件从待用模式切换为激活模式时，电力被重新供应到外围电路。然后，直到重新供应了电力的外围电路被稳定为止需要相当长的时间。这可能成为延长半导体存储器件的操作时间或响应时间的因素。
发明内容
在本公开的一个实施例中，可以提供一种存储模块。在本公开的一个实施例中，可以提供一种系统。在本公开的一个实施例中，可以提供系统的操作和存储模块。存储模块可以包括多个存储排(rank)，在所述多个存储排中，存储器的重组操作基于低电力操作模式的进入来执行，以及在重组操作结束以后，存储器的空区域基于自刷新模式的进入而断电。存储模块可以包括页表，所述页表的数据基于存储器的重组操作的结束来更新。
操作系统的方法包括：基于低电力操作模式的进入来执行存储器的重组操作；基于存储器的重组操作的结束来更新页表的数据；以及在存储器的重组操作结束之后，基于自刷新模式的进入而使存储器的空区域断电。
操作系统的方法还包括：基于低电力操作模式的结束而对存储器件的空区域上电。
页表包括页指针区域、页目录区域和页偏移区域。
页指针区域包括关于表项的页的编号的表示，其中，页目录区域包括用于基于虚拟地址而将物理地址分配到的目录的名称的表示；以及其中，页偏移区域包括用于指明每页中字节的地址信息的表示。
低电力操作模式包括空闲模式、休眠模式、省电模式和待用模式中的任意一种。
附图说明
图1是根据一个实施例的包括存储模块的系统的配置图。
图2是图1的存储排的电路图。
图3是用来描述图1的存储器件中物理存储器的映射方法的视图。
图4是用来描述图1的存储器件中地址空间的视图。
图5是图1的页表的配置图。
图6是根据一个实施例的系统的操作流程图。
图7是根据一个实施例的包括存储模块的系统的配置图。
具体实施方式
以下，下面通过实施例的示例将参照附图来描述根据本公开的存储模块及包括其的系统。
各种实施例可涉及存储模块及包括其的系统，所述存储模块能够在半导体存储器件的低电力操作模式期间，通过对储存在存储器中的数据进行分类来减少电力消耗。
图1是根据一个实施例的包括存储模块的系统的配置图。
根据本实施例的系统可以包括电力控制器PCON、存储器件500、电力管理电路600和控制器700。
电力控制器PCON可以在低电力操作模式期间控制被供应给存储器件500的电力。电力控制器PCON可以包括模式控制器100、模式识别器200、重组(defragmentation)控制器300和电力模式控制器400。
模式控制器100可以感测断电信号P_OFF和低电力命令信号CMD并控制模式信号MODE。模式信号MODE可以包括低电力操作模式信号，诸如空闲模式信号或休眠模式信号。当要将系统断电时，可以激活断电信号P_OFF。
模式控制器100可以感测断电信号P_OFF。当断电信号P_OFF被激活时，模式控制器100可以确定系统进入低电力操作模式，并控制模式信号MODE的逻辑电平。
休眠模式是用于减少存储器件500的电流消耗的非激活(inactive)模式之一，诸如省电模式或待用模式。根据施加到存储器件500的芯片选择信号可以启动省电模式或待用模式，且根据特定的低电力命令信号CMD可以启动休眠模式。当低电力命令信号CMD或断电信号P_OFF被激活时，模式控制器100可以输出逻辑高电平的模式信号MODE使得系统进入低电力操作模式。
模式识别器200可以判断模式信号MODE是激活还是去激活，并输出上电信号P_ON到电力模式控制器400。当系统上电时可以激活上电信号P_ON。
即，当空闲模式或低电力操作模式结束时，模式识别器200可以去激活模式信号MODE。然后，当模式信号MODE被去激活时，模式识别器200可以确定系统在空闲模式或低电力操作模式结束之后进入正常模式。因此，模式识别器200可以激活上电信号P_ON并输出激活的上电信号P_ON到电力模式控制器400。
模式识别器200可以判断模式信号MODE是激活还是去激活，并输出用于控制是否对存储器件500执行重组操作的控制信号CON。即，当模式信号MODE被激活时，模式识别器200可以确定系统进入空闲模式或低电力操作模式。因此，当系统进入空闲模式或低电力操作模式时，模式识别器200可以激活用于执行重组操作的控制信号CON。
当控制信号CON被激活时，重组控制器300可以对存储器件500执行重组操作。即，当在系统进入低电力操作模式之后控制信号CON被激活时，重组控制器300可以对存储器件500执行存储器重组操作。重组控制器300可以通过参照与各个页相对应的寄存器比特位来对存储器件500的页执行重组操作。
例如，重组控制器300可以执行重组操作以收集特定区域中具有寄存器比特位“1”的页。即，在空闲模式或低电力操作模式期间，由操作系统(OS)调用的各种各样的应用程序需要被储存在存储器件500的页里。然而，由于存储器件500包括因其寄存器比特位被设置为“1”而未被重置的页，所以用于布置页的重组操作作为后台操作来执行。
当针对存储器件500的重组操作结束时，重组控制器300可以输出更新信号UPDATE到存储器件500，以更新页表550和560。
即，由于在执行重组操作时存储器件500的数据被传送到不同的页，所以可以更新页表550和560的数据。此时，其数据经由重组操作而被传送到特定页并且因重组操作结束而被重置的页可以被定义为“空区域(vacant region)”。在针对存储器件500的重组操作之后，重组控制器300可以激活表示重组操作结束的刷新使能信号SREN。
此外，电力模式控制器400可以响应于自刷新信号SR和刷新使能信号SREN来控制被供应到存储器件500的电力控制信号PONOFF。
当系统进入省电模式时，存储器件500可以以刷新模式操作以刷新储存在单元阵列中的数据。然而，随着存储器件500的技术缩减，刷新周期减小。随着频率周期减小，在低电力操作模式中的电流消耗逐渐增加。
因此，在该实施例中，在低电力操作模式期间可以对储存在存储器件500中的数据进行分类。此外，在存储器件500的重组操作结束以后，可以移除被供应到存储器件500的空区域的电力以减少低电力操作模式期间的电力消耗。
例如，当自刷新信号SR和刷新使能信号SREN两者都被激活时，电力模式控制器400可以去激活电力控制信号PONOFF。当电力模式控制器400的电力控制信号PONOFF被去激活以控制存储器件500以低电力操作模式来操作时，可以移除被供应到存储器件500的空区域的电力。
当移除电源时，电力模式控制器400可以输出断电信号P_OFF到模式控制器100，从而减少当存储器件500以低电力操作模式操作时所消耗的待用电流或漏电流。
另一方面，当自刷新信号SR和刷新使能信号SREN中的一个或更多个被去激活时，电力模式控制器400可以激活电力控制信号PONOFF。
即，当自刷新信号SR被去激活时，可以表示存储器件500未进入自刷新模式，而当刷新使能信号SREN被去激活时，可以表示存储器件500的重组操作未结束。因此，当在自刷新模式期间重组操作未结束时，不移除存储器件500的电力。
当模式识别器200的上电信号P_ON被激活时，电力模式控制器400可以激活电力控制信号PONOFF以供应电力到存储器件500。
可以根据控制器700的控制来操作存储器件500。存储器件500可以通过通道CH1和CH2耦接到控制器700。
存储器件500可以包括多个存储模块510。存储模块510可以包括DIMM(双列直插式存储模块)。
在一个实施例中描述了存储模块510包括DIMM。然而，本实施例不仅限于此，而是可以包括各种类型的存储模块510。
根据实施例，存储模块510可以包括，例如但不限于，UDIMM(无缓冲双列直插式存储模块)、RDIMM(寄存式双列直插存储模块)、FBDIMM(全缓冲双列直插式存储模块)、LRDIMM(负载降低双列直插式存储模块)或其它存储模块。
存储器件500可以通过通道CH1和CH2从控制器700接收命令、地址和数据。存储器件500还可以包括缓冲命令、地址和数据并将缓冲的命令、地址和数据提供给存储器的缓冲器。存储器件500的每个存储模块510可以包括多个存储排RANK1、RANK2…和页表550或560。
存储排(rank)可以表示共享一个芯片选择信号的一组芯片。当用于接收数据的插针彼此分离时，属于同一存储排的芯片可以共享同一芯片选择信号、同一控制信号和地址。因此，属于同一存储排的存储芯片可以在逻辑上当作一个存储芯片，且同时操作。
存储器件500的每个存储模块510可以根据重组控制器300的控制来执行重组操作。即，当控制信号CON被激活时，存储器件500的存储模块510可以进入低电力操作模式以执行存储器重组操作。
当存储器件500的重组操作结束时，可以通过更新信号UPDATE来更新页表550和560。页表550和560可以执行虚拟地址空间和物理地址空间之间的转换。
电力管理电路600可以包括PMIC(电力管理IC)。电力管理电路600可以用来将外部电源或通过电池供应的电力PWR分配至存储器件500中的多个区域。
即，电力管理电路600可以管理形成系统的各个器件的电力，如此可以有效地利用电池的电力。具体地，电力管理电路600可以在低电力操作模式(诸如待用模式、休眠模式、断电模式或深度断电模式)中使存储器件500的电力消耗最小化。
为了这个操作，电力管理电路600可以包括各种电力管理电路。例如，电力管理电路可以包括，例如但不限于，调节器、逆变器、转换器和驱动电路。
控制器700可以通过通道CH1和CH2(诸如控制总线、数据总线和地址总线)来控制存储器件500。控制器700可以通过通道CH1和CH2与存储器件500交换数据。
控制器700可以控制或访问耦接至通道CH1和CH2的存储器件500。例如，为了在启动时驱动诸如OS的程序，控制器700可以根据确定的顺序来访问存储器件500并管理所有的控制操作。
控制器700可以被包括在处理器中，诸如CPU(中央处理单元)、GPU(图形处理单元)或AP(应用处理器)，且存在于存储器件500的存储模块510上。控制器700可以存在各种形式。例如，控制器700可以存在于包括存储器件500的系统(诸如计算设备或移动电话)中不同的芯片上。
图2是图1的存储排的电路图。
存储排可以包括多个存储体BANK0到BANK3和外围电路10。在一个实施例中，存储体BANK0到BANK3的数量被设置为4。然而，存储体的数量不仅限于此，而是可以改变为各种值。
存储体BANK0到BANK3中的每一个存储体可以包括单元阵列CA和读出放大器SA。单元阵列CA可以包括从中读取数据或写入数据到其中的多个单位单元。读出放大器SA可以感测和放大单元阵列CA的数据。外围电路10可以包括用于驱动和控制单元阵列CA的操作的电路。
通过读出放大器SA感测的数据可以通过列线COL被传送到外围电路10。在单元阵列CA中，多个单位单元可以通过行线ROW来选择性地使能。
在一个实施例中，存储模块510可以包括多个存储排RANK，且每个存储排RANK可以包括一个或更多个存储器集成电路。一个或更多个存储器集成电路可以包括各种类型的存储器集成电路，诸如DRAM电路、SRAM电路或NVRAM(非易失性RAM)电路。在一个实施例中，该一个或更多个存储器集成电路可以被设置为DRAM电路。
图3是用来描述图1的存储器件500中物理存储器的映射方法的视图。
存储器件500的存储区域可以以通道CH1或CH2、存储模块510、存储排RANK、存储体BANK、行线ROW、列线COL或偏移为物理单位来映射。
当进入低电力操作模式时，存储器件500可以以通道CH1或CH2为单位、以存储模块510为单位、以存储排RANK为单位以及以存储体BANK为单位来执行重组操作，然后进入自刷新模式。此时，可以根据通道CH1或CH2、存储模块510、存储排RANK和存储体BANK的优先次序来执行重组操作。
在执行重组操作以后，存储器件500可以以物理单位断电。在存储器件500中，每个通道CH1或CH2、每个存储模块510、每个存储排RANK、每个存储体BANK、每个行线ROW、每个列线COL或每个偏移都可以被映射用来执行断电操作。
例如，当重组操作后出现包括空区域的通道(例如，通道CH1)时，可以使该通道断电。当提供电力管理电路600时，可以使包括空区域的存储模块510断电。另一方面，当不单独提供电力管理电路600而是在每个存储区域中设置断电模式时，可以使相应的存储模块510的所有存储区域断电。
在多个存储排RANK的情况下，可以使包括空区域的存储排RANK的所有存储区域断电。在具有断电模式的多个存储体BANK的情况下，可以使包括空区域的存储体断电。
为了这个操作，根据一个实施例的系统可以包括用于使每个通道CH1或CH2、每个存储模块510、每个存储排RANK或每个存储体BANK断电的断电模式或电源电路。
图4是用来描述图1的存储器件500中地址空间的视图。
在存储器件500中，第一地址可以与MSB(最高有效位)对应，而最后地址可以与LSB(最低有效位)对应。因此，在MSB和LSB之间的存储器件500的所有地址可以被映射到图3所示的物理地址。MSB地址可以包括页表550和560的参考地址。
即，存储器件500可以通过外围电路10接收来自控制器700的数据和物理地址。在存储器件500中，可以通过该物理地址来选择行线ROW和列线COL，且可以指定单元阵列CA的页。此外，可以通过外围电路10将从单元阵列CA的页读取的数据输出到控制器700。
图5是图1的页表550和560的配置图。
操作系统(OS)、应用程序和由OS或应用程序管理的各种数据可以被加载到存储器件500的页表550和560。即，页表550和560可以分页(page)由OS软件(即OS)产生和保留的存储数据结构。
页表550和560可以包括页指针区域、页目录区域和页偏移区域。页表550和560可以储存由更新信号UPDATE更新的数据。
即，页指针区域可以表示关于表项(table entry)的页的编号。页目录区域可以表示响应于虚拟地址而将物理地址分配到的目录的名称。页偏移区域可以用于指明每页中特定字节的地址信息。即，页偏移区域可以用来指定图4所示的地址空间。
页表550和560可以包括根据是否已执行与每页相对应的程序而设置的寄存器比特位。页表550和560可以以页指针、页目录或页偏移为单位来管理。
图6是根据一个实施例的系统的操作流程图。
当系统在步骤S1处进入空闲模式时，在步骤S3处可以作为后台操作来执行存储器件500的重组操作。当系统在步骤S2处进入低电力操作模式时，可以在步骤S3处执行存储器件500的重组操作。
低电力操作模式是使存储器件500的电力消耗最小化的操作模式。例如，低电力操作模式可以包括，但不限于，休眠模式、待用模式、断电模式、深度断电模式、空闲模式和省电模式。
当存储器件500的重组操作结束时，可以在步骤S4处通过重组控制器300的更新信号UPDATE来更新页表550和560。
当在步骤S5处自刷新信号SR被激活以进入自刷新模式时，可以在步骤S6处使存储器件500的空区域断电。自刷新模式是部分低电力操作模式，且在自刷新模式中存储器件500的仅部分功能(例如，刷新操作)可以执行。
为了减少电池的使用，低功耗的半导体集成电路已经采用了用于将电源移至不操作的电路区域的技术。该技术可以被称为休眠模式。根据休眠模式信号的控制，可以留下半导体存储器件中的最低限度的功能，且可以禁用其它功能。
在一个实施例中，当系统进入低电力操作模式(诸如休眠模式)时，可以执行存储器件500的重组操作。在重组操作结束以后，可以在自刷新模式中移除存储器件500的空区域的电源。
当在步骤S7处低电力操作模式结束时，可以在步骤S8处对存储器件500的空区域上电。然后，存储器件500可以以正常模式操作来执行通常功能(例如，数据通信)。然后，在步骤S9处存储器件500可以重新进入空闲模式。
根据一个实施例的系统可以应用于，例如但不限于，蜂窝电话、PCS(个人通信系统)、PDA(个人数字助理)、便携式GPS设备、平板电脑等。此外，系统可以应用于PC、台式电脑、膝上电脑、笔记本电脑、服务器电脑等。
图7是根据一个实施例的包括存储模块的系统的配置图。
在图1的实施例中，已经描述了电力控制器PCON与控制器700分离地安装，响应于从控制器700施加的低电力命令信号CMD来操作，以及通过由控制器700控制的OS来操作。
然而，在一个实施例中，电力控制器PCON可以被包括在如图7所示的控制器700中。即，电力控制器PCON可以被包括在控制器700中并且响应于内部产生的电力命令信号CMD来操作。
根据一个实施例，在半导体存储器件的低电力操作模式期间，存储模块及包括其的系统可以通过对储存在存储器中的数据进行分类来降低电力消耗。
虽然上面已经描述了某些实施例，但本领域技术人员将理解的是，所述的实施例仅作为示例。因此，本文所述的存储模块不应该基于所述的实施例而受到限制。相反，本文所述的存储模块应当仅基于所附权利要求书结合以上的描述和附图来限制。
附图标记
PCON：电力控制器
500：存储器件
600：电力管理电路
700：控制器

Claims (20)

1.一种存储模块，包括：
多个存储排，在所述多个存储排中，存储器的重组操作基于低电力操作模式的进入来执行，以及在所述重组操作结束以后，所述存储器的空区域基于自刷新模式的进入而断电；
页表，所述页表的数据基于所述存储器的所述重组操作的结束来更新；
模式识别器，所述模式识别器被配置为基于模式信号是否被激活而输出上电信号和控制信号；
重组控制器，所述重组控制器被配置为基于所述控制信号的激活来执行所述重组操作，以及基于所述重组操作的结束来激活刷新使能信号；以及
电力模式控制器，所述电力模式控制器被配置为基于所述刷新使能信号、自刷新信号和所述上电信号来控制被供应至所述存储器的电力。
2.如权利要求1所述的存储模块，其中，在所述多个存储排中，电力基于所述低电力操作模式的结束而被供应到所述空区域。
3.如权利要求1所述的存储模块，其中，所述多个存储排中的每个包括：
多个存储体，从所述多个存储体读取数据或写入数据到所述多个存储体中；
读出放大器，所述读出放大器被配置为感测和放大储存在所述多个存储体中的数据；以及
外围电路，所述外围电路被配置为控制单元阵列的操作。
4.如权利要求1所述的存储模块，其中，所述页表包括页指针区域、页目录区域和页偏移区域。
5.如权利要求4所述的存储模块，
其中，所述页指针区域包括关于表项的页的编号的表示；
其中，所述页目录区域包括基于虚拟地址而将物理地址分配到的目录的名称的表示；以及
其中，所述页偏移区域包括用于指明每页中字节的地址信息的表示。
6.一种系统，包括：
存储器件，在所述存储器件中，存储器的重组操作基于低电力操作模式的进入来执行；
电力控制器，所述电力控制器被配置为在所述低电力操作模式期间选择性地控制被供应至所述存储器件的电力，以及在所述重组操作结束以后，基于自刷新模式的进入而使所述存储器件的空区域断电；以及
控制器，所述控制器通过通道而耦接至所述存储器件，且被配置为控制所述存储器件的操作，
其中，所述电力控制器包括：
模式识别器，所述模式识别器被配置为基于模式信号是否被激活而输出上电信号和控制信号；
重组控制器，所述重组控制器被配置为基于所述控制信号的激活来执行所述重组操作，以及基于所述重组操作的结束来激活刷新使能信号；以及
电力模式控制器，所述电力模式控制器被配置为基于所述刷新使能信号、自刷新信号和所述上电信号来控制被供应至所述存储器件的电力。
7.如权利要求6所述的系统，其中，所述电力控制器还包括：
模式控制器，所述模式控制器被配置为感测断电信号和低电力命令信号并输出所述模式信号。
8.如权利要求6所述的系统，其中，所述存储器件包括页表，当所述重组操作结束时，所述页表的数据基于更新信号来更新。
9.如权利要求8所述的系统，其中，所述重组控制器基于所述重组操作的结束而输出用于更新所述页表的所述更新信号。
10.如权利要求7所述的系统，其中，所述电力模式控制器基于所述自刷新信号和刷新使能信号两者的激活来去激活电力控制信号以移除被供应至所述空区域的电力；其中，所述电力模式控制器基于电源的移除而输出所述断电信号到所述模式控制器。
11.如权利要求6所述的系统，其中，所述电力模式控制器基于所述刷新使能信号的去激活来激活电力控制信号以供应电力到所述存储器件，其中，所述电力模式控制器基于所述上电信号的激活来激活电力控制信号以供应电力到所述存储器件。
12.如权利要求6所述的系统，其中，所述模式识别器基于所述模式信号的去激活而确定所述低电力操作模式结束并激活所述上电信号；以及
所述模式识别器基于所述模式信号的激活而确定所述系统进入所述低电力操作模式，并激活所述控制信号。
13.如权利要求6所述的系统，其中，所述存储器件包括多个存储模块。
14.如权利要求13所述的系统，其中，所述多个存储模块中的每个包括多个存储排。
15.如权利要求14所述的系统，其中，所述多个存储排中的每个包括：
多个存储体，从所述多个存储体读取数据或写入数据到所述多个存储体中；以及
外围电路，所述外围电路被配置为控制所述多个存储体的操作。
16.如权利要求6所述的系统，还包括电力管理电路，所述电力管理电路被配置为供应电力到所述存储器件。
17.如权利要求6所述的系统，其中，所述低电力操作模式包括空闲模式、休眠模式、省电模式和待用模式中的任意一种。
18.如权利要求6所述的系统，其中，所述存储器件根据通道、存储模块、存储排和存储体的优先次序来执行所述重组操作。
19.如权利要求6所述的系统，其中，在所述存储器件中，针对每个通道、每个存储模块、每个存储排、每个行线、每个列线或每个偏移来映射物理存储器。
20.如权利要求6所述的系统，其中，所述控制器包括所述电力控制器，且所述电力控制器被配置为基于内部产生的电力命令信号来操作。
CN201610719560.1A 2016-05-13 2016-08-24 存储模块及包括其的系统 Active CN107369464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160058880A KR102525229B1 (ko) 2016-05-13 2016-05-13 메모리 모듈 및 이를 포함하는 시스템
KR10-2016-0058880 2016-05-13

Publications (2)

Publication Number Publication Date
CN107369464A CN107369464A (zh) 2017-11-21
CN107369464B true CN107369464B (zh) 2020-12-08

Family

ID=60294682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610719560.1A Active CN107369464B (zh) 2016-05-13 2016-08-24 存储模块及包括其的系统

Country Status (3)

Country Link
US (1) US10108250B2 (zh)
KR (1) KR102525229B1 (zh)
CN (1) CN107369464B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257527B2 (en) * 2015-05-06 2022-02-22 SK Hynix Inc. Memory module with battery and electronic system having the memory module
US10564692B2 (en) * 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device
KR20200033690A (ko) 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 파워다운모드를 제공하는 반도체장치 및 이를 사용하여 파워다운모드를 제어하는 방법
US11216058B2 (en) * 2019-07-15 2022-01-04 Micron Technology, Inc. Storage system deep idle power mode
US10943657B1 (en) 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
US11449346B2 (en) * 2019-12-18 2022-09-20 Advanced Micro Devices, Inc. System and method for providing system level sleep state power savings

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058768B2 (en) * 2002-04-17 2006-06-06 Microsoft Corporation Memory isolation through address translation data edit control
US7562179B2 (en) * 2004-07-30 2009-07-14 Intel Corporation Maintaining processor resources during architectural events
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
CN102147768B (zh) * 2010-05-21 2014-03-05 苏州捷泰科信息技术有限公司 存储器、固态缓存系统及缓存数据处理方法
US8452911B2 (en) * 2010-09-30 2013-05-28 Sandisk Technologies Inc. Synchronized maintenance operations in a multi-bank storage system
US9135158B2 (en) * 2010-12-14 2015-09-15 Microsoft Technology Licensing, Llc Inheritance of growth patterns for derived tables
KR101225619B1 (ko) * 2011-01-20 2013-01-25 최원겸 걸쇠로 연결된 좌우상하 조절형 문틀 고정장치
KR20140007990A (ko) 2012-07-09 2014-01-21 삼성전자주식회사 불휘발성 램을 포함하는 사용자 장치 및 그것의 데이터 관리 방법
KR102089665B1 (ko) * 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US9286985B2 (en) * 2013-02-12 2016-03-15 Kabushiki Kaisha Toshiba Semiconductor device with power mode transitioning operation
CN104981872B (zh) 2013-03-15 2018-11-06 英特尔公司 存储系统
US9436606B2 (en) * 2014-01-02 2016-09-06 Qualcomm Incorporated System and method to defragment a memory
US9613722B2 (en) * 2014-09-26 2017-04-04 Intel Corporation Method and apparatus for reverse memory sparing
KR20160093404A (ko) * 2015-01-29 2016-08-08 한국전자통신연구원 캐릭터 선택적 오디오 줌인을 제공하는 멀티미디어 콘텐츠 서비스 방법 및 장치
US9892053B2 (en) * 2015-03-24 2018-02-13 Intel Corporation Compaction for memory hierarchies

Also Published As

Publication number Publication date
KR102525229B1 (ko) 2023-04-25
US10108250B2 (en) 2018-10-23
CN107369464A (zh) 2017-11-21
KR20170127948A (ko) 2017-11-22
US20170329389A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
CN107369464B (zh) 存储模块及包括其的系统
US20170010832A1 (en) Non-volatile memory systems and methods of managing power of the same
US7103718B2 (en) Non-volatile memory module for use in a computer system
KR102593379B1 (ko) 메모리 패키지, 그것을 포함하는 메모리 모듈, 및 그것의 동작 방법
KR101665611B1 (ko) 컴퓨터 시스템 및 메모리 관리의 방법
US7380048B2 (en) System and method for managing data in memory for reducing power consumption
US20210216224A1 (en) Memory module capable of reducing power consumption and semiconductor system including the same
KR20100097454A (ko) 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
US11416398B2 (en) Memory card with volatile and non volatile memory space having multiple usage model configurations
US20110296098A1 (en) System and Method for Reducing Power Consumption of Memory
TWI224728B (en) Method and related apparatus for maintaining stored data of a dynamic random access memory
CN110727470B (zh) 一种混合式非失性存储装置
US9455036B1 (en) System architectures with data transfer paths between different memory types
JP2012069565A (ja) 半導体集積回路及び制御方法
US8745363B2 (en) Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device
US11941269B2 (en) Data storage device with enhanced power mode management
US7386654B2 (en) Non-volatile configuration data storage for a configurable memory
CN113986001A (zh) 芯片及控制方法
JP2022064497A (ja) メモリシステム
KR20080083878A (ko) 디바이스의 대기전류 감소를 위한 방법 및 장치
US11556253B1 (en) Reducing power consumption by selective memory chip hibernation
US20230088572A1 (en) Reducing power consumption by using a different memory chip for background processing
CN116072162A (zh) 对备用放大器的启动保护
CN116737647A (zh) SoC芯片及SoC芯片的快速启动方法
KR20180099223A (ko) 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant