KR20080083878A - 디바이스의 대기전류 감소를 위한 방법 및 장치 - Google Patents

디바이스의 대기전류 감소를 위한 방법 및 장치 Download PDF

Info

Publication number
KR20080083878A
KR20080083878A KR1020070024665A KR20070024665A KR20080083878A KR 20080083878 A KR20080083878 A KR 20080083878A KR 1020070024665 A KR1020070024665 A KR 1020070024665A KR 20070024665 A KR20070024665 A KR 20070024665A KR 20080083878 A KR20080083878 A KR 20080083878A
Authority
KR
South Korea
Prior art keywords
value
mode
suspend mode
memory
boot
Prior art date
Application number
KR1020070024665A
Other languages
English (en)
Inventor
육근조
Original Assignee
(주)에이트리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이트리 filed Critical (주)에이트리
Priority to KR1020070024665A priority Critical patent/KR20080083878A/ko
Publication of KR20080083878A publication Critical patent/KR20080083878A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 디바이스의 서스펜드 모드시 소모되는 전류를 감소하도록 하는 디바이스의 대기전류 감소를 위한 방법 및 장치에 관한 것이다. 본 발명은 디바이스가 서스펜드모드로 진입되기 전에 CPU 및 주변기기들의 동작상태정보를 백업받아 저장하는 메모리가 구비된다. 상기 메모리는 저장된 데이터를 유지하기 위해 자체적으로 내부에서 일정 주기를 갖고 리프레쉬를 수행하는 셀프-리프레쉬(self- refresh) 기능을 갖는다. 서스펜드모드로 진입되면 상기 동작상태정보를 저장하고 있는 메모리 이외의 주변기기로 공급되는 전원을 차단하는 전원관리로직이 CPU내부에 구비된다. 그리고 서스펜드모드 상태에서 리셋명령이 인가되면 일반 부팅절차에 따른 명령 또는 서스펜드모드로부터의 부팅명령인지를 판단하고, 서스펜드모드로부터의 부팅명령이면 상기 메모리에 저장된 동작상태정보값을 복구하고 서스펜드모드로 진입시의 동작상태로 복귀하도록 제어하는 제어부가 구비된다. 이에 따라 본 발명은 대기전류를 보다 더 감소시킬 수 있고, 재시동 시간이 단축되는 이점이 있다.
서스펜드모드, 대기전류, 전원차단, 에스디램(SDRAM), 레지스터.

Description

디바이스의 대기전류 감소를 위한 방법 및 장치{METHOD AND APPARATUS FOR DECREASE OF SUSPEND CURRENT IN DEVICE}
도 1은 종래기술에서 서스펜드 모드 진입시 전류 소모상태를 보인 구성도.
도 2는 본 발명의 바람직한 실시 예에 따른 디바이스의 대기전류 감소 장치의 구성도.
도 3은 본 발명의 바람직한 실시 예에 따른 디바이스의 대기전류 감소를 위한 방법을 보인 흐름도.
도 4는 본 발명에 의해 대기전류 소모상태를 설명하기 위한 구성도.
*도면의 주요부분에 대한 부호의 설명*
10 : 중앙처리유닛(CUP) 20 : 전원관리로직
30 : 메모리 40 : 레지시터 저장영역
50 : 주변기기
본 발명은 배터리 전원을 사용하는 휴대 디바이스에 관한 것으로서, 특히 디 램(DRAM) 등의 반도체 메모리장치의 셀프-리프레쉬(self-refresh) 모드를 이용하여 서스펜드 모드시에 소모되는 전류를 감소하고, 정상모드로의 복귀시 부팅시간을 단축시키도록 하는 디바이스의 대기전류 감소를 위한 방법 및 장치에 관한 것이다.
휴대 디바이스 또는 임베디드 디바이스는, 개인휴대정보단말(PDA:personal digital assistant), 휴대형멀티미디어단말(PMP:portable multimedia player), 셀룰러폰, 전자사전 등과 같은 다양한 디바이스 제품군을 말하고, 이러한 디바이스들은 휴대하기 용이하고 배터리 전원에 의해 이동하면서도 사용이 가능하다. 상기 디바이스는 반도체 기술에 많은 진보가 있었고 그 결과 추가적인 및/또는 향상된 특징들을 지원하는 집적회로들(IC)을 가지는 개선된 형태로 발달하였다. 이러한 진보들로 인하여 더 빠르고 더 정교하고 복수의 기능들이 탑재된 디바이스들을 설계할 수 있었다. 반면, 배터리 전원의 디바이스들에게는 더 많은 전력이 소비되는 결과가 초래되었다.
따라서, 디바이스들에서 전력 소비를 감소시키기 위한 다양한 기술들이 개발되고 알려져 있다. 예를 들어, 최근에는 컴퓨터시스템의 상태를 여섯 가지로 구분하여 시스템의 전원을 관리하는 ACPI(Advanced Configuration and Power Interface Specification)라는 전원관리기능이 제안되어 사용되고 있다. ACPI에 따르면, 컴퓨터 시스템의 전원관리상태는 크게 6단계의 슬리핑상태(sleeping state)인 SO~S5상태로 규정하고 있다. S0의 상태는 정상상태를, S1~S4상태는 컴퓨터 시스템의 전원소비가 단계적으로 감소된 상태를, S5의 상태는 시스템의 모든 전원이 차단된 상태로 소프트오프(soft off)상태를 가리키고 있다.
이러한 전원관리상태는 배터리 전원의 디바이스들에게도 동일하게 적용되고 있다. 특히 정상동작시간보다 대기시간이 압도적으로 많은 전자사전 등과 같은 디바이스인 경우에는 대기모드시에도 적지않은 전류 소모가 발생된다.
전자사전을 비롯한 다양한 형태의 디바이스들은 정상적인 동작모드로서 동작하다가 일정 시간 동안 사용하지 않는 경우 전력을 절약할 수 있는 서스펜드모드로 진입한다. 즉, 전원이 공급되고 정상적으로 휴대 디바이스가 동작되고 있는 상태에서, 서스펜드모드로의 진입을 위한 명령이 외부로부터 발생하거나, 일정 시간동안 디바이스가 동작되지 않는 경우, CPU는 내부 전원관리로직을 제어하여 휴대디바이스가 서스펜드모드로 진입하도록 하다.
그러나 상기 서스펜드모드로 진입을 하더라도 상기 디바이스 내부의 각 구성요소들에 대한 전원라인이 차단되지 않아 대기전류가 소모되고 있다.
예컨대, 도 1을 참조하여 설명하면, CPU(1) 내부에는 디바이스에서 사용되는 다양한 주변기기로 전원을 공급하도록 설계된다. 즉 CPU코어/DMA/캐쉬 등에는 1.2V동작전압이 인가된다. LCD/USB/DAI/RTE 등에는 2.5V동작전압이 인가된다. GPIO/UART/GPSB에는 3.3V동작전압이 인가된다. 그리고 메모리컨트롤러에는 1.8V동작전압이 인가된다.
이와 같이 1.2V, 1.8V, 2.5V, 3.3V의 4가지 전원을 사용하는 디바이스가 서스펜드모드로 진입을 하더라도 각각의 전원소스에 대해서 누설 전류가 3㎃, 2㎃, 4㎃, 1㎃의 전류를 소모한다고 가정했을 때, 상기 각 주변기기로의 전원라인이 차단되지 못하여 전체 누설전류는 '3㎃ + 2㎃ + 4㎃ + 1㎃'로서 10㎃, 즉 10000㎂의 전 류가 소모되고 있는 것이다.
이와 같이 서스펜드모드는 정상적인 동작상태에서 소모하는 전류에 비하여 극히 적은 소모전류에 의해 동작하기 때문에 전류 소모는 감소시킬 수 있지만, 상기 전원라인이 그대로 연결된 상태이기 때문에 대략 수 ㎃ 정도의 전류 소모는 계속하여 발생되고 있다. 이때, 전원라인이 차단되게 되면 정상상태에서의 동작모드를 셋팅하여 저장하고 있는 레지스터 값을 복구할 수 없어 정상동작 모드로 동작할 수 없게 된다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 휴대 디바이스의 서스펜드 모드 진입시에 누설되는 소모전류를 더 감소시키도록 하는 디바이스의 대기전류 감소를 위한 방법 및 장치를 제공함에 있다.
또한, 본 발명의 다른 목적은 전류소모를 감소시켜 디바이스의 사용시간을 연장함에 있다.
또한, 본 발명의 또 다른 목적은 부팅시 정상적인 리셋 상태 또는 서스펜드 모드로부터의 리셋 상태인지를 구분하고 그에 따라 부팅이 이루어지도록 함에 있다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 디바이스의 대기전류 감소를 위한 방법은, 디바이스가 서스펜드 모드로 진입되는 명령이 발생하는 단계, 상기 디바이스의 모든 상태정보 값을 메모리에 저장하는 단계, 상기 메모리가 셀프-리프레쉬 상태로 동작되도록 설정하는 단계, 상기 디바이스에서 상기 메모리 이외의 다른 주변기기에 공급되는 전원을 차단하는 단계를 포함하여 구성된다.
상기 상태정보 값은 CPU 및 주변기기의 동작정보 값과 부팅 모드값인 것을 특징으로 한다. 상기 부팅 모드값은 상기 CPU 리셋 명령이 입력되었을 때 상기 메모리에 저장된 상태정보 값을 복구하도록 설정된 값 또는 일반적인 부팅 절차에 따라 리셋되도록 설정된 값인 것을 특징으로 한다.
상기 디바이스가 서스펜드 모드 상태에서 상기 CPU 리셋명령이 입력되는 단계, 상기 부팅모드 값을 확인하는 단계, 상기 부팅모드 값이 상태정보 값을 복구하도록 설정된 값이면 상기 서스펜드 모드로 진입할 시점으로 복귀하고 상기 부팅모드값이 일반 부팅을 위한 설정 값이면 일반 부팅절차에 의해 재시동되는 단계를 더 포함하여 구성된다.
또한 상기한 목적을 달성하기 위한 본 발명의 다른 특징에 따른 디바이스의 대기전류 감소장치는, 디바이스 미사용시 서스펜드 모드로의 변환동작과 리셋명령 입력시 정상동작모드로의 재부팅동작을 제어하는 제어부, 상기 디바이스 내부의 하드웨어 로직에 각각 전원을 독립적으로 공급하는 전원관리로직부, 상기 서스펜드 모드로 진입되기 전에 상기 제어부 및 상기 하드웨어 로직의 현재 상태정보 값을 저장하는 저장부가 포함되어 구비되되, 상기 서스펜드모드로 진입되면 상기 저장부 이외의 하드웨어 로직으로 인가되는 전원은 차단되는 것을 특징으로 한다.
상기 저장부는 서스펜드 모드에서 정상모드로의 변환을 위해 리셋명령이 입력되었을 때 상기 저장부에 저장된 상태정보 값을 복구하도록 설정된 값 또는 일반적인 부팅 절차에 따라 리셋되도록 설정된 값으로 이루어진 부팅모드 값을 더 저장하는 것을 특징으로 한다.
상기 저장부는 셀프-리프레쉬(self- refresh) 기능이 가능한 메모리인 것이 바람직하고, 본 실시 예에서는 에스디램(SDRAM)이 적용된다.
상기 제어부는 리셋명령이 입력되면 상기 부팅모드 값이 상기 상태정보 값을 복구하도록 설정된 값 또는 일반적인 부팅 절차에 따라 리셋되도록 설정된 값인지를 판단하고, 그 판단결과에 따라 서로 상이한 부팅이 이루어지도록 제어하는 것을 특징으로 한다.
상기 제어부는 상기 리셋명령이 입력되고 상기 부팅모드 값이 상태정보 값을 복구하도록 설정된 값인 경우 상기 저장부에 저장되어 있는 상기 제어부 및 상기 하드웨어 로직의 현재 상태정보 값을 복구하도록 제어하는 것을 특징으로 한다.
이와 같은 구성을 가지는 본 발명에 의하면 디바이스의 대기모드시 대기전류를 보다 더 감소할 수 있게 된다.
이하, 본 발명의 바람직한 실시 예에 따른 디바이스의 대기모드시 대기전류 감소방법 및 장치를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2에는 본 발명의 바람직한 실시 예에 따라 대기전류를 감소시키기 위한 휴대 디바이스의 구성도가 도시되어 있다.
도 2를 참조하면, 휴대 디바이스의 전체 기능을 전반적으로 제어하고, 일정 시간동안 기능이 수행되지 않으면 대기전류를 감소시키기 위한 서스펜드 모드로의 모드 변환동작과 재 부팅과정을 제어하는 중앙처리유닛(CPU)(10)가 구비된다.
상기 CPU(10) 내부에는 휴대 디바이스에서 제공되는 기능에 대한 하드웨어로직인 주변기기(50)로의 전원공급을 제어하는 전원관리로직(20)이 구비된다. 상기 주변기기(50)는 도 1에 설명한 바와 같이 동일하기 때문에 생략한다. 상기 전원관리로직(20)은 상기 주변기기(50)에 독립적으로 전원을 공급/차단하는 여러 개의 전원소스를 가지고 있어야 한다. 이러한 전원관리로직(20)은 상기 CPU(10)와 연계되어 외부에 구비될 수 있으나, 통상 하나의 칩(Chip) 형태로 구비되는 것이 바람직하다. 상기 전원소스는 상기 CPU(10)에 의해 각각 독립적으로 제어된다.
상기 CPU(10)의 제어동작에 따라 상기 서스펜드 모드를 지원할 수 있도록 전원 동작과 관련된 레지스터 값을 저장하는 레지스터 저장영역(40)이 구비된 메모리(30)가 구비된다. 상기 메모리(30)에는 서스펜드 모드로의 진입시 동작상태에서의 CPU(10) 환경정보를 위한 레지스터 값과, 주변기기(50)들의 레지스터 값과, 부팅모드 값을 저장한다. 상기 부팅모드 값은 정상적인 리셋상태 또는 서스펜드모드에서의 리셋상태를 판단하는 값이다. 본 실시 예에서는 상기 부팅모드 값이 '0' 인 경우에는 정상적인 리셋상태이고, 상기 '0'이 아닌 다른 특정 값일 경우에는 서스펜드 모드에서의 리셋상태임을 나타낸다.
상기 메모리(30)는 상기 주변기기(50)들을 구동시키기 위한 프로그램이 로드되어 실행되는 메모리인 것이 바람직하다. 이에 본 실시 예에서는 동기 다이나믹 램(SDRAM: Synchronous Dynamic Random Access Memory, 이하, 'SDRAM'이라 한다.) 이 사용된다. 상기 SDRAM은 반도체 메모리장치가 대기상태에서 메모리 셀내에 저장된 데이터를 유지하기 위해 자체적으로 내부에서 일정 주기를 갖고 리프레쉬를 수행하는 셀프-리프레쉬(self- refresh) 기능을 수행한다. 상기 셀프-리프레쉬 기능에 의하여 상기 SDRAM에 저장되는 데이터는 보존되고, 휴대 디바이스에 실장된 복수의 주변기기로의 전원은 차단할 수 있게 된다.
그리고, 상기 디바이스의 재 부팅명령이 입력되면 상기 메모리(30)에 저장된 레지시터 값을 복원하여 서스펜드 모드로 진입할 당시의 환경으로 복귀한다.
이어 상기와 같이 구성된 휴대 디바이스에서 메모리(SDRAM)의 셀프-리프레쉬 기능에 의하여 메모리를 제외한 다른 주변기기로의 전원공급은 차단되면서 서스펜드 모드로 진입하는 과정을 설명하기로 한다.
도 3은 본 발명의 바람직한 실시 예에 따른 디바이스의 대기전류 감소를 위한 방법을 보인 흐름도이다.
먼저, 휴대 디바이스가 정상 동작모드로 이용되고 있는 도중에(S100), CPU(10)는 사용자에 의한 서스펜드 모드로의 명령이 발생되거나, 일정 시간동안 사용이 중지되어 서스펜드 모드로의 진입을 위한 명령이 발생되는 것을 감지한다.
상기 정상 동작모드에서 서스펜드 모드로의 모드변환을 위한 명령이 감지되면(S102), 상기 CPU(10)는 정상 동작모드에서의 CPU상태정보 및 다른 주변기기(50)들의 동작상태정보를 나타내는 레지시터 값, 그리고 부팅모드 값을 상기 메모리(30)의 레지스터저장영역(40)에 각각 저장한다(S104). 상기 부팅모드 값은 하드웨어 리셋이 발생되면 상기 서스펜드 모드로부터 재시동할 수 있도록 하기 위함이 다. 따라서 추후에 재부팅되더라도 상기 저장된 값에 의해 정상 동작모드로의 복귀가 가능해진다.
상기 레지시터 값들이 상기 메모리(30)에 저장되면, 상기 디바이스는 서스펜드 모드상태로 진입한다(S106). 이때 상기 메모리(30)는 상기 저장된 데이터를 유지하기 위하여 주기적으로 셀프-리프레쉬 동작을 수행한다. 즉 일반적인 SDRAM의 단위셀은 시간이 경과함에 따라 그 저장된 데이터의 방전(Discharge)이 일어나게 되므로, 상기 데이터의 방전을 보상하기 위하여 일정한 주소의 내용을 주기적으로 리프레쉬 해줌으로써, 상기 데이터 방전으로부터 저장된 데이터를 보호하는 것이다.
일단, 상기 메모리(30)가 셀프-리프레쉬 모드상태가 되면, 상기 CPU(10)는 전원관리로직(20)을 제어하여 상기 메모리(30)로 공급되는 전원만이 그대로 유지되면서 다른 주변기기(50)로 공급되는 전원은 차단되도록 한다(S108).
상기 전원 차단에 대한 설명이 도 4에 도시되어 있다. 도 4는 본 발명에 의해 대기전류 소모상태를 설명하기 위한 구성도이다.
도 4에 도시된 바와 같이, 1.2V, 1.8V, 2.5V, 3.3V의 4가지 전원을 사용하는 디바이스가 서스펜드 모드로 진입하면, 상기 CPU(10) 내부의 전원관리로직(20)은 상기 메모리(30)로 인가되는 전원을 제외하고 다른 주변기기로 인가되는 전원라인(도 4에서 음영처리된 라인)을 차단한다. 도 4와 같이, 메모리(30)에 인가되는 전원 1.8V에 대한 2㎃의 전류는 계속 소모되고 있지만, 다른 전원소스인 3㎃(1.2V), 4㎃(2.5V), 1㎃(3.3V)의 전류 소모는 차단된다. 따라서, 종래기술에서는 전체 누설 전류는 '3㎃ + 2㎃ + 4㎃ + 1㎃'로서 10㎃, 즉 10000㎂의 전류가 소모되고 있었지만, 본 실시 예에 따르면, 메모리(30)에 인가되는 전류인 2㎃만이 소모되고 있다. 이는 2000㎂로서 종래보다 5배 정도의 대기전류 소모를 감소시키게 된다. 이와 같이, 종래 서스펜드 모드상태에서는 수 ㎃ 수준의 대기전류가 소모되고 있었지만, 본 발명에서와 같이 메모리(30) 이외에 인가되는 전원은 모두 차단시키기 때문에 그 대기전류를 수 백㎂ 수준으로 줄일 수 있는 것이다.
다음 다시 도 3을 참조하면, 제 108 단계에서와 같이 전원이 차단되면, 디바이스는 아이들(Idle) 상태가 된다(S110). 상기 아이들 상태는 별도의 리셋 명령이 입력되기 전까지 계속 유지된다. 상기 아이들 상태인 휴대용 디바이스의 CPU(10)는 서스펜드 모드상태에서 CPU 리셋 명령이 입력되는지를 판단한다(S112). 즉 상기 CPU(10)는 서스펜드 모드상태에서 외부 인터럽트 신호 즉 리셋신호가 발생되는지를 계속 검사하고, 상기 리셋신호가 발생되지 않으면 상기 휴대 디바이스는 계속 아이들(Idle) 상태를 유지한다.
반면, 제 112 단계에서 상기 서스펜드 모드상태에서 리셋신호가 입력되면 상기 CPU(10)는 상기 리셋신호에 의하여 재부팅 과정을 수행한다.
이때, 상기 CPU(10)는 메모리에 저장된 부팅모드 값을 확인한다(S114). 상기 확인결과, 상기 부팅모드 값이 서스펜드 모드로부터의 리셋상태를 나타내는 모드값(즉 '0'이 아닌 특정값)이면(S116의 아니오), 제 118 단계로 진행되어 상기 제어부(10)는 저장부(30)을 액세스하여 상기 서스펜드 모드상태로 모드변환될 때의 시점으로 CPU(10) 및 주변기기(50)들의 레지스터 값을 복구한다. 즉, 정상 동작모드 에서 서스펜드 모드로 모드 변환될 때 CPU 동작모드값 및 주변기기 동작모드값을 나타내는 레지스터값은 상기 레지스터저장영역(40)에 저장되어 있기 때문이다.
상기 레지스터 값 복구에 따라 디바이스는 서스펜드 모드순간으로 복귀하여동작된다. 즉 리셋신호 발생시 부팅시간이 그만큼 단축되는 것이다.
그러나, 제 116 단계의 확인결과 상기 부팅모드 값이 정상적인 리셋상태를 나타내는 모드값(즉, '0')이면(S116에서 예), 상기 CPU(10)는 일반적인 부팅절차를 수행하여 휴대 디바이스를 재시동한다.
이와 같은 구성의 본 발명에서는 디바이스가 서스펜드 모드상태인 경우에도 메모리(30)를 제외한 다른 주변기기(50)들로 인가되는 전원을 차단하기 때문에 전류소모를 더 줄일 수 있고, 메모리(30)에 저장된 CPU(10) 및 주변기기(50)들의 레지스터 값을 참조하여 빠르게 재시동할 수 있다.
이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명의 속하는 기술분야의 통상 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.
예컨대, 본 실시 예에서는 특정 디바이스를 채택하여 설명하고 있지만 전자사전과 같이 정상적으로 동작하는 시간보다 대기시간이 압도적으로 많은 디바이스인 경우, 대기시 소모되는 전류를 보다 많이 감소시킬 수 있다.
위에서 상세하게 설명한 바와 같이 본 발명의 디바이스의 대기전류 감소를 위한 방법 및 장치에 따르면, 디바이스가 서스펜드 모드상태를 유지하고 있는 경우에 CPU 및 주변기기의 상태정보 값이 메모리에 저장되고, 그 메모리 이외의 장치에 인가되는 전원을 모두 차단하기 때문에, 종래 서스펜드 모드시에 소모되는 대기전류보다도 더 많은 대기전류의 소모를 감소시킬 수 있어 디바이스의 사용시간을 연장하는 효과가 있다.
또한, 상태정보 값이 메모리에 저장되어 있는 상태에서 리셋 명령이 입력되면 그 메모리로부터의 상태정보 값이 복구되고 서스펜드 모드 시점으로 빠르게 재시동하기 때문에 재시동 시간이 단축되는 효과도 있다.

Claims (10)

  1. 디바이스가 서스펜드 모드로 진입되는 명령이 발생하는 단계,
    상기 디바이스의 모든 상태정보 값을 메모리에 저장하는 단계,
    상기 메모리가 셀프-리프레쉬 상태로 동작되도록 설정하는 단계,
    상기 디바이스에서 상기 메모리 이외의 다른 주변기기에 공급되는 전원을 차단하는 단계를 포함하는 것을 특징으로 하는 디바이스의 대기전류 감소방법.
  2. 제 1항에 있어서,
    상기 상태정보 값은 CPU 및 주변기기의 동작정보 값과 부팅 모드값인 것을 특징으로 하는 디바이스의 대기전류 감소방법.
  3. 제 2항에 있어서,
    상기 부팅 모드값은 상기 CPU 리셋 명령이 입력되었을 때 상기 메모리에 저장된 상태정보 값을 복구하도록 설정된 값 또는 일반적인 부팅 절차에 따라 리셋되도록 설정된 값으로 제공되는 것을 특징으로 하는 디바이스의 대기전류 감소방법.
  4. 제 1항에 있어서,
    상기 디바이스가 서스펜드 모드 상태에서 상기 CPU 리셋명령이 입력되는 단계,
    상기 부팅모드 값을 확인하는 단계,
    상기 부팅모드 값이 상태정보 값을 복구하도록 설정된 값이면 상기 서스펜드 모드로 진입할 시점으로 복귀하고 상기 부팅모드값이 일반 부팅을 위한 설정 값이면 일반 부팅절차에 의해 재시동되는 단계를 더 포함하는 것을 특징으로 하는 디바이스의 대기전류 감소방법.
  5. 디바이스 미사용시 서스펜드 모드로의 변환동작과 리셋명령 입력시 정상동작모드로의 재부팅동작을 제어하는 제어부,
    상기 디바이스 내부의 하드웨어 로직에 각각 전원을 독립적으로 공급하는 전원관리로직부,
    상기 서스펜드 모드로 진입되기 전에 상기 제어부 및 상기 하드웨어 로직의 현재 상태정보 값을 저장하는 저장부가 포함되어 구비되되,
    상기 서스펜드모드로 진입되면 상기 저장부 이외의 하드웨어 로직으로 인가되는 전원은 차단되는 것을 특징으로 하는 디바이스의 대기전류 감소장치.
  6. 제 5항에 있어서,
    상기 저장부는 서스펜드 모드에서 정상모드로의 변환을 위해 리셋명령이 입력되었을 때 상기 저장부에 저장된 상태정보 값을 복구하도록 설정된 값 또는 일반적인 부팅 절차에 따라 리셋되도록 설정된 값으로 이루어진 부팅모드 값을 더 저장하는 것을 특징으로 하는 디바이스의 대기전류 감소장치.
  7. 제 5항 또는 제 6항에 있어서,
    상기 저장부는 셀프-리프레쉬(self- refresh) 기능이 가능한 메모리인 것인 것을 특징으로 하는 디바이스의 대기전류 감소장치.
  8. 제 7항에 있어서,
    상기 메모리는 에스디램(SDRAM)인 것을 특징으로 하는 디바이스의 대기전류 감소장치.
  9. 제 5항에 있어서,
    상기 제어부는 리셋명령이 입력되면 상기 부팅모드 값이 상기 상태정보 값을 복구하도록 설정된 값 또는 일반적인 부팅 절차에 따라 리셋되도록 설정된 값인지를 판단하고, 그 판단결과에 따라 서로 상이한 부팅이 이루어지도록 제어하는 것을 특징으로 하는 디바이스의 대기전류 감소장치.
  10. 제 5항에 있어서,
    상기 제어부는 상기 리셋명령이 입력되고 상기 부팅모드 값이 상태정보 값을 복구하도록 설정된 값인 경우 상기 저장부에 저장되어 있는 상기 제어부 및 상기 하드웨어 로직의 현재 상태정보 값을 복구하도록 제어하는 것을 특징으로 하는 디바이스의 대기전류 감소장치.
KR1020070024665A 2007-03-13 2007-03-13 디바이스의 대기전류 감소를 위한 방법 및 장치 KR20080083878A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070024665A KR20080083878A (ko) 2007-03-13 2007-03-13 디바이스의 대기전류 감소를 위한 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024665A KR20080083878A (ko) 2007-03-13 2007-03-13 디바이스의 대기전류 감소를 위한 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20080083878A true KR20080083878A (ko) 2008-09-19

Family

ID=40024350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024665A KR20080083878A (ko) 2007-03-13 2007-03-13 디바이스의 대기전류 감소를 위한 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20080083878A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013022289A2 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9104420B2 (en) 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9158676B2 (en) 2012-05-04 2015-10-13 Samsung Electronics Co., Ltd. Nonvolatile memory controller and a nonvolatile memory system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013022289A2 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
WO2013022289A3 (en) * 2011-08-09 2013-05-02 Samsung Electronics Co., Ltd. Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9104420B2 (en) 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9158676B2 (en) 2012-05-04 2015-10-13 Samsung Electronics Co., Ltd. Nonvolatile memory controller and a nonvolatile memory system

Similar Documents

Publication Publication Date Title
US11635800B2 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
US9471121B2 (en) Microprocessor based power management system architecture
EP0859975B1 (en) A core section having asynchronous partial reset
EP0860052B1 (en) An input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US7779191B2 (en) Platform-based idle-time processing
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
US9471140B2 (en) Valid context status retention in processor power mode management
US5898232A (en) Input/output section of an integrated circuit having separate power down capability
US20110131427A1 (en) Power management states
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
JP6018113B2 (ja) 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。
US20080010514A1 (en) Backup power supply and desktop computer and method for protecting the data thereof
KR20090026895A (ko) 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
EP1831770A2 (en) Techniques to manage power for a mobile device
US10108250B2 (en) Memory module, system including the same
US20120117364A1 (en) Method and System for Operating a Handheld Calculator
EP2843502B1 (en) Information processing device, information processing method, and program
US10890963B2 (en) System and method for platform sleep state enhancements using non-volatile dual in-line memory modules
US20140245047A1 (en) Information processing apparatus, operation state control method, and computer program product
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
CN111176408B (zh) 一种SoC的低功耗处理方法和装置
KR20080083878A (ko) 디바이스의 대기전류 감소를 위한 방법 및 장치
US20170287534A1 (en) Sub-threshold enabled flash memory system
TW201310225A (zh) 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application