TW201310225A - 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統 - Google Patents

可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統 Download PDF

Info

Publication number
TW201310225A
TW201310225A TW100131080A TW100131080A TW201310225A TW 201310225 A TW201310225 A TW 201310225A TW 100131080 A TW100131080 A TW 100131080A TW 100131080 A TW100131080 A TW 100131080A TW 201310225 A TW201310225 A TW 201310225A
Authority
TW
Taiwan
Prior art keywords
computer system
mode
memory
output voltage
sleep mode
Prior art date
Application number
TW100131080A
Other languages
English (en)
Inventor
Ching-Hsiang Yang
Chih-Cheng Chen
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Priority to TW100131080A priority Critical patent/TW201310225A/zh
Publication of TW201310225A publication Critical patent/TW201310225A/zh

Links

Landscapes

  • Power Sources (AREA)

Abstract

在一電腦系統從一正常模式進入一睡眠模式前，將一狀態資料寫入電腦系統中一記憶體。在進入睡眠模式後，將一第一輸出電壓供電給記憶體，並停止供電給電腦系統中其它元件。在從睡眠模式回到正常模式前，將一第二輸出電壓供電給記憶體，其中第一輸出電壓之值小於第二輸出電壓之值。

Description

可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統
本發明相關於一種可降低電腦系統功率消耗之方法及相關電腦系統，尤指一種可降低電腦系統在睡眠模式下運作時功率消耗之方法及相關電腦系統。
進階組態與電源介面(Advanced Configuration and Power Interface,ACPI)是由Intel、Microsoft、Phoenix、HP和Toshiba等廠商共同制定的電腦電源管理規格，目的是讓作業系統可以直接的管理各種裝置利用電源的狀況。
現行ACPI架構下定義出電腦系統運作時的不同狀態和電源模式：正常工作狀態G0包含S0模式，睡眠狀態G1包含S1～S4模式，而關機狀態G2包含S5模式。以下簡述在S0～S5模式下電腦系統中主要元件的供電情形：S0模式：電腦系統的作業系統以及應用程式都在執行，且持續供電給所有元件；S1模式：中央處理單元(central processing unit,CPU)停止執行指令，但仍持續供電給CPU和其它元件；S2模式：停止供電給CPU，但仍持續供電給其它元件；S3模式：僅持續供電給記憶體，但停止供電給其它元件；S4模式：將記憶體資料寫入硬碟，停止供電給所有元件；S5模式：完全關閉所有元件。
S3模式又可稱之為STR(Suspend to RAM)模式，在微軟XP或者Linux作業系統中叫做待機狀態(stand-by)，而在微軟Vista或者Mac OS X作業系統中則叫做睡眠狀態(sleep)。在S3模式下，電腦系統會將暫存資料載入記憶體，並且讓記憶體以外的零件都停止工作。因此，若使用者暫時不需使用，可讓電腦系統進入S3模式以節省耗電，而在需要使用時亦可快速立即回復電腦狀態。
在先前技術中ACPI架構下的電腦系統中，並未另外針對S3模式做省電設計，記憶體之供電狀況並非最佳化，因此仍有可能造成不必要的能量消耗。
本發明提供一種可降低一電腦系統在一睡眠模式下運作時功率消耗之方法，其包含在從一正常模式進入該睡眠模式前，將一資料寫入該電腦系統中一記憶體；在進入該睡眠模式後，將一第一輸出電壓供電給該記憶體，並停止供電給該電腦系統中其它元件；以及在從該睡眠模式進入該正常模式前，將一第二輸出電壓供電給該記憶體，其中該第一輸出電壓之值小於該第二輸出電壓之值。
本發明另提供一種可降低一睡眠模式下功率消耗之電腦系統，其包含一記憶體；一中央處理單元，用來在從一正常模式進入該睡眠模式前，將一資料寫入該記憶體；一電源供應；以及一微處理器，用來調整該電源供應使其在該睡眠模式下將一第一輸出電壓供電給該記憶體，以及在從該睡眠模式回到該正常模式前將一第二輸出電壓供電給該記憶體，其中該第一輸出電壓之值小於該第二輸出電壓之值。
第1圖為本發明中一低耗能電腦系統100之示意圖。電腦系統100包含一CPU 10、一電源供應20、一記憶體30，以及一微處理器40，可在一正常模式和一睡眠模式下之間切換。
第2圖為本發明電腦系統100運作時之流程圖，其包含下列步驟：步驟210：供電給電腦系統100內所有元件以在正常模式下運作，執行步驟220。
步驟220：判斷是否需要進入睡眠模式：若是，執行步驟230；若否，執行步驟210。
步驟230：將資料寫入記憶體30，執行步驟240。
步驟240：將一第一輸出電壓供電給記憶體30，並停止供電給電腦系統100內其它元件以進入睡眠模式，執行步驟250。
步驟250：判斷是否需要離開睡眠模式：若是，執行步驟260；若否，執行步驟240。
步驟260：將一第二輸出電壓供電給記憶體30，執行步驟210。
在本發明之實施例中，正常模式可為ACPI之S0模式，亦即在步驟210中電源供應20會供電給電腦系統100中所有元件。此時CPU 10和記憶體30之間可透過資料匯流排來進行傳輸，進而執行作業系統以及應用程式。
在本發明之實施例中，睡眠模式可為ACPI之S3模式，若是在步驟220中判斷需進入睡眠模式，此時CPU 10會在步驟230中將相關於作業系統、所有應用程式和被開啟檔案的狀態等資料寫入記憶體30中，如此當之後回到正常模式後，電腦系統100可快速地回復至進入睡眠模式前之初始狀態。
在步驟240中，CPU 10會在啟動微處理器40後被關閉，並停止供電給電腦系統100內其它元件以進入睡眠模式。在睡眠模式下，微處理器40會調整電源供應20使其能提供第一輸出電壓給記憶體30。若是在步驟250中判斷需離開睡眠模式，微處理器40會調整電源供應20使其能提供第二輸出電壓給記憶體30。
在本發明之實施例中，記憶體30可為一種揮發性記憶體(volatile memory)，例如動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)，主要的作用原理是利用電容內儲存電荷的多寡來代表一個二進位位元是1還是0。在實際應用中，電容無可避免地會有漏電情形。為了避免電荷漏失影響資料的完整性，記憶體30必需周期性地執行自我刷新(self refresh)的充電動作。
微處理器40可為一低功率之電壓調整電路，例如利用電阻分壓來調整電源供應20之輸出電壓。在本發明中，第一輸出電壓之值相關於在睡眠模式下記憶體30之可正常工作範圍，第二輸出電壓則為電源供應20之正常輸出電壓。由於在睡眠模式下記憶體30僅需微小的自我刷新電流即可維持資料，因此第一輸出電壓之值小於第二輸出電壓。
在本發明中，進入睡眠模式後電源供應20僅以執行自我刷新所需的最小電壓來供電至記憶體30，在離開睡眠模式前再以正常輸出電壓供電至記憶體30，因此能更進一步降低睡眠模式下的耗電量，藉以提升睡眠待機時間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．CPU
20．．．電源供應
30．．．記憶體
40．．．微處理器
100．．．電腦系統
第1圖為本發明中一低耗能電腦系統之示意圖。
第2圖為本發明電腦系統運作時之流程圖。
210～260．．．步驟

Claims (10)

  1. 一種可降低一電腦系統在一睡眠模式下運作時功率消耗之方法，其包含：在從一正常模式進入該睡眠模式前，將一資料寫入該電腦系統中一記憶體；在進入該睡眠模式後，將一第一輸出電壓供電給該記憶體，並停止供電給該電腦系統中其它元件；以及在從該睡眠模式進入該正常模式前，將一第二輸出電壓供電給該記憶體，其中該第一輸出電壓之值小於該第二輸出電壓之值。
  2. 如請求項1所述之方法，其另包含：在進入該正常模式後，持續供電給該電腦系統中所有元件。
  3. 如請求項1所述之方法，其另包含：依據該記憶體在執行一自我刷新(self refresh)的充電動作時之一可工作電壓範圍來決定該第一輸出電壓之值。
  4. 如請求項1所述之方法，其另包含：依據該記憶體在執行一自我刷新的充電動作時所需之一最低可工作電壓來決定該第一輸出電壓之值。
  5. 如請求項1所述之方法，其中該正常模式係為一進階組態與電源介面(Advanced Configuration and Power Interface,ACPI)架構下之一S0模式，而該睡眠模式係為該ACPI架構下之一S3模式。
  6. 如請求項1所述之方法，其另包含：判斷是否需從該正常模式進入該睡眠模式，或是從該睡眠模式進入該正常模式。
  7. 如請求項1所述之方法，其中該資料係相關於在該正常模式下該電腦系統中一作業系統、一應用程式或一被開啟檔案的狀態。
  8. 一種可降低一睡眠模式下功率消耗之電腦系統，其包含：一記憶體；一中央處理單元(central processing unit,CPU)，用來在從一正常模式進入該睡眠模式前，將一資料寫入該記憶體；一電源供應；以及一微處理器，用來調整該電源供應使其在該睡眠模式下將一第一輸出電壓供電給該記憶體，以及在從該睡眠模式回到該正常模式前將一第二輸出電壓供電給該記憶體，其中該第一輸出電壓之值小於該第二輸出電壓之值。
  9. 如請求項8所述之電腦系統，其中該微處理器另用來：進入該睡眠模式後，控制該電源供應使其停止供電給該中央處理單元。
  10. 如請求項8所述之電腦系統，其係採用一ACPI架構，該正常模式係為該ACPI架構下之一S0模式，而該睡眠模式係為該ACPI架構下之一S3模式。
TW100131080A 2011-08-30 2011-08-30 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統 TW201310225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100131080A TW201310225A (zh) 2011-08-30 2011-08-30 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100131080A TW201310225A (zh) 2011-08-30 2011-08-30 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統

Publications (1)

Publication Number Publication Date
TW201310225A true TW201310225A (zh) 2013-03-01

Family

ID=48481977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131080A TW201310225A (zh) 2011-08-30 2011-08-30 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統

Country Status (1)

Country Link
TW (1) TW201310225A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479303B (zh) * 2013-05-21 2015-04-01 Wistron Corp 休眠狀態控制系統、電腦系統及其休眠狀態偵測之方法
CN111399621A (zh) * 2019-01-02 2020-07-10 爱思开海力士有限公司 电力控制电路、半导体装置和半导体装置的电力控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479303B (zh) * 2013-05-21 2015-04-01 Wistron Corp 休眠狀態控制系統、電腦系統及其休眠狀態偵測之方法
CN111399621A (zh) * 2019-01-02 2020-07-10 爱思开海力士有限公司 电力控制电路、半导体装置和半导体装置的电力控制方法
CN111399621B (zh) * 2019-01-02 2023-08-08 爱思开海力士有限公司 电力控制电路、半导体装置和半导体装置的电力控制方法
US11881249B2 (en) 2019-01-02 2024-01-23 SK Hynix Inc. Power control circuit, semiconductor apparatus including the same and power control method of semiconductor apparatus

Similar Documents

Publication Publication Date Title
JP4922306B2 (ja) Ｃ０時のセルフリフレッシュメカニズム
US9696771B2 (en) Methods and systems for operating multi-core processors
US9568971B2 (en) Solid state drive with self-refresh power saving mode
US20110131427A1 (en) Power management states
US20110296095A1 (en) Data movement engine and memory control methods thereof
TWI514124B (zh) 狀態控制裝置、資訊處理裝置、電腦程式產品及半導體裝置
JP2015165434A (ja) マルチコアプロセッサにおける電力消費の管理
US8996852B2 (en) Electronic device and booting method thereof
US10108250B2 (en) Memory module, system including the same
US11520498B2 (en) Memory management to improve power performance
US9625970B2 (en) Information processing apparatus, operation state control method, and computer program product
US10203749B2 (en) Method and apparatus for saving power, including at least two power saving modes
US9619001B2 (en) Information processing apparatus, device control method and computer program product for saving power
JP2019510284A (ja) 不揮発性メモリとしての揮発性メモリの使用
CN103150191A (zh) 一种终端设备
TW201310225A (zh) 可降低電腦系統在睡眠模式下功率消耗之方法及相關電腦系統
US9658671B2 (en) Power-aware CPU power grid design
CN102981591A (zh) 可降低电脑系统在睡眠模式下功率消耗的方法及系统
US10430096B2 (en) Hybrid storage device, computer, control device, and power consumption reduction method
TWI527378B (zh) 用於裝置電力管理之電源－電壓控制
US11861781B2 (en) Graphics processing units with power management and latency reduction
KR20080083878A (ko) 디바이스의 대기전류 감소를 위한 방법 및 장치
US10496303B2 (en) Method for reducing power consumption memory, and computer device
TW541453B (en) Power saving device for computer and method thereof
US11556253B1 (en) Reducing power consumption by selective memory chip hibernation