CN107799137B - 存储器存储装置及其操作方法 - Google Patents

存储器存储装置及其操作方法 Download PDF

Info

Publication number
CN107799137B
CN107799137B CN201610764924.8A CN201610764924A CN107799137B CN 107799137 B CN107799137 B CN 107799137B CN 201610764924 A CN201610764924 A CN 201610764924A CN 107799137 B CN107799137 B CN 107799137B
Authority
CN
China
Prior art keywords
storage device
memory storage
memory
mode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610764924.8A
Other languages
English (en)
Other versions
CN107799137A (zh
Inventor
林哲民
王锡源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610764924.8A priority Critical patent/CN107799137B/zh
Priority to US15/453,913 priority patent/US10818335B2/en
Publication of CN107799137A publication Critical patent/CN107799137A/zh
Application granted granted Critical
Publication of CN107799137B publication Critical patent/CN107799137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器存储装置及其操作方法，具有多种操作模式。存储器存储装置包括存储器控制电路以及存储器存储单元阵列电路。存储器控制电路用以控制存储器存储装置操作在多种操作模式其中之一。存储器控制电路控制存储器存储装置操作在第一操作模式，并且控制存储器存储装置从第一操作模式切换至第二操作模式，以刷新存储器存储单元阵列电路当中的存储数据。存储器存储装置操作在第三操作模式以刷新存储器存储装置当中的存储数据。存储器存储装置操作在第二操作模式的操作电压小于存储器存储装置操作在第三操作模式的操作电压。本发明技术方案既省电又可维持数据不消失。

Description

存储器存储装置及其操作方法
技术领域
本发明是有关于一种存储装置及其操作方法，且特别是有关于一种存储器存储装置及其操作方法。
背景技术
动态随机存取存储器(DRAM)是利用电容内存储电荷的多寡来代表一个二进制比特的"1"或"0"，因此DRAM的每个存储器存储单元至少利用一个电容及一个开关(或是晶体管)来存储数据。实际操作时，DRAM中的电容会有漏电现象，而导致电容的电位差不足，使得DRAM所存储的数据消失，因此DRAM必须进入刷新(refresh)模式以对全部的存储器存储单元周期性地进行刷新(也可称为数据充电/数据刷新)操作，以确保DRAM中存储信息的正确性。然而，现在随身设备的应用渐趋普及，低功耗的装置一直被高度重视。因此，如何提供一个省电且可维持数据不消失的存储器存储装置及操作方法实为本领域技术人员重要的课题之一。
发明内容
本发明提供一种存储器存储装置及其操作方法，其省电且可维持数据不消失。
本发明的存储器存储装置具有多种操作模式。存储器存储装置包括存储器控制电路以及存储器存储单元阵列电路。存储器控制电路用以控制存储器存储装置操作在多种操作模式其中之一。存储器存储单元阵列(cell array)电路电性连接至存储器控制电路。存储器存储单元阵列电路用以存储数据。存储器存储装置接收电源以操作在操作模式其中之一。存储器控制电路控制存储器存储装置操作在第一操作模式，并且控制存储器存储装置从第一操作模式切换至第二操作模式，以刷新(refresh)存储器存储单元阵列电路当中的存储数据。存储器存储装置操作在第三操作模式以刷新存储器存储装置当中的存储数据。存储器存储装置操作在第二操作模式的操作电压小于存储器存储装置操作在第三操作模式的操作电压。
在本发明的一实施例中，上述的存储器控制电路控制存储器存储装置从第一操作模式切换至第三操作模式，以刷新存储器存储装置当中的存储数据。
在本发明的一实施例中，上述的存储器存储装置从第二操作模式切换回第一操作模式的切换时间大于存储器存储装置从第三操作模式切换回第一操作模式的切换时间。
在本发明的一实施例中，上述的存储器控制电路控制存储器存储装置从第一操作模式切换至第四操作模式。在第四操作模式中，存储器存储装置当中的存储数据不刷新。
在本发明的一实施例中，上述的存储器存储装置从第二操作模式切换回第一操作模式的切换时间小于存储器存储装置从第四操作模式切换回第一操作模式的切换时间。
在本发明的一实施例中，当上述的存储器存储装置操作在第一操作模式时，存储器存储单元阵列电路当中的多个存储器区块(bank)已被预充电。
在本发明的一实施例中，上述的操作电压是选自核心(main)电压、位线均衡控制电压(bit line equalizer control voltage)、字线致能高电压(word line enable highvoltage)以及P型井(p-type well)电压的绝对值至少其中之一。
在本发明的一实施例中，当上述的存储器存储装置操作在第二操作模式时，存储器存储装置当中的输入输出电路的参考电压被禁能以及用以产生位线均衡控制电压的参考电压被禁能。
本发明的存储器存储装置的操作方法包括：开启存储器存储装置的电源，以将存储器存储装置操作在第一操作模式；以及将存储器存储装置从第一操作模式切换至第二操作模式，以刷新存储器存储装置当中的存储数据。存储器存储装置操作在第三操作模式以刷新存储器存储装置当中的存储数据。存储器存储装置操作在第二操作模式的操作电压小于存储器存储装置操作在第三操作模式的操作电压。
在本发明的一实施例中，上述的操作电压是选自核心电压、位线均衡控制电压、字线致能高电压以及P型井电压的绝对值至少其中之一。当存储器存储装置操作在第二操作模式时，存储器存储装置当中的输入输出电路的参考电压被禁能以及用以产生位线均衡控制电压的参考电压被禁能。
基于上述，在本发明的范例实施例中，存储器存储装置操作在第二操作模式的操作电压小于存储器存储装置操作在第三操作模式的操作电压。因此，存储器存储装置及其操作方法省电且可维持数据不消失。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的存储器存储装置的概要示意图。
图2示出图1实施例的存储器存储单元阵列电路的概要示意图。
图3示出图1实施例的存储器存储装置在不同模式间切换的概要示意图。
图4示出本发明一实施例的存储器存储装置的操作方法的步骤流程图。
附图标记说明：
100：存储器存储装置；
110：存储器控制电路；
120：存储器存储单元阵列电路；
122_1、122_2、122_3、122_4：存储器区块；
130：电压产生器电路；
140：输入输出电路；
VINT：核心电压；
VREFxx：参考信号；
V1、V2、V3、V4：电压信号；
MRS、DSRS、DSRSX、REFS、REFSX、DPDS、DPDSX：指令；
S100、S110：步骤。
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求书)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。
图1示出本发明一实施例的存储器存储装置的概要示意图。图2示出图1实施例的存储器存储单元阵列电路的概要示意图。请参考图1至图2，本实施例的存储器存储装置100包括存储器控制电路110、存储器存储单元阵列电路120以及输入输出电路140。在本实施例中，存储器控制电路110用以控制存储器存储装置100操作在多种操作模式其中之一。存储器存储单元阵列电路120电性连接至存储器控制电路110。存储器存储单元阵列电路120用以存储数据。输入输出电路140电性连接至存储器控制电路110以及存储器存储单元阵列电路120。输入输出电路140用以接收欲写入的数据或者输出欲读取的数据。
在本实施例中，存储器控制电路110包括多种不同的电路功能区块。举例而言，存储器控制电路110例如包括时脉缓冲器(clock buffer)电路、指令解码器(commanddecoder)电路、控制信号振荡器(control signal oscillator)电路、存取缓冲器(accessbuffer)电路、模式暂存器(mode register)电路、刷新计数器(refresh counter)电路、列计数器(column counter)电路、数据缓冲器(data buffer)电路以及数据控制电路(datacontrol circuit)等用以控制存储器存储单元阵列电路120的数据存取的电路功能区块。在一实施例中，上述例示的各种电路例如可以逻辑电路(logic circuit)的架构来加以实现，并且依据逻辑电路所使用的核心电压VINT来执行对应的电路功能操作。因此，在图1中，存储器控制电路110接收核心电压VINT以控制存储器存储装置100操作在多种操作模式其中之一。
在本实施例中，核心电压VINT例如是由电压产生器电路130依据参考信号VREFxx来产生。电压产生器电路130例如包括一或多个电压产生器。电压产生器电路130可以设置在存储器存储装置100之内或之外，本发明并不加以限制。在本实施例中，输入输出电路140例如是依据参考信号VREFxx来进行数据输出输入等操作。参考信号VREFxx例如包括输入输出电路140的参考电压。
请参考图2，在本实施例中，存储器存储单元阵列电路120例如包括4个存储器区块122_1至122_4，其数量仅用以例示说明，本发明并不限于此。以存储器区块122_1为例，其操作电压为电压信号V4。存储器区块122_1的行解码器(row decoder)以及列解码器(columndecoder)的操作电压例如分别是电压信号V1、V2。在本实施例中，存储器区块122_1例如设置在其基板的P型井区域，所述基板及其P型井区域接收电压信号V3。
在本实施例中，电压信号(操作电压)V1至V4例如是由电压产生器电路130依据参考信号VREFxx来产生。在本实施例中，电压信号V1例如包括字线致能高电压(word lineenable high voltage)。电压信号V2、V3例如包括位线均衡控制电压(bit line equalizercontrol voltage)以及位线高准位电压(bit line high level voltage)。电压信号V4例如包括位线均衡控制电压、P型井电压(p-type well voltage)以及位线高准位电压(bitline high level voltage)。
在本实施例中，存储器控制电路110以及存储器存储单元阵列电路120当中各电路的操作电压例如是依据不同的参考电压来产生。因此，参考信号VREFxx例如包括输入输出电路140的参考电压、用以产生位线均衡控制电压的参考电压、用以产生核心电压VINT的参考电压、用以产生字线致能高电压的参考电压等类似的参考电压。举例而言，为了让存储器芯片稳定，所述各电路的参考电压例如是分别由彼此互不影响的多个不同参考电压源来产生。参考电压的产生方式并不用以限定本发明。
在本实施例中，存储器控制电路110、存储器存储单元阵列电路120、电压产生器电路130以及输入输出电路140当中的各种电路功能区块的电路架构可分别由所属技术领域的任一种适合的电路来加以实施，本发明并不加以限制。其详细步骤及其实施方式可以由所属技术领域的通常知识获致足够的教示、建议与实施说明，因此不再赘述。
图3示出图1实施例的存储器存储装置在不同模式间切换的概要示意图。请参考图1至图3，本实施例的存储器存储装置100操作在多种操作模式其中之一。在一实施例中，所述多种操作模式例如包括但不限于待机模式(idle mode)、深度自我刷新模式(deep selfrefresh mode，DSR mode)、自我刷新模式(self refresh mode，SR mode)以及深度省电模式(deep power down mode，DPD mode)。底下以待机模式、深度自我刷新模式、自我刷新模式以及深度省电模式分别作为第一操作模式、第二操作模式、第三操作模式以及第四操作模式的范例来加以例示说明。
在本实施例中，存储器存储装置100接收电源，进入电源开启状态，以操作在所述多种操作模式其中之一。在电源开启之后，存储器控制电路110对存储器存储单元阵列电路120进行预充电操作，以在存取存储器区块之前先对存储器区块预充电，活化(active)存储器区块。在预充电操作之后，存储器控制电路110对存储器存储单元阵列电路120进行模式暂存器设定(mode register set，MRS)。在一实施例中，例如双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)动态随机存取存储器，存储器控制电路110还对存储器存储单元阵列电路120进行扩展模式暂存器设定(extended mode register set，EMRS)。在模式暂存器设定之后，存储器控制电路110控制存储器存储装置100操作在第一操作模式，也即待机模式。在第一操作模式之中，存储器存储单元阵列电路120当中的多个存储器区块已被预充电。在第一操作模式之中，存储器控制电路110例如依据指令MRS再对存储器存储装置100进行模式暂存器设定。
在本实施例中，存储器控制电路110依据不同的指令将存储器存储装置100切换至不同的操作模式。举例而言，存储器控制电路110例如依据指令DSRS将存储器存储装置100从第一操作模式切换至第二操作模式，也即深度自我刷新模式。在第二操作模式中，存储器控制电路110刷新存储器存储单元阵列电路120当中的存储数据。在第二操作模式中，存储器控制电路110例如依据指令DSRSX将存储器存储装置100从第二操作模式切换回第一操作模式，其切换时间例如为20微秒(microsecond，μs)。此切换时间长度仅用以例示说明，本发明并不限于此。
在本实施例中，存储器控制电路110例如依据指令REFS将存储器存储装置100从第一操作模式切换至第三操作模式，也即自我刷新模式。在第三操作模式中，存储器控制电路110刷新存储器存储单元阵列电路120当中的存储数据。在第三操作模式中，存储器控制电路110例如依据指令REFSX将存储器存储装置100从第三操作模式切换回第一操作模式，其切换时间例如为0.12微秒。此切换时间长度仅用以例示说明，本发明并不限于此。因此，在本实施例中，存储器存储装置100从第二操作模式切换回第一操作模式的切换时间大于存储器存储装置100从第三操作模式切换回第一操作模式的切换时间。
在本实施例中，存储器控制电路110例如依据指令DPDS将存储器存储装置100从第一操作模式切换至第四操作模式，也即深度省电模式。在第四操作模式中，存储器控制电路110不刷新存储器存储单元阵列电路120当中的存储数据。也就是说，在暂时不需要用到存储器存储单元阵列电路120的时候，存储器存储装置100进入休眠状态，无须刷新存储数据。在第四操作模式中，存储器控制电路110例如依据指令DPDSX将存储器存储装置100从第四操作模式切换回第一操作模式，其切换时间例如为200微秒。此切换时间长度仅用以例示说明，本发明并不限于此。在第四操作模式切换回第一操作模式的过程中，存储器存储装置100是通过电源开启状态、预充电操作以及模式暂存器设定之后，再切换回第一操作模式。因此，在本实施例中，存储器存储装置100从第二操作模式切换回第一操作模式的切换时间小于存储器存储装置100从第四操作模式切换回第一操作模式的切换时间。
在本实施例中，相较于第三操作模式，存储器存储装置100操作在第二操作模式的操作电压小于存储器存储装置100操作在第三操作模式的操作电压。举例而言，存储器存储装置100在第二操作模式的核心电压VINT小于存储器存储装置100在第三操作模式的核心电压VINT。或者，存储器存储装置100在第二操作模式的位线均衡控制电压小于存储器存储装置100在第三操作模式的位线均衡控制电压。或者，存储器存储装置100在第二操作模式的字线致能高电压小于存储器存储装置100在第三操作模式的字线致能高电压。或者，存储器存储装置100在第二操作模式的P型井电压的绝对值小于存储器存储装置100在第三操作模式的P型井电压的绝对值。上述在第二操作模式中调降操作电压的设定可择其中的一或多个同时实施，本发明并不加以限制。因此，本实施例的存储器存储装置100省电且可维持数据不消失。
在本实施例中，相较于第三操作模式，在第二操作模式中，输入输出电路140的参考电压被禁能以及用以产生位线均衡控制电压的参考电压被禁能。因此，本实施例的存储器存储装置100省电且可维持数据不消失。在本实施例中，相较于第三操作模式，在第二操作模式中，位线均衡控制电压以及位线高准位电压可被设定为浮接(floating)状态。因此，本实施例的存储器存储装置100省电且可维持数据不消失。
一般而言，存储器芯片通常都会设置有安全机制电路。当存储器芯片的外部电压(例如电源)过低时，安全机制电路会依据功率开启阻障(power on block)信号自动重启，以确保存储器芯片内部信号设定不会错误。在一实施例中，相较于第三操作模式，在第二操作模式中，所述功率开启阻障信号例如被关闭。因此，本实施例的存储器存储装置100省电且可维持数据不消失。
图4示出本发明一实施例的存储器存储装置的操作方法的步骤流程图。请参考图1及图4，本实施例的存储器存储装置的操作方法至少适用于图1的存储器存储装置100，本发明并不加以限制。以图1的存储器存储装置100为例，在步骤S100中，开启存储器存储装置100的电源，以将存储器存储装置100操作在第一操作模式。在步骤S110中，将存储器存储装置100从第一操作模式切换至第二操作模式，以刷新存储器存储装置100当中的存储数据。在本实施例中，存储器存储装置100操作在第二操作模式的操作电压小于存储器存储装置100操作在第三操作模式的操作电压。
另外，本发明的实施例的存储器存储装置的操作方法可以由图1至图3实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明的范例实施例中，不同于第三操作模式的第二操作模式被建立。在第二操作模式中调降操作电压的设定可择其中的一或多个同时实施，因此存储器存储装置操作在第二操作模式的操作电压小于存储器存储装置操作在第三操作模式的操作电压。并且，在第二操作模式中，部分参考电压也可选择性地被关闭。因此，存储器存储装置及其操作方法省电且可维持数据不消失。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种存储器存储装置，具有多种操作模式，并且所述存储器存储装置包括：
存储器控制电路，用以控制所述存储器存储装置操作在所述多种操作模式其中之一；以及
存储器存储单元阵列电路，电性连接至所述存储器控制电路，用以存储数据，
其中所述存储器存储装置接收电源以操作在所述多种操作模式其中之一，所述存储器控制电路控制所述存储器存储装置操作在待机模式，并且控制所述存储器存储装置从所述待机模式切换至第一自我刷新模式，以刷新所述存储器存储单元阵列电路当中的存储数据，
其中所述存储器存储装置操作在第二自我刷新模式以刷新所述存储器存储装置当中的存储数据，以及所述存储器存储装置操作在所述第一自我刷新模式的操作电压小于所述存储器存储装置操作在所述第二自我刷新模式的操作电压，
其中所述存储器存储装置从所述第一自我刷新模式切换回所述待机模式的切换时间大于所述存储器存储装置从所述第二自我刷新模式切换回所述待机模式的切换时间。
2.根据权利要求1所述的存储器存储装置，其中所述存储器控制电路控制所述存储器存储装置从所述待机模式切换至所述第二自我刷新模式，以刷新所述存储器存储装置当中的存储数据。
3.根据权利要求1所述的存储器存储装置，其中所述存储器控制电路控制所述存储器存储装置从所述待机模式切换至深度省电模式，其中在所述深度省电模式中，所述存储器存储装置当中的存储数据不刷新。
4.根据权利要求3所述的存储器存储装置，其中所述存储器存储装置从所述第一自我刷新模式切换回所述待机模式的切换时间小于所述存储器存储装置从所述深度省电模式切换回所述待机模式的切换时间。
5.根据权利要求1所述的存储器存储装置，其中当所述存储器存储装置操作在所述待机模式时，所述存储器存储单元阵列电路当中的多个存储器区块已被预充电。
6.根据权利要求1所述的存储器存储装置，其中所述操作电压是选自核心电压、位线均衡控制电压、字线致能高电压以及P型井电压的绝对值至少其中之一。
7.根据权利要求1所述的存储器存储装置，其中当所述存储器存储装置操作在所述第一自我刷新模式时，所述存储器存储装置当中的输入输出电路的参考电压被禁能以及用以产生位线均衡控制电压的参考电压被禁能。
8.一种存储器存储装置的操作方法，其中所述存储器存储装置具有多种操作模式，所述操作方法包括：
开启所述存储器存储装置的电源，以将所述存储器存储装置操作在待机模式；以及
将所述存储器存储装置从所述待机模式切换至第一自我刷新模式，以刷新所述存储器存储装置当中的存储数据，
其中所述存储器存储装置操作在第二自我刷新模式以刷新所述存储器存储装置当中的存储数据，以及所述存储器存储装置操作在所述第一自我刷新模式的操作电压小于所述存储器存储装置操作在所述第二自我刷新模式的操作电压，
其中所述存储器存储装置从所述第一自我刷新模式切换回所述待机模式的切换时间大于所述存储器存储装置从所述第二自我刷新模式切换回所述待机模式的切换时间。
9.根据权利要求8所述的操作方法，其中所述操作电压是选自核心电压、位线均衡控制电压、字线致能高电压以及P型井电压的绝对值至少其中之一，以及当所述存储器存储装置操作在所述第一自我刷新模式时，所述存储器存储装置当中的输入输出电路的参考电压被禁能以及用以产生位线均衡控制电压的参考电压被禁能。
CN201610764924.8A 2016-08-30 2016-08-30 存储器存储装置及其操作方法 Active CN107799137B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610764924.8A CN107799137B (zh) 2016-08-30 2016-08-30 存储器存储装置及其操作方法
US15/453,913 US10818335B2 (en) 2016-08-30 2017-03-09 Memory storage apparatus and operating method with multiple modes for refresh operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610764924.8A CN107799137B (zh) 2016-08-30 2016-08-30 存储器存储装置及其操作方法

Publications (2)

Publication Number Publication Date
CN107799137A CN107799137A (zh) 2018-03-13
CN107799137B true CN107799137B (zh) 2020-09-01

Family

ID=61243176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610764924.8A Active CN107799137B (zh) 2016-08-30 2016-08-30 存储器存储装置及其操作方法

Country Status (2)

Country Link
US (1) US10818335B2 (zh)
CN (1) CN107799137B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10564692B2 (en) * 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device
JP6522201B1 (ja) * 2018-05-14 2019-05-29 ウィンボンド エレクトロニクス コーポレーション 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243315B1 (en) * 1999-12-31 2001-06-05 James B. Goodman Computer memory system with a low power down mode
CN101228633A (zh) * 2005-07-08 2008-07-23 兹莫斯技术有限公司 源晶体管配置和控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
JP4253097B2 (ja) * 1999-12-28 2009-04-08 東芝マイクロエレクトロニクス株式会社 半導体記憶装置及びそのデータ読み出し方法
US6590822B2 (en) 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP4184104B2 (ja) * 2003-01-30 2008-11-19 株式会社ルネサステクノロジ 半導体装置
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
TWI257627B (en) 2004-10-29 2006-07-01 Etron Technology Inc Internal power management architecture for memory chips under deep power down mode
KR100670657B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 소자
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
JP2009152658A (ja) * 2007-12-18 2009-07-09 Elpida Memory Inc 半導体装置
JP2010033659A (ja) * 2008-07-29 2010-02-12 Hitachi Ltd 情報処理システムおよび半導体記憶装置
JP5728370B2 (ja) * 2011-11-21 2015-06-03 株式会社東芝 半導体記憶装置およびその駆動方法
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
KR102087439B1 (ko) * 2013-12-19 2020-03-10 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 집적회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243315B1 (en) * 1999-12-31 2001-06-05 James B. Goodman Computer memory system with a low power down mode
CN101228633A (zh) * 2005-07-08 2008-07-23 兹莫斯技术有限公司 源晶体管配置和控制方法

Also Published As

Publication number Publication date
US10818335B2 (en) 2020-10-27
CN107799137A (zh) 2018-03-13
US20180061473A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US9281047B2 (en) Dynamic random access memory with fully independent partial array refresh function
US7522464B2 (en) Dynamic memory refresh configurations and leakage control methods
US7548468B2 (en) Semiconductor memory and operation method for same
US6903994B1 (en) Device, system and method for reducing power in a memory device during standby modes
US7317648B2 (en) Memory logic for controlling refresh operations
US20180033485A1 (en) Volatile memory, memory module including the same, and method for operating the memory module
US8947968B2 (en) Memory having power saving mode
US7292490B1 (en) System and method for refreshing a DRAM device
US20040008544A1 (en) Semiconductor memory
US9396784B2 (en) Reduction of power consumption in memory devices during refresh modes
KR100652414B1 (ko) 딥 파워 다운 모드일 때 일부 데이터를 보존할 수 있는메모리 장치 및 그 동작 방법
KR20050046427A (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
KR100899517B1 (ko) 반도체 기억 장치
KR102403340B1 (ko) 리프레쉬 제어 장치
JP4122211B2 (ja) 制御装置及びメモリ装置並びにその制御方法
CN107799137B (zh) 存储器存储装置及其操作方法
TWI582580B (zh) 記憶體儲存裝置及其操作方法
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
JP2010146627A (ja) ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法
US9064601B2 (en) Method of providing write recovery protection in PSRAM and related device
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
KR100672127B1 (ko) 리프레쉬 동작시 감소된 소비 전류를 가지는 반도체 메모리장치 및 그 리프레쉬 동작 방법
KR100477824B1 (ko) 반도체 메모리 소자
JP2002260383A (ja) 半導体記憶装置
JP2006048845A (ja) セルフリフレッシュ制御回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant