KR102403340B1 - 리프레쉬 제어 장치 - Google Patents

리프레쉬 제어 장치 Download PDF

Info

Publication number
KR102403340B1
KR102403340B1 KR1020160020579A KR20160020579A KR102403340B1 KR 102403340 B1 KR102403340 B1 KR 102403340B1 KR 1020160020579 A KR1020160020579 A KR 1020160020579A KR 20160020579 A KR20160020579 A KR 20160020579A KR 102403340 B1 KR102403340 B1 KR 102403340B1
Authority
KR
South Korea
Prior art keywords
signal
refresh
active
output
bank
Prior art date
Application number
KR1020160020579A
Other languages
English (en)
Other versions
KR20170098540A (ko
Inventor
박민수
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160020579A priority Critical patent/KR102403340B1/ko
Priority to US15/170,554 priority patent/US9741422B1/en
Publication of KR20170098540A publication Critical patent/KR20170098540A/ko
Application granted granted Critical
Publication of KR102403340B1 publication Critical patent/KR102403340B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레쉬 제어 장치에 관한 것으로, 뱅크별로 리프레쉬를 수행하는 반도체 장치에서 타이밍 마진 불량을 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 액티브 신호, 리프레쉬 신호, 액티브 제어신호 및 리프레쉬 제어신호를 입력받아, 리프레쉬 동작을 제어하기 위한 워드라인 인에이블신호를 각 뱅크에 출력하는 복수의 래치부, 외부의 명령신호에 대응하여 로오 어드레스를 디코딩하고 액티브신호와, 리프레쉬 신호를 생성하는 명령 디코더, 액티브 어드레스를 버퍼링하여 액티브 제어신호를 생성하는 어드레스 버퍼 및 리프레쉬 명령신호에 대응하여 리프레쉬 제어신호를 생성하는 어드레스 제어부를 포함한다.

Description

리프레쉬 제어 장치{Refresh control device}
본 발명은 리프레쉬 제어 장치에 관한 것으로, 뱅크별로 리프레쉬를 수행하는 반도체 장치에서 타이밍 마진 불량을 줄일 수 있도록 하는 기술이다.
최근 스마트 폰 등을 포함하는 모바일 전자 제품에서 대용량 디램(DRAM)의 수요가 존재한다. 일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 메모리 셀에 저장된 데이터가 누설전류에 의하여 변경될 수 있다. 따라서, 메모리 셀에 저장된 데이터를 주기적으로 재충전하기 위하여 리프레쉬(Refresh) 동작이 요구된다.
즉, 디램(DRAM)과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
특히, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다.
셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다.
즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다.
그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
본 발명은 리프레쉬 제어 장치에 관한 것으로, 뱅크별로 리프레쉬를 수행하는 반도체 장치에서 액티브 커맨드로 인한 동작과 리프레쉬 커맨드로 인한 동작을 분리하여 타이밍 마진 불량을 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 리프레쉬 제어 장치는, 액티브 신호, 리프레쉬 신호, 액티브 제어신호 및 리프레쉬 제어신호를 입력받아, 리프레쉬 동작을 제어하기 위한 워드라인 인에이블신호를 각 뱅크에 출력하는 복수의 래치부; 외부의 명령신호에 대응하여 로오 어드레스를 디코딩하고 액티브신호와, 리프레쉬 신호를 생성하는 명령 디코더; 액티브 어드레스를 버퍼링하여 액티브 제어신호를 생성하는 어드레스 버퍼; 및 리프레쉬 명령신호에 대응하여 리프레쉬 제어신호를 생성하는 어드레스 제어부를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 리프레쉬 제어 장치는, 제 1액티브 신호, 제 1리프레쉬 신호, 액티브 제어신호 및 리프레쉬 제어신호를 입력받아 제 1워드라인 인에이블신호를 제 1뱅크에 출력하는 제 1래치부; 제 2액티브 신호, 제 2리프레쉬 신호, 액티브 제어신호 및 리프레쉬 제어신호를 입력받아 제 2워드라인 인에이블신호를 제 2뱅크에 출력하는 제 2래치부; 외부의 명령신호에 대응하여 로오 어드레스를 디코딩하고 제 1액티브신호와, 제 2액티브신호와, 제 1리프레쉬 신호 및 제 2리프레쉬 신호를 생성하는 명령 디코더; 액티브 어드레스를 버퍼링하여 액티브 제어신호를 생성하는 어드레스 버퍼; 및 리프레쉬 명령신호에 대응하여 리프레쉬 제어신호를 생성하는 어드레스 제어부를 포함하는 것을 특징으로 한다.
본 발명은 각 뱅크별로 리프레쉬 동작 타이밍을 제어하는 반도체 장치에서 액티브 커맨드로 인한 동작과 리프레쉬 커맨드로 인한 동작을 분리하여 커맨드로 어드레스를 정확히 튜닝함으로써 타이밍 마진 불량을 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 리프레쉬 제어 장치의 회로도.
도 2는 도 1의 래치부와 어드레스 제어부에 관한 상세 구성도.
도 3은 도 1의 리프레쉬 제어 장치의 동작을 설명하기 위한 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 리프레쉬 제어 장치의 회로도이다.
본 발명의 실시예는, 복수의 뱅크 BK0~BK3와, 명령 디코더 DEC와, 어드레스 버퍼(100) 및 어드레스 제어부(200)를 포함한다.
여기서, 복수의 뱅크 BK0~BK3는 하나의 뱅크 그룹에 해당할 수 있다. 그리고, 복수의 뱅크 BK0~BK3 각각은 래치부 L1~L4를 포함하여 각 뱅크별로 리프레쉬 동작을 제어한다.
여기서, 각각의 래치부 L1~L4는 액티브신호 LAT_ACT0~LAT_ACT3와, 리프레쉬 신호 LAT_REF0~LAT_REF3와, 액티브 제어신호 RA_ACT 및 리프레쉬 제어신호 RA_REF를 입력받아, 리프레쉬 동작을 제어하기 위한 워드라인 인에이블신호 WLEN0~WLEN3를 출력한다.
즉, 래치부 L1는 명령 디코더 DEC로부터 액티브신호 LAT_ACT0와 리프레쉬 신호 LAT_REF0가 분리되어 입력된다. 그리고, 래치부 L1는 어드레스 버퍼(100)로부터 액티브 제어신호 RA_ACT가 인가되며, 어드레스 제어부(200)로부터 리프레쉬 제어신호 RA_REF가 인가된다. 이러한 래치부 L1는 뱅크 BK0의 리프레쉬 동작을 개별적으로 제어하기 위한 워드라인 인에이블신호 WLEN0를 출력한다.
그리고, 래치부 L2는 명령 디코더 DEC로부터 액티브신호 LAT_ACT1와 리프레쉬 신호 LAT_REF1가 분리되어 입력된다. 그리고, 래치부 L2는 어드레스 버퍼(100)로부터 액티브 제어신호 RA_ACT가 인가되며, 어드레스 제어부(200)로부터 리프레쉬 제어신호 RA_REF가 인가된다. 이러한 래치부 L2는 뱅크 BK1의 리프레쉬 동작을 개별적으로 제어하기 위한 워드라인 인에이블신호 WLEN1를 출력한다.
또한, 래치부 L3는 명령 디코더 DEC로부터 액티브신호 LAT_ACT2와 리프레쉬 신호 LAT_REF2가 분리되어 입력된다. 그리고, 래치부 L3는 어드레스 버퍼(100)로부터 액티브 제어신호 RA_ACT가 인가되며, 어드레스 제어부(200)로부터 리프레쉬 제어신호 RA_REF가 인가된다. 이러한 래치부 L3는 뱅크 BK2의 리프레쉬 동작을 개별적으로 제어하기 위한 워드라인 인에이블신호 WLEN2를 출력한다.
래치부 L4는 명령 디코더 DEC로부터 액티브신호 LAT_ACT3와 리프레쉬 신호 LAT_REF3가 분리되어 입력된다. 그리고, 래치부 L4는 어드레스 버퍼(100)로부터 액티브 제어신호 RA_ACT가 인가되며, 어드레스 제어부(200)로부터 리프레쉬 제어신호 RA_REF가 인가된다. 이러한 래치부 L4는 뱅크 BK3의 리프레쉬 동작을 개별적으로 제어하기 위한 워드라인 인에이블신호 WLEN3를 출력한다.
이와 같이, 본 발명의 실시예는 액티브 커맨드와 관련된 동작 라인과 리프레쉬 커맨드와 관련된 동작 라인을 서로 분리하게 된다. 이에 따라, 개별 뱅크 리프레쉬 동작에서 리프레쉬 커맨드와 액티브 커맨드의 타이밍 마진을 향상시킬 수 있도록 한다.
그리고, 튜닝부(10)는 명령 디코더 DEC로부터 인가되는 신호를 튜닝하여 액티브신호 LAT_ACT0~LAT_ACT3를 각 래치부 L1~L4에 출력한다. 즉, 튜닝부(10)는 액티브 명령에 대응하는 액티브신호 LAT_ACT0~LAT_ACT3와 액티브 제어신호 RA_ACT 간의 타이밍을 튜닝하게 된다.
또한, 튜닝부(20)는 명령 디코더 DEC로부터 인가되는 신호를 튜닝하여 리프레쉬 신호 LAT_REF0~LAT_REF3를 각 래치부 L1~L4에 출력한다. 즉, 튜닝부(20)는 리프레쉬 명령에 대응하는 리프레쉬 신호 LAT_REF0~LAT_REF3와 리프레쉬 제어신호 RA_REF 간의 타이밍을 튜닝하게 된다.
그리고, 명령 디코더 DEC는 외부의 명령신호 CMD에 대응하여 로오 어드레스 RADD를 디코딩하고 액티브신호 LAT_ACT0~LAT_ACT3와, 리프레쉬 신호 LAT_REF0~LAT_REF3를 생성한다. 어드레스 버퍼(100)는 액티브 어드레스 ACT를 버퍼링하여 액티브 제어신호 RA_ACT를 생성한다. 또한, 어드레스 제어부(200)는 리프레쉬 명령신호 REF에 대응하여 리프레쉬 제어신호 RA_REF를 생성한다.
최근 이동전화 단말기, PDA(personal digital assistant) 등의 모바일 제품들에 대한 수요가 급격히 증가함에 따라 이러한 모바일 제품에 장착되는 DRAM(Dynamic Random Access Memory)의 전류 소모를 낮추려는 노력이 계속되고 있다. 특히, 모바일 제품용 DRAM의 리프레쉬(refresh) 전류를 줄이는 것이 큰 이슈가 되고 있다.
반도체 메모리 중에서도 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flesh Memory)와 달리 시간이 흐름에 따라 메모리 셀에 저장된 정보가 사라지는 현상이 발생한다.
이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다.
리프레쉬는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time) 안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에 유지될 수 있는 시간을 말한다.
리프레쉬에는 정상 동작 중 수행되는 오토리프레쉬와 파워다운모드 등의 상태에서 수행되는 셀프리프레쉬가 있다. 이 중 셀프리프레쉬는 커맨드 신호 등을 입력받은 커맨드 디코더에서 생성되는 셀프 리프레쉬 신호에 의해 수행된다.
도 2는 도 1의 래치부 L1, L2와, 어드레스 제어부(200)에 관한 상세 구성도이다.
본 발명의 실시예에서는 래치부 L1~L4가 모두 4개인 것을 일 예로 설명하였으나 본 발명의 실시에에서 래치부 L1~L4의 개수는 한정되지 않는다. 그리고, 도 2의 실시예에서는 4개의 래치부 L1~L4 중 두 개의 래치부 L1, L2의 구성에 대해서만 도시하기로 한다.
여기서, 래치부 L1는 신호 전달부(300), 래치(310) 및 제어부(320)를 포함한다.
신호 전달부(300)는 리프레쉬 펄스신호 LAT_REF0PB, LAT_REF0P에 대응하여 리프레쉬 제어신호 RA_REF를 래치(310)에 선택적으로 출력한다. 리프레쉬 펄스신호 LAT_REF0P는 리프레쉬 펄스신호 LAT_REF0PB의 반전 신호이다. 여기서, 리프레쉬 펄스신호 LAT_REF0PB, LAT_REF0P는 리프레쉬 신호 LAT_REF0가 인가될 때마다 로우 및 하이 레벨로 천이하는 펄스신호이다.
그리고, 신호 전달부(300)는 액티브 펄스신호 LAT_ACT0PB, LAT_ACT0P에 대응하여 액티브 제어신호 RA_ACT를 래치(310)에 선택적으로 출력한다. 액티브 펄스신호 LAT_ACT0P는 액티브 펄스신호 LAT_ACT0PB의 반전 신호이다.
이러한 신호 전달부(300)는 전송게이트 T1, T2를 포함한다. 여기서, 전송게이트 T1는 PMOS 게이트를 통해 리프레쉬 펄스신호 LAT_REF0PB가 인가되고 NMOS 게이트를 통해 리프레쉬 펄스신호 LAT_REF0P가 인가되어 리프레쉬 제어신호 RA_REF를 선택적으로 출력한다. 그리고, 전송게이트 T2는 PMOS 게이트를 통해 액티브 펄스신호 LAT_ACT0PB가 인가되고 NMOS 게이트를 통해 액티브 펄스신호 LAT_ACT0P가 인가되어 액티브 제어신호 RA_ACT를 선택적으로 출력한다.
또한, 래치(310)는 신호 전달부(300)의 출력신호를 일정 시간 래치하여 뱅크 BK0에 출력한다. 이러한 래치(310)는 입력단과 출력단이 서로 연결된 래치 구조의 인버터 IV1, IV2를 포함한다.
또한, 제어부(320)는 액티브신호 LAT_ACT0와 리프레쉬 신호 LAT_REF0를 조합하여 워드라인 인에이블신호 WLEN0를 출력한다. 여기서, 제어부(320)는 액티브신호 LAT_ACT0와 리프레쉬 신호 LAT_REF0를 오아 연산하여 워드라인 인에이블신호 WLEN0를 출력할 수 있다. 즉, 제어부(320)는 액티브신호 LAT_ACT0가 활성화되거나 리프레쉬 신호 LAT_REF0가 활성화되면 워드라인 인에이블신호 WLEN0를 활성화시킨다.
그리고, 래치부 L2는 신호 전달부(400), 래치(410) 및 제어부(420)를 포함한다.
신호 전달부(400)는 리프레쉬 펄스신호 LAT_REF1PB, LAT_REF1P에 대응하여 리프레쉬 제어신호 RA_REF를 래치(410)에 선택적으로 출력한다. 리프레쉬 펄스신호 LAT_REF1P는 리프레쉬 펄스신호 LAT_REF1PB의 반전 신호이다. 여기서, 리프레쉬 펄스신호 LAT_REF1PB, LAT_REF1P는 리프레쉬 신호 LAT_REF1가 인가될 때마다 로우 및 하이 레벨로 천이하는 펄스신호이다.
그리고, 신호 전달부(400)는 액티브 펄스신호 LAT_ACT1PB, LAT_ACT1P에 대응하여 액티브 제어신호 RA_ACT를 래치(410)에 선택적으로 출력한다. 액티브 펄스신호 LAT_ACT1P는 액티브 펄스신호 LAT_ACT1PB의 반전 신호이다.
이러한 신호 전달부(400)는 전송게이트 T3, T4를 포함한다. 여기서, 전송게이트 T3는 PMOS 게이트를 통해 리프레쉬 펄스신호 LAT_REF1PB가 인가되고 NMOS 게이트를 통해 리프레쉬 펄스신호 LAT_REF1P가 인가되어 리프레쉬 제어신호 RA_REF를 선택적으로 출력한다. 그리고, 전송게이트 T4는 PMOS 게이트를 통해 액티브 펄스신호 LAT_ACT1PB가 인가되고 NMOS 게이트를 통해 액티브 펄스신호 LAT_ACT1P가 인가되어 액티브 제어신호 RA_ACT를 선택적으로 출력한다.
또한, 래치(410)는 신호 전달부(400)의 출력신호를 일정 시간 래치하여 뱅크 BK1에 출력한다. 이러한 래치(410)는 입력단과 출력단이 서로 연결된 래치 구조의 인버터 IV3, IV4를 포함한다.
또한, 제어부(420)는 액티브신호 LAT_ACT1와 리프레쉬 신호 LAT_REF1를 조합하여 워드라인 인에이블신호 WLEN1를 출력한다. 여기서, 제어부(420)는 액티브신호 LAT_ACT1와 리프레쉬 신호 LAT_REF1를 오아 연산하여 워드라인 인에이블신호 WLEN1를 출력할 수 있다. 즉, 제어부(420)는 액티브신호 LAT_ACT1가 활성화되거나 리프레쉬 신호 LAT_REF1가 활성화되면 워드라인 인에이블신호 WLEN1를 활성화시킨다.
또한, 어드레스 제어부(200)는 복수의 로오 해머 제어부(210~240)와, 리프레쉬 카운터(250)와, 리프레쉬 제어부(260) 및 선택부(270)를 포함한다.
여기서, 로오 해머 제어부(210~240)는 각각의 뱅크 BK0~BK3에 대한 로오 해머 동작을 제어한다. 그리고, 리프레쉬 제어부(260)는 리프레쉬 명령신호 REF와 로오 해머 제어부(210~240)의 출력에 대응하여 리프레쉬 동작을 제어하기 위한 제어신호를 출력한다. 또한, 리프레쉬 카운터(250)는 리프레쉬 모드시 리프레쉬 어드레스를 카운팅하여 출력한다.
반도체 장치, 예를 들어, 디램(DRAM) 셀에 저장된 데이터는 누설 전류(Leakage Current)에 의해 소멸되므로 셀의 데이터를 감지 증폭한 후 셀에 다시 데이터를 기록(Rewrite)하게 되는데 이러한 동작을 리프레쉬(Refresh)라고 한다. 외부 제어신호가 일정한 상태로 진입한 후 상태의 변화없이 지속 되는 경우에 소자의 내부에서 주기적으로 리프레쉬를 수행하는 방식을 셀프 리프레쉬(Self Refresh)라고 한다.
리프레쉬 명령이 생성될 때마다 리프레쉬 카운터(250)는 리프레쉬 동작이 수행되는 메모리 셀에 액세스하기 위한 어드레스를 순차적으로 카운팅한다. 따라서, 어드레스에 의해 액세스 된 메모리 셀에 대한 셀프 리프레쉬 동작이 순차적으로 수행된다.
선택부(270)는 리프레쉬 제어부(260)의 출력 또는 리프레쉬 카운터(250)의 출력 중 어느 하나를 선택하여 리프레쉬 제어신호 RA_REF를 생성한다. 여기서, 선택부(270)는 각 뱅크 BK0~BK3의 로오 해머 동작을 반영하여 각 뱅크별로 리프레쉬 동작을 수행하는 경우 리프레쉬 제어부(260)의 출력을 선택하게 된다. 반면에, 선택부(270)는 노말 리프레쉬 동작시에는 리프레쉬 카운터(250)의 출력을 선택하게 된다.
반도체 장치에서 로오 액세스 동작은 크게 액티브 동작과 리프레쉬 동작으로 나뉠 수 있다. 이 두 가지 동작은 서로 다른 소스의 어드레스를 사용하게 된다.
즉, 액티브 명령이 인가되었을 경우 외부에서 인가되는 액티브 어드레스 ACT가 어드레스 버퍼(100)에 인가된다. 반면에, 리프레쉬 명령이 인가되었을 경우 반도체 장치의 내부 어드레스 제어부(200)에서 생성된 리프레쉬 제어신호 RA_REF를 통해 로오 액세스 동작이 수행될 수 있다.
도 3은 도 1의 리프레쉬 제어 장치의 동작을 설명하기 위한 타이밍도이다.
도 3에서 (A)는 종래 기술에 의한 리프레쉬 동작 타이밍을 나타내고, (B)는 본 발명의 실시예에 따른 리프레쉬 동작 타이밍을 나타낸다.
종래 기술에서는 리프레쉬 명령신호 REF가 활성화되면 (A)와 같이 모든 뱅크에 대한 액티브신호 RACTV0~RACTV3가 활성화된다. 즉, 종래 기술에서는 액티브 동작과 리프레쉬 동작시에 하나의 액티브신호 RACTV0~RACTV3에 의해 로오 액세스 동작이 수행된다.
그리고, 리프레쉬 명령신호 REF가 활성화되면 리프레쉬 카운터가 로오 어드레스 RA를 카운팅하여 카운터 어드레스에 의해 리프레쉬 동작이 수행된다. 그리고, 로오 해머 동작시 선택된 하나의 뱅크만 액티브신호 RACTV0에 의해 활성화된다.
이후에, 기 설정된 리프레쉬 타임 tREFC이 지난 이후에 액티브 명령 ACT이 인가된다. 그러면, 선택된 또 다른 뱅크가 액티브신호 RACTV1에 의해 활성화되어 액티브 어드레스가 인가된다.
그런데, 종래 기술에 의한 리프레쉬 제어 방식은, 서로 다른 소스를 사용하는 어드레스와 커맨드가 하나의 액티브신호 RACTV0~RACTV3에 의해 제어된다. 그러므로, 액티브 커맨드와 로오 어드레스 간의 마진과, 리프레쉬 커맨드와 리프레쉬 어드레스와의 마진이 서로 미스매칭되는 부분이 발생할 수 있다.
근래에는 시스템의 동작 효율을 높이기 위해 각 뱅크별로 독립적인 리프레쉬 동작이 가능하도록 하는 퍼 뱅크 리프레쉬(Per-bank refresh) 방식이 주로 사용되고 있다.
본 발명의 실시예에서는 각 뱅크 BK0~BK3를 개별적으로 제어하기 위한 개별 뱅크 리프레쉬 명령신호(PBK REF)가 활성화된다. 그러면, 모든 뱅크가 활성화되는 것이 아니라 각 뱅크 BK0~BK3에 대해 개별적인 리프레쉬 또는 액티브 동작이 수행된다.
예를 들어, (B)에서와 같이 리프레쉬 신호 LAT_REF0가 활성화되어 리프레쉬 제어신호 RA_REF의 카운터 어드레스에 대응하여 뱅크 BK0에서 리프레쉬 동작이 수행된다. 즉, 기 설정된 리프레쉬 타임 tREFC 동안 리프레쉬 카운터(250)의 출력에 의해 순차적으로 리프레쉬 동작이 수행된다.
이후에, 연속적인 액티브 커맨드 입력시 첫 번째 액티브 커맨드가 입력되고 다음 액티브 커맨드가 입력되기까지의 구간인 라스-투-라스 딜레이(RAS to RAS Delay) tRRD_L 시간이 지나면(tD 시간) 뱅크 BK1의 액티브신호(ACT BK1)가 활성화된다. 여기서, 동일한 뱅크 그룹 내의 뱅크 BK0~BK3들에 대한 로오 액세스 동작은 tRRD_L 구간에 수행될 수 있다.
그러면, 액티브신호 LAT_ACT1와 액티브 제어신호 RA_ACT가 활성화되어 뱅크 BK1의 액티브 동작이 수행된다. 이때, 기 설정된 리프레쉬 타임 tREFC 구간 동안에는 뱅크 BK1의 액티브 동작과 무관하게 뱅크 BK0의 로오 해머(R/H) 동작이 수행될 수 있다.
즉, 기 설정된 리프레쉬 타임 tREFC 동안 리프레쉬 동작이 1회 수행되고 남는 시간이 생기는 경우 그 시간 동안에 로오 해머에 의해 위크(Weak)해진 셀을 추가적으로 리프레쉬할 수 있다. 이에 따라, 셀의 데이터 유지 시간(Retention time)을 효율적으로 관리할 수 있게 된다.
기존에는 모든 뱅크 리프레쉬 동작시 기 설정된 리프레쉬 타임 tREFC 동안 액티브 커맨드가 인가될 수 없었다. 하지만, 본 발명의 실시예는 개별 뱅크 리프레쉬 동작시 로오 해머 리프레쉬, 위크 셀 리프레쉬와 같은 동작을 동시에 수행할 수 있다.
이어서, 뱅크 BK2의 액티브신호(ACT BK2)가 활성화되면, 액티브신호 LAT_ACT2와 액티브 제어신호 RA_ACT에 의해 뱅크 BK2의 액티브 동작이 수행된다. 이와 같이, 본 발명의 실시예는 동일한 뱅크 그룹 내에서 각 뱅크 BK0~BK3의 리프레쉬 동작과 액티브 동작이 개별적으로 이루어질 수 있게 된다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 액티브 신호, 리프레쉬 신호, 액티브 제어신호 및 리프레쉬 제어신호를 입력받아, 리프레쉬 동작을 제어하기 위한 워드라인 인에이블신호를 각 뱅크에 출력하는 복수의 래치부;
    외부의 명령신호에 대응하여 로오 어드레스를 디코딩하고 상기 액티브신호와, 상기 리프레쉬 신호를 생성하는 명령 디코더;
    액티브 어드레스를 버퍼링하여 상기 액티브 제어신호를 생성하는 어드레스 버퍼; 및
    리프레쉬 명령신호에 대응하여 상기 리프레쉬 제어신호를 생성하는 어드레스 제어부를 포함하고,
    상기 어드레스 제어부는
    상기 각 뱅크에 대한 로오 해머 동작을 제어하는 복수의 로오 해머 제어부;
    리프레쉬 모드시 리프레쉬 어드레스를 카운팅하는 리프레쉬 카운터;
    리프레쉬 명령신호와 상기 복수의 로오 해머 제어부의 출력에 대응하여 리프레쉬 동작을 제어하기 위한 제어신호를 출력하는 리프레쉬 제어부; 및
    상기 리프레쉬 카운터의 출력 또는 상기 리프레쉬 제어부의 출력 중 어느 하나는 선택하여 상기 리프레쉬 제어신호를 출력하는 선택부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 복수의 래치부는
    복수의 뱅크 내에 일대일 대응하여 구비되는 것을 특징으로 하는 리프레쉬 제어 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 명령 디코더의 출력을 튜닝하여 상기 액티브신호를 출력하는 제 1튜닝부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 명령 디코더의 출력을 튜닝하여 상기 리프레쉬 신호를 출력하는 제 2튜닝부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 복수의 래치부 각각은
    리프레쉬 펄스신호에 대응하여 상기 리프레쉬 제어신호를 선택적으로 출력하고, 액티브 펄스신호에 대응하여 상기 액티브 제어신호를 선택적으로 출력하는 신호 전달부;
    상기 신호 전달부의 출력신호를 일정 시간 래치하여 뱅크에 출력하는 래치; 및
    상기 액티브신호와 상기 리프레쉬 신호를 조합하여 상기 워드라인 인에이블신호를 출력하는 제어부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 신호 전달부는
    제 1리프레쉬 펄스신호와, 상기 제 1리프레쉬 펄스신호의 반전 신호인 제 2리프레쉬 펄스신호에 의해 상기 리프레쉬 제어신호를 선택적으로 전달하는 제 1전송게이트; 및
    제 1액티브 펄스신호와, 상기 제 1액티브 펄스신호의 반전 신호인 제 2액티브 펄스신호에 의해 상기 액티브 제어신호를 선택적으로 전달하는 제 2전송게이트를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 리프레쉬 펄스신호는 상기 리프레쉬 신호가 인가될 때마다 로우 또는 하이 레벨로 천이하는 펄스신호인 것을 특징으로 하는 리프레쉬 제어 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 액티브 펄스신호는 상기 액티브 신호가 인가될 때마다 로우 또는 하이 레벨로 천이하는 펄스신호인 것을 특징으로 하는 리프레쉬 제어 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 제어부
    상기 액티브신호와 상기 리프레쉬 신호를 오아 연산하여 상기 워드라인 인에이블신호를 출력하는 것을 특징으로 하는 리프레쉬 제어 장치.
  10. 삭제
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 선택부는
    상기 각 뱅크의 로오 해머 동작을 반영하여 각 뱅크별로 리프레쉬 동작을 수행하는 경우 상기 리프레쉬 제어부의 출력을 선택하고, 노말 리프레쉬 동작시 상기 리프레쉬 카운터의 출력을 선택하는 것을 특징으로 하는 리프레쉬 제어 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 복수의 래치부를 포함하는 상기 각 뱅크는 하나의 뱅크 그룹에 포함되는 것을 특징으로 하는 리프레쉬 제어 장치.
  13. 제 1액티브 신호, 제 1리프레쉬 신호, 액티브 제어신호 및 리프레쉬 제어신호를 입력받아 제 1워드라인 인에이블신호를 제 1뱅크에 출력하는 제 1래치부;
    제 2액티브 신호, 제 2리프레쉬 신호, 상기 액티브 제어신호 및 상기 리프레쉬 제어신호를 입력받아 제 2워드라인 인에이블신호를 제 2뱅크에 출력하는 제 2래치부;
    외부의 명령신호에 대응하여 로오 어드레스를 디코딩하고 상기 제 1액티브신호와, 상기 제 2액티브신호와, 상기 제 1리프레쉬 신호 및 상기 제 2리프레쉬 신호를 생성하는 명령 디코더;
    액티브 어드레스를 버퍼링하여 상기 액티브 제어신호를 생성하는 어드레스 버퍼; 및
    리프레쉬 명령신호에 대응하여 상기 리프레쉬 제어신호를 생성하는 어드레스 제어부를 포함하고,
    상기 어드레스 제어부는
    상기 각 뱅크에 대한 로오 해머 동작을 제어하는 복수의 로오 해머 제어부;
    리프레쉬 모드시 리프레쉬 어드레스를 카운팅하는 리프레쉬 카운터;
    리프레쉬 명령신호와 상기 복수의 로오 해머 제어부의 출력에 대응하여 리프레쉬 동작을 제어하기 위한 제어신호를 출력하는 리프레쉬 제어부; 및
    상기 리프레쉬 카운터의 출력 또는 상기 리프레쉬 제어부의 출력 중 어느 하나는 선택하여 상기 리프레쉬 제어신호를 출력하는 선택부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 명령 디코더의 출력을 튜닝하여 상기 제 1액티브신호, 상기 제 2액티브신호를 출력하는 제 1튜닝부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 명령 디코더의 출력을 튜닝하여 상기 제 1리프레쉬 신호, 상기 제 2리프레쉬 신호를 출력하는 제 2튜닝부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 제 1래치부와, 상기 제 2래치부 각각은
    리프레쉬 펄스신호에 대응하여 상기 리프레쉬 제어신호를 선택적으로 출력하고, 액티브 펄스신호에 대응하여 상기 액티브 제어신호를 선택적으로 출력하는 신호 전달부;
    상기 신호 전달부의 출력신호를 일정 시간 래치하여 뱅크에 출력하는 래치; 및
    액티브신호와 리프레쉬 신호를 오아 연산하여 워드라인 인에이블신호를 출력하는 제어부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 리프레쉬 펄스신호는 상기 리프레쉬 신호가 인가될 때마다 로우 또는 하이 레벨로 천이하는 펄스신호인 것을 특징으로 하는 리프레쉬 제어 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 액티브 펄스신호는 상기 액티브 신호가 인가될 때마다 로우 또는 하이 레벨로 천이하는 펄스신호인 것을 특징으로 하는 리프레쉬 제어 장치.
  19. 삭제
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 선택부는
    상기 각 뱅크의 로오 해머 동작을 반영하여 각 뱅크별로 리프레쉬 동작을 수행하는 경우 상기 리프레쉬 제어부의 출력을 선택하고, 노말 리프레쉬 동작시 상기 리프레쉬 카운터의 출력을 선택하는 것을 특징으로 하는 리프레쉬 제어 장치.
KR1020160020579A 2016-02-22 2016-02-22 리프레쉬 제어 장치 KR102403340B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160020579A KR102403340B1 (ko) 2016-02-22 2016-02-22 리프레쉬 제어 장치
US15/170,554 US9741422B1 (en) 2016-02-22 2016-06-01 Device for controlling a refresh operation to a plurality of banks in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160020579A KR102403340B1 (ko) 2016-02-22 2016-02-22 리프레쉬 제어 장치

Publications (2)

Publication Number Publication Date
KR20170098540A KR20170098540A (ko) 2017-08-30
KR102403340B1 true KR102403340B1 (ko) 2022-06-02

Family

ID=59581505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020579A KR102403340B1 (ko) 2016-02-22 2016-02-22 리프레쉬 제어 장치

Country Status (2)

Country Link
US (1) US9741422B1 (ko)
KR (1) KR102403340B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236035B1 (en) * 2017-12-04 2019-03-19 Nanya Technology Corporation DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
JP6576480B2 (ja) * 2018-01-16 2019-09-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのデータリフレッシュ方法
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US11054995B2 (en) 2018-09-07 2021-07-06 Micron Technology, Inc. Row hammer protection for a memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
KR100465597B1 (ko) * 2001-12-07 2005-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬장치 및 그것의 리프레쉬방법
WO2005024844A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited 半導体メモリ
KR20110131634A (ko) 2010-05-31 2011-12-07 주식회사 하이닉스반도체 뱅크 그룹 리프레쉬 제어장치
KR101752154B1 (ko) 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법

Also Published As

Publication number Publication date
US9741422B1 (en) 2017-08-22
KR20170098540A (ko) 2017-08-30
US20170243632A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
US8284615B2 (en) Refresh control circuit and method for semiconductor memory device
US7317648B2 (en) Memory logic for controlling refresh operations
KR102403340B1 (ko) 리프레쉬 제어 장치
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
KR20070087477A (ko) 향상된 리프레시 메커니즘을 갖는 동적 반도체 메모리
KR20070102235A (ko) 반도체 메모리 소자 및 그의 구동방법
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US7099208B2 (en) Semiconductor memory automatically carrying out refresh operation
KR100881650B1 (ko) 반도체 메모리
US11468938B2 (en) Memory with programmable refresh order and stagger time
US7564730B2 (en) Memory
US6657920B2 (en) Circuit for generating internal address in semiconductor memory device
US11037616B2 (en) Apparatuses and methods for refresh operations in semiconductor memories
KR20060087199A (ko) 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US6894942B2 (en) Refresh control circuit and method for semiconductor memory device
KR102501651B1 (ko) 리프레쉬 제어 장치
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
US10818335B2 (en) Memory storage apparatus and operating method with multiple modes for refresh operation
TWI582580B (zh) 記憶體儲存裝置及其操作方法
US7545687B2 (en) Semiconductor memory device
US6868023B2 (en) Semiconductor memory device based on dummy-cell method
KR100858881B1 (ko) 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.
KR102293246B1 (ko) 셀프 리프레쉬 제어 장치
KR100477824B1 (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right