KR102293246B1 - 셀프 리프레쉬 제어 장치 - Google Patents
셀프 리프레쉬 제어 장치 Download PDFInfo
- Publication number
- KR102293246B1 KR102293246B1 KR1020150150417A KR20150150417A KR102293246B1 KR 102293246 B1 KR102293246 B1 KR 102293246B1 KR 1020150150417 A KR1020150150417 A KR 1020150150417A KR 20150150417 A KR20150150417 A KR 20150150417A KR 102293246 B1 KR102293246 B1 KR 102293246B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- refresh
- self
- oscillation
- abandoned
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 셀프 리프레쉬 제어 장치에 관한 것으로, 셀프 리프레쉬 전류를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 클록인에이블신호를 일정시간 동안 래치하여 발진 인에이블신호를 출력하는 인에이블신호 생성부, 발진 인에이블신호와 셀프 리프레쉬 명령신호 중 어느 하나를 발진 종료신호로 출력하는 종료신호 생성부 및 발진 종료신호에 대응하여 셀프 리프레쉬신호를 생성하고, 발진 종료신호와 셀프 리프레쉬신호를 조합하여 리프레쉬신호를 출력하는 리프레쉬신호 출력부를 포함한다.
Description
본 발명은 셀프 리프레쉬 제어 장치에 관한 것으로, 셀프 리프레쉬 전류를 줄일 수 있도록 하는 기술이다.
최근 스마트 폰 등을 포함하는 모바일 전자 제품에서 대용량 디램(DRAM)의 수요가 존재한다. 일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 메모리 셀에 저장된 데이터가 누설전류에 의하여 변경될 수 있다. 따라서, 메모리 셀에 저장된 데이터를 주기적으로 재충전하기 위하여 리프레쉬(Refresh) 동작이 요구된다
즉, 디램(DRAM)과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
특히, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다.
셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다.
즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다.
그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
본 발명은 셀프 리프레쉬 제어 장치에 관한 것으로, 셀프 리프레쉬 모드의 진입시 특정 펄스 구간 동안 셀프 리프레쉬 동작이 수행되지 않도록 하여 셀프 리프레쉬 전류를 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치는, 클록인에이블신호를 일정시간 동안 래치하여 발진 인에이블신호를 출력하는 인에이블신호 생성부; 발진 인에이블신호와 셀프 리프레쉬 명령신호 중 어느 하나를 발진 종료신호로 출력하는 종료신호 생성부; 및 발진 종료신호에 대응하여 셀프 리프레쉬신호를 생성하고, 발진 종료신호와 셀프 리프레쉬신호를 조합하여 리프레쉬신호를 출력하는 리프레쉬신호 출력부를 포함하는 것을 특징으로 한다.
본 발명은 셀프 리프레쉬 모드의 진입시 특정 펄스 구간 동안 셀프 리프레쉬 동작이 수행되지 않도록 하여 셀프 리프레쉬 전류를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 및 도 2는 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 도면.
도 3은 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 회로도.
도 4는 도 3의 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 파형도.
도 5는 도 3의 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 다른 실시예.
도 3은 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 회로도.
도 4는 도 3의 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 파형도.
도 5는 도 3의 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 다른 실시예.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1 및 도 2는 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 도면이다.
셀프 리프레쉬 제어 장치는 도 1에서와 같이 발진부(10)를 포함한다. 이러한 발진부(10)는 셀프 리프레쉬 명령신호 SREF를 오실레이팅하여 셀프 리프레쉬신호 PSRF를 출력한다.
셀프 리프레쉬 제어 장치는 도 2에서와 같이 클록인에이블신호 CKE의 폴링 에지에 동기하여 셀프 리프레쉬 모드에 진입하게 된다. 셀프 리프레쉬 모드 구간인 (A) 구간 동안 셀프 리프레쉬 명령신호 SREF의 라이징 에지에 동기하여 셀프 리프레쉬신호 PSRF의 펄스가 활성화된다.
즉, 클록인에이블신호 CKE의 폴링 에지에서 연속적인 셀프 리프레쉬 동작이 수행되는 경우 셀프 리프레쉬 명령신호 SREF에 대응하여 셀프 리프레쉬신호 PSRF의 펄스가 활성화 상태가 된다. 반도체 장치는 셀프 리프레쉬신호 PSRF의 활성화시 셀프 리프레쉬 동작을 수행하게 된다.
발진부(10)는 셀프 리프레쉬 명령신호 SREF가 하이 레벨인 상태에서 반도체 장치의 스펙에 대응하여 특정 주기마다 셀프 리프레쉬신호 PSRF를 생성한다. 그런데, 기 설정된 특정 주기 (A) (예를 들어, 7.8㎲) 이내에 여러 번 셀프 리프레쉬 모드에 진입하는 경우 그때마다 발진부(10)가 동작하게 된다. 이와 같이, 기 설정된 특정 주기 (A) 이내에 여러 번의 셀프 리프레쉬 동작이 수행되는 경우 불필요한 전류가 소모될 수 있다.
도 3은 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 회로도이다.
본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치는 인에이블신호 생성부(100), 종료신호 생성부(200) 및 리프레쉬신호 출력부(300)를 포함한다.
여기서, 인에이블신호 생성부(100)는 클록인에이블신호 CKE의 하이 레벨 펄스를 일정시간 동안 래치하여 발진 인에이블신호 OSC_EN를 출력한다. 클록인에이블신호 CKE는 반도체 메모리 소자의 구동을 동기화시키는 클록이 유효한지 여부를 나타내는 신호이다.
그리고, 인에이블신호 생성부(100)는 셀프 리프레쉬신호 PSRF가 하이 레벨로 활성화되면 발진 인에이블신호 OSC_EN를 비활성화시킨다. 이러한 인에이블신호 생성부(100)는 펄스 발생부(110) 및 래치부(120)를 포함한다.
펄스 발생부(110)는 클록인에이블신호 CKE을 지연하여 펄스 신호를 생성한다. 이를 위해, 펄스 발생부(110)는 복수의 인버터 IV1~IV5와 낸드게이트 ND1를 포함한다. 직렬 연결된 복수의 인버터 IV1~IV5는 클록인에이블신호 CKE을 지연하여 출력한다.
여기서, 복수의 인버터 IV1~IV5는 홀수개로 직렬 연결되어 클록인에이블신호 CKE를 반전 지연한다. 그리고, 낸드게이트 ND1는 클록인에이블신호 CKE과 인버터 IV5의 출력을 낸드연산한다.
또한, 래치부(120)는 셀프 리프레쉬신호 PSRF가 활성화되기 이전까지 펄스 발생부(110)의 출력을 일정 시간 래치하여 발진 인에이블신호 OSC_EN를 출력한다. 여기서, 래치부(120)는 SR(Set, Reset) 래치 구조로 이루어질 수 있다. 래치부(120)는 펄스 발생부(110)의 출력을 세트 신호로 입력받고 셀프 리프레쉬신호 PSRF를 리셋신호로 입력받는다.
이러한 래치부(120)는 인버터 IV6와 낸드게이트 ND2, ND3를 포함한다. 낸드게이트 ND2는 낸드게이트 ND1의 출력과 낸드게이트 ND3의 출력을 낸드연산하여 발진 인에이블신호 OSC_EN를 출력한다. 그리고, 낸드게이트 ND3는 인버터 IV6에 의해 반전된 셀프 리프레쉬신호 PSRF와 발진 인에이블신호 OSC_EN를 낸드연산하여 낸드게이트 ND2에 출력한다.
그리고, 종료신호 생성부(200)는 발진 인에이블신호 OSC_EN와, 셀프 리프레쉬 명령신호 SREF의 지연신호 중 어느 하나를 발진 종료신호 OSC_END로 출력한다. 여기서, 셀프 리프레쉬 명령신호 SREF는 셀프 리프레쉬 동작 구간 동안 하이 레벨로 입력되는 신호이다.
즉, 종료신호 생성부(200)는 발진 인에이블신호 OSC_EN와, 셀프 리프레쉬 명령신호 SREF의 지연신호 중 적어도 어느 하나가 활성화되는 경우 발진 종료신호 OSC_END를 활성화시켜 출력한다.
이러한 종료신호 생성부(200)는 지연부(210)와 조합부(220)를 포함한다. 지연부(210)는 셀프 리프레쉬 명령신호 SREF를 일정시간 지연하여 출력한다. 그리고, 조합부(220)는 지연부(210)의 출력과 발진 인에이블신호 OSC_EN를 오아 연산하여 발진 종료신호 OSC_END를 출력한다.
이를 위해, 조합부(220)는 노아게이트 NOR1와 인버터 IV7를 포함한다. 노아게이트 NOR1는 지연부(210)의 출력과 발진 인에이블신호 OSC_EN를 노아연산한다. 그리고, 인버터 IV7는 노아게이트 NOR1의 출력을 반전하여 발진 종료신호 OSC_END를 출력한다.
그리고, 리프레쉬신호 출력부(300)는 발진 종료신호 OSC_END에 대응하여 셀프 리프레쉬신호 PSRF를 생성한다. 그리고, 리프레쉬신호 출력부(300)는 셀프 리프레쉬신호 PSRF를 지연하여 리프레쉬신호 PSRF_R를 생성하되, 발진 종료신호 OSC_END의 활성화 상태에서 리프레쉬신호 PSRF_R가 활성화된다.
이러한 리프레쉬신호 출력부(300)는 발진부(310), 지연부(320) 및 조합부(330)를 포함한다. 여기서, 발진부(310)는 발진 종료신호 OSC_END를 오실레이팅하여 셀프 리프레쉬신호 PSRF를 출력한다.
그리고, 발진부(310)는 테스트 모드시 특정 주기 동안 하이 펄스를 유지하는 테스트 신호 OSC_DUM에 대응하여 셀프 리프레쉬신호 PSRF를 생성할 수도 있다. 여기서, 테스트 신호 OSC_DUM는 온도에 따라 펄스신호의 주기가 변화될 수 있다.
즉, 외부의 온도 감지기의 출력신호를 입력으로 하여 온도변화에 따라 셀프 리프레시 주기를 조절하는 TCSR(Temperature Compensated Self Refresh) 동작에 적용할 수도 있다. 각 온도의 상태별로 주기 값이 변화된 셀프 리프레쉬신호 PSRF를 출력할 수 있다.
예를 들어, 고온에서는 리프레쉬 동작을 자주 수행해야 하므로 테스트 신호 OSC_DUM의 주기가 짧게 입력될 수 있다. 즉, 테스트 신호 OSC_DUM의 주기 감소는 이에 응답하여 생성되는 셀프 리프레쉬신호 PSRF의 주기가 짧아지는 것을 의미하므로 리프레쉬의 수행 횟수가 증가한다.
반면에, 저온에서는 리프레쉬 동작을 자주 수행하지 않아도 되므로 테스트 신호 OSC_DUM의 주기가 길게 입력될 수 있다. 즉, 테스트 신호 OSC_DUM의 주기 증가는 이에 응답하여 생성되는 셀프 리프레쉬신호 PSRF의 주기가 길어지는 것을 의미하므로 리프레쉬의 수행 횟수가 감소한다.
그리고, 지연부(320)는 셀프 리프레쉬신호 PSRF를 일정 시간 지연하여 지연신호 PSRF_D를 출력한다. 또한, 조합부(330)는 지연신호 PSRF_D와 발진 종료신호 OSC_END를 앤드연산하여 소정 펄스 폭을 갖는 리프레쉬신호 PSRF_R를 출력한다.
이러한 조합부(330)는 낸드게이트 ND1와 인버터 IV8를 포함한다. 낸드게이트 ND1는 지연신호 PSRF_D와 발진 종료신호 OSC_END를 낸드연산한다. 그리고, 인버터 IV8는 낸드게이트 ND1의 출력을 반전하여 리프레쉬신호 PSRF_R를 출력한다.
본 발명의 실시예는 기 설정된 특정 구간 이내에 셀프 리프레쉬 모드에 반복적으로 진입하는 경우, 셀프 리프레쉬 모드의 진입시마다 새로운 셀프 리프레쉬 동작을 수행하지 않도록 하여 불필요한 리프레쉬로 인해 소모되는 전류를 줄일 수 있도록 한다.
도 4는 도 3의 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 파형도이다.
최근 이동전화 단말기, PDA(personal digital assistant) 등의 모바일 제품들에 대한 수요가 급격히 증가함에 따라 이러한 모바일 제품에 장착되는 DRAM(Dynamic Random Access Memory)의 전류 소모를 낮추려는 노력이 계속되고 있다. 특히, 모바일 제품용 DRAM의 리프레쉬(refresh) 전류를 줄이는 것이 큰 이슈가 되고 있다.
반도체 메모리 중에서도 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flesh Memory)와 달리 시간이 흐름에 따라 메모리 셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다.
리프레쉬는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time) 안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에 유지될 수 있는 시간을 말한다.
리프레쉬에는 정상 동작 중 수행되는 오토리프레쉬와 파워다운모드 등의 상태에서 수행되는 셀프리프레쉬가 있다. 이 중 셀프리프레쉬는 커맨드 신호 등을 입력받은 커맨드 디코더에서 생성되는 셀프 리프레쉬 신호에 의해 수행된다. 좀 더 구체적으로 도 4를 참고하여 본 발명의 셀프리프레쉬 동작을 살펴보면 다음과 같다.
반도체 장치가 셀프 리프레쉬 모드에 진입하면 클록인에이블신호 CKE이 하이 레벨에서 로우 레벨로 천이하게 된다. 그리고, 셀프 리프레쉬 모드의 진입시 클록인에이블신호 CKE에 대응하여 기 설정된 특정 (B) 구간(예를 들어, 7.8㎲) 동안 셀프 리프레쉬 명령신호 SREF가 입력된다.
본 발명의 실시예에서는 반도체 장치의 스펙에 정의된 셀프 리프레쉬 진입 주기에 대한 구간 (B)을 7.8㎲로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니라 다른 시간으로 설정될 수도 있다. 그리고, 셀프 리프레쉬 진입 주기에 대한 구간 (B)이 변경되는 경우 이에 대응하여 발진 종료신호 OSC_END의 하이 레벨 펄스 폭이 조정될 수 있다.
이후에, (B) 구간 동안 클록인에이블신호 CKE의 라이징 에지에 동기하여 발진 인에이블신호 OSC_EN가 하이 레벨로 활성화된다. 여기서, 클록인에이블신호 CKE의 라이징 에지는 셀프 리프레쉬 모드의 종료 시점을 나타낸다.
이어서, 발진 인에이블신호 OSC_EN는 클록인에이블신호 CKE의 라이징 에지에 동기하여 활성화된 이후에 (B) 구간이 종료되기까지 하이 레벨의 펄스를 유지하게 된다. 즉, 발진 인에이블신호 OSC_EN는 셀프 리프레쉬신호 PSRF가 활성화되기 이전까지 래치부(120)에 의해 래치된다.
그리고, 셀프 리프레쉬신호 PSRF가 하이 레벨로 활성화되면 발진 인에이블신호 OSC_EN가 비활성화된다. 즉, (B) 구간 이후에 생성된 셀프 리프레쉬신호 PSRF에 의해 발진 인에이블신호 OSC_EN가 로우 레벨로 비활성화된다.
또한, 셀프 리프레쉬 명령신호 SREF이 하이 레벨로 천이하여 셀프 리프레쉬 모드에 진입하면, 셀프 리프레쉬 명령신호 SREF의 지연신호에 의해 발진 종료신호 OSC_END가 활성화 상태가 된다.
발진 종료신호 OSC_END는 (B) 구간 동안 하이 레벨의 펄스를 유지한다. 그리고, 발진 종료신호 OSC_END는 (B) 구간 이후에 셀프 리프레쉬 명령신호 SREF와 발진 인에이블신호 OSC_EN가 모두 로우 레벨로 비활성화되는 시점에서 로우 레벨로 천이하게 된다.
그리고, 발진부(310)는 발진 종료신호 OSC_END가 활성화 상태를 유지하는 (B) 구간 동안 동작하게 된다. 이러한 발진부(310)는 발진 종료신호 OSC_END의 라이징 에지에 동기하여 한 번의 셀프 리프레쉬신호 PSRF를 생성하게 된다. 즉, (B) 구간 이내에 여러 번 셀프 리프레쉬 모드로 진입하는 경우에도 발진부(10)는 첫 번째의 셀프 리프레쉬신호 PSRF만 생성하고 그 동작을 그대로 유지하게 된다.
이에 따라, 발진부(10)가 오실레이팅 하는 횟수가 줄어들게 되므로 도 1, 2에 도시된 발진부(10)에 대비하여 발진부(10)에서 소비되는 전류를 줄일 수 있게 된다.
이후에, 지연부(320)는 셀프 리프레쉬신호 PSRF를 지연하여 지연신호 PSRF_D를 출력하게 된다. 그러면, 지연신호 PSRF_D와 발진 종료신호 OSC_END가 모두 하이 레벨로 활성화되는 구간에서만 리프레쉬신호 PSRF_R가 하이 레벨의 펄스 신호로 활성화된다. 이러한 리프레쉬신호 PSRF_R에 대응하여 반도체 장치에서 리프레쉬 동작이 수행된다.
반도체 장치, 예를 들어, 디램(DRAM) 셀에 저장된 데이터는 누설 전류(Leakage Current)에 의해 소멸되므로 셀의 데이터를 감지 증폭한 후 셀에 다시 데이터를 기록(Rewrite)하게 되는데 이러한 동작을 리프레쉬(Refresh)라고 한다. 외부 제어신호가 일정한 상태로 진입한 후 상태의 변화없이 지속 되는 경우에 소자의 내부에서 주기적으로 리프레쉬를 수행하는 방식을 셀프 리프레쉬(Self Refresh)라고 한다.
리프레쉬신호 PSRF_R가 생성될 때마다 카운터(미도시)는 리프레쉬 동작이 수행되는 메모리 셀에 액세스하기 위한 어드레스를 순차적으로 카운팅한다. 따라서, 어드레스에 의해 액세스 된 메모리 셀에 대한 셀프 리프레쉬 동작이 순차적으로 수행된다.
한편, (B) 구간 이후에 생성된 셀프 리프레쉬신호 PSRF에 의해 발진 인에이블신호 OSC_EN가 로우 레벨로 비활성화된다. 즉, (B) 구간 이후에 클록인에이블신호 CKE이 하이 레벨이 되고 셀프 리프레쉬 명령신호 SREF와 발진 인에이블신호 OSC_EN가 로우 레벨이면 셀프 리프레쉬 종료 구간에 해당한다.
그러면, (B) 구간 이후에 셀프 리프레쉬신호 PSRF가 활성화되더라도 리프레쉬신호 PSRF_R는 활성화되지 않는다. 즉, 즉, 리프레쉬신호 PSRF_R는 셀프 리프레쉬신호 PSRF와 발진 종료신호 OSC_END의 앤드 연산에 의해 그 활성화 상태가 제어된다. 그러므로, 리프레쉬신호 출력부(300)는 발진 종료신호 OSC_END가 로우 레벨인 구간에서는 셀프 리프레쉬신호 PSRF를 통과시키지 않는다.
이에 따라, (B) 구간 이후에는 셀프 리프레쉬신호 PSRF가 활성화되더라도 발진 종료신호 OSC_END가 로우 레벨이므로 리프레쉬신호 PSRF_R는 더 이상 활성화되지 않는다.
이와 같이, 첫 번째 셀프 리프레쉬 모드로 진입하면 셀프 리프레쉬신호 PSRF의 활성화 시점으로부터 기 설정된 (B) 구간 동안 발진 종료신호 OSC_END가 하이 레벨의 펄스 상태를 유지하게 된다. 그리고, 이 (B) 구간에서는 추가적인 셀프 리프레쉬신호 PSRF가 더 이상 생성되지 않는다.
즉, 셀프 리프레쉬신호 PSRF는 셀프 리프레쉬 주기마다 펄스를 발생하는 신호이다. 하지만, 본 발명의 실시예에서는 발진부(310)가 발진 종료신호 OSC_END에 의해 동작하게 되므로 처음 한 번 셀프 리프레쉬신호 PSRF가 활성화된 이후에 추가적인 펄스가 생성되지 않는다.
본 발명의 실시예는 셀프 리프레쉬 모드의 진입시 (B) 구간 동안 리프레쉬신호 PSRF_R가 한 번만 활성화 상태가 되어 셀프 리프레쉬 명령신호 SREF가 여러 번 입력되는 경우에도 리프레쉬 전류를 줄일 수 있도록 한다.
도 5는 도 3의 셀프 리프레쉬 제어 장치의 동작을 설명하기 위한 다른 실시예이다.
도 5의 실시예에서는 셀프 리프레쉬 모드의 진입시 클록인에이블신호 CKE에 대응하여 기 설정된 특정 (C) 구간(예를 들어, 7.8㎲) 동안 셀프 리프레쉬 명령신호 SREF가 입력된다.
본 발명의 실시예에서는 반도체 장치의 스펙에 정의된 셀프 리프레쉬 진입 주기에 대한 구간 (C)을 7.8㎲로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니라 다른 시간으로 설정될 수도 있다. 그리고, 셀프 리프레쉬 진입 주기에 대한 구간 (C)이 변경되는 경우 이에 대응하여 발진 종료신호 OSC_END의 하이 레벨 펄스 폭이 조정될 수 있다.
도 5의 실시예에서는 발진 인에이블신호 OSC_EN가 기 설정된 (C) 구간보다 작은 하이 펄스 구간을 갖는 경우를 나타낸다. 이러한 경우 (C) 구간 내에서 셀프 리프레쉬신호 PSRF와 지연신호 PSRF_D의 펄스가 두 번 생성된다.
하지만, 발진 종료신호 OSC_END가 로우 레벨인 상태이므로 (C) 구간 내에서 리프레쉬신호 PSRF_R가 한 번만 활성화 상태가 되어 셀프 리프레쉬 명령신호 SREF가 여러 번 입력되는 경우에도 리프레쉬 전류를 줄일 수 있도록 한다.
그리고, (C) 구간 이후에 발진 종료신호 OSC_END가 하이 레벨로 다시 활성화되면 리프레쉬신호 PSRF_R가 (D) 펄스와 같이 생성되어 다시 리프레쉬 동작이 수행될 수 있다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (20)
- 클록인에이블신호를 일정시간 동안 래치하여 발진 인에이블신호를 출력하는 인에이블신호 생성부;
상기 발진 인에이블신호와 셀프 리프레쉬 명령신호 중 어느 하나를 발진 종료신호로 출력하는 종료신호 생성부; 및
상기 발진 종료신호에 대응하여 셀프 리프레쉬신호를 생성하고, 상기 발진 종료신호와 상기 셀프 리프레쉬신호를 조합하여 리프레쉬신호를 출력하는 리프레쉬신호 출력부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 인에이블신호 생성부는
상기 셀프 리프레쉬신호가 활성화되면 상기 발진 인에이블신호를 비활성화시키는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 인에이블신호 생성부는
상기 클록인에이블신호를 지연하여 펄스 신호를 생성하는 펄스 발생부; 및
상기 펄스 신호를 래치하여 상기 발진 인에이블신호를 출력하는 래치부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 펄스 발생부는
상기 클록인에이블신호를 지연하는 복수의 인버터; 및
상기 클록인에이블신호와 상기 복수의 인버터의 출력을 낸드연산하는 제 1낸드게이트를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 4항에 있어서, 상기 복수의 인버터는
홀수개로 직렬 연결된 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 래치부는
상기 셀프 리프레쉬신호의 활성화시 상기 발진 인에이블신호를 비활성화시키는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 래치부는
SR 래치를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 7항에 있어서, 상기 SR 래치는
상기 펄스 발생부의 출력을 세트 신호로 입력받고 상기 셀프 리프레쉬신호를 리셋신호로 입력받는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 종료신호 생성부는
상기 발진 인에이블신호와 상기 셀프 리프레쉬 명령신호의 지연신호 중 적어도 어느 하나가 활성화되는 경우 상기 발진 종료신호를 활성화시키는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 종료신호 생성부는
상기 셀프 리프레쉬 명령신호를 일정시간 지연하는 제 1지연부; 및
상기 제 1지연부의 출력과 상기 발진 인에이블신호를 오아 연산하여 상기 발진 종료신호를 출력하는 제 1조합부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 10항에 있어서, 상기 제 1조합부는
상기 제 1지연부의 출력과 상기 발진 인에이블신호를 노아연산하는 노아게이트; 및
상기 노아게이트의 출력을 반전하여 상기 발진 종료신호를 출력하는 제 1인버터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 리프레쉬신호 출력부는
상기 발진 종료신호에 대응하여 상기 셀프 리프레쉬신호를 생성하는 발진부;
상기 셀프 리프레쉬신호를 지연하여 지연신호를 출력하는 제 2지연부; 및
상기 지연신호와 상기 발진 종료신호를 조합하여 상기 리프레쉬신호를 출력하는 제 2조합부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 12항에 있어서, 상기 제 2조합부는
상기 지연신호와 상기 발진 종료신호를 앤드연산하여 소정 펄스 폭을 갖는 상기 리프레쉬신호를 출력하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제 12항에 있어서, 상기 제 2조합부는
상기 지연신호와 상기 발진 종료신호를 낸드연산하는 제 2낸드게이트; 및
상기 제 2낸드게이트의 출력을 반전하여 상기 리프레쉬신호를 출력하는 제 2인버터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 12항에 있어서, 상기 발진부는
기 설정된 셀프 리프레쉬 모드 구간 내에서 상기 발진 종료신호의 인에이블 구간 동안 동작 상태를 유지하여 첫 번째의 상기 셀프 리프레쉬 명령신호를 하나의 펄스 형태로 생성하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 12항에 있어서, 상기 발진부는
테스트 모드시 특정 주기 동안 하이 펄스를 유지하는 테스트 신호에 대응하여 상기 셀프 리프레쉬신호를 생성하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 16항에 있어서, 상기 테스트 신호는
온도에 따라 펄스신호의 주기가 변화되는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제 17항에 있어서, 상기 테스트 신호는
고온에서 주기가 짧게 입력되고 저온에서 주기가 길게 입력되는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 리프레쉬신호 출력부는
기 설정된 셀프 리프레쉬 모드 구간 내에서 다수의 셀프 리프레쉬 모드의 진입시에도 상기 리프레쉬신호를 한번 생성하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치. - ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 기 설정된 셀프 리프레쉬 모드 구간 내에서
상기 발진 인에이블신호와 상기 발진 종료신호가 하이 레벨의 펄스로 활성화되는 구간에서는 상기 리프레쉬신호가 한번 생성되는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150150417A KR102293246B1 (ko) | 2015-10-28 | 2015-10-28 | 셀프 리프레쉬 제어 장치 |
| US15/059,524 US9583172B1 (en) | 2015-10-28 | 2016-03-03 | Self-refresh control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150150417A KR102293246B1 (ko) | 2015-10-28 | 2015-10-28 | 셀프 리프레쉬 제어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170049250A KR20170049250A (ko) | 2017-05-10 |
| KR102293246B1 true KR102293246B1 (ko) | 2021-08-26 |
Family
ID=58056645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150150417A KR102293246B1 (ko) | 2015-10-28 | 2015-10-28 | 셀프 리프레쉬 제어 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9583172B1 (ko) |
| KR (1) | KR102293246B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130031305A1 (en) | 2011-07-28 | 2013-01-31 | Elpida Memory, Inc. | Information processing system including semiconductor device having self-refresh mode |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4597470B2 (ja) | 2002-07-25 | 2010-12-15 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| KR100794998B1 (ko) | 2006-06-01 | 2008-01-16 | 주식회사 하이닉스반도체 | 반도체 메모리의 셀프 리프레쉬 펄스 발생 장치 및 방법 |
-
2015
- 2015-10-28 KR KR1020150150417A patent/KR102293246B1/ko active IP Right Grant
-
2016
- 2016-03-03 US US15/059,524 patent/US9583172B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130031305A1 (en) | 2011-07-28 | 2013-01-31 | Elpida Memory, Inc. | Information processing system including semiconductor device having self-refresh mode |
Also Published As
| Publication number | Publication date |
|---|---|
| US9583172B1 (en) | 2017-02-28 |
| KR20170049250A (ko) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548099B2 (en) | Memory device with advanced refresh scheme | |
| US7317648B2 (en) | Memory logic for controlling refresh operations | |
| JP4428319B2 (ja) | 半導体記憶装置およびバンク・リフレッシュ方法 | |
| KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
| US6912169B2 (en) | Synchronous semiconductor memory device | |
| KR20130024158A (ko) | 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법 | |
| US8988961B2 (en) | Self-refresh control circuit and memory including the same | |
| US6906976B2 (en) | Auto refresh control circuit of semiconductor memory device | |
| KR102403340B1 (ko) | 리프레쉬 제어 장치 | |
| JP4837357B2 (ja) | 半導体記憶装置 | |
| US20060146626A1 (en) | Refresh control circuit of pseudo SRAM | |
| US8750067B2 (en) | Semiconductor device having reset function | |
| KR20150080261A (ko) | 액티브 제어 장치 및 이를 포함하는 반도체 장치 | |
| JPWO2002082454A1 (ja) | 半導体記憶装置 | |
| US7327631B2 (en) | Semiconductor memory device and method of operating semiconductor memory device | |
| KR102501651B1 (ko) | 리프레쉬 제어 장치 | |
| US8780661B2 (en) | Self refresh pulse generation circuit | |
| KR102293246B1 (ko) | 셀프 리프레쉬 제어 장치 | |
| KR100802074B1 (ko) | 리프레쉬명령 생성회로를 포함하는 메모리장치 및리프레쉬명령 생성방법. | |
| KR101096255B1 (ko) | 카운터 제어신호 생성회로 및 리프레쉬회로 | |
| KR100922884B1 (ko) | 반도체메모리소자 | |
| US7545687B2 (en) | Semiconductor memory device | |
| KR100695512B1 (ko) | 반도체 메모리 장치 | |
| KR100858881B1 (ko) | 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. | |
| KR100701705B1 (ko) | 반도체 메모리 장치의 셀프 리프레쉬 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right |