KR102501651B1 - 리프레쉬 제어 장치 - Google Patents

리프레쉬 제어 장치 Download PDF

Info

Publication number
KR102501651B1
KR102501651B1 KR1020160025183A KR20160025183A KR102501651B1 KR 102501651 B1 KR102501651 B1 KR 102501651B1 KR 1020160025183 A KR1020160025183 A KR 1020160025183A KR 20160025183 A KR20160025183 A KR 20160025183A KR 102501651 B1 KR102501651 B1 KR 102501651B1
Authority
KR
South Korea
Prior art keywords
weak
address
refresh
cell
storage unit
Prior art date
Application number
KR1020160025183A
Other languages
English (en)
Other versions
KR20170102709A (ko
Inventor
김육희
최준기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160025183A priority Critical patent/KR102501651B1/ko
Priority to US15/169,216 priority patent/US9607679B1/en
Publication of KR20170102709A publication Critical patent/KR20170102709A/ko
Application granted granted Critical
Publication of KR102501651B1 publication Critical patent/KR102501651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레쉬 제어 장치에 관한 것으로, 위크 셀 리프레쉬 어드레스를 효율적으로 저장할 수 있도록 하는 기술이다. 이러한 본 발명은 위크 어드레스를 저장하는 위크 셀 어드레스 저장부; 리프레쉬 어드레스와 위크 어드레스를 비교하여 위크 인에이블신호와 로오 어드레스를 출력하되, 비교 결과에 따라 리프레쉬 어드레스만 활성화 시키거나, 리프레쉬 어드레스와 로오 어드레스를 모두 활성화시키도록 제어하는 위크 셀 어드레스 제어부; 및 리프레쉬 어드레스와 위크 인에이블신호 및 로오 어드레스에 대응하여 뱅크의 워드라인을 선택적으로 활성화시켜 리프레쉬 동작을 제어하는 로오 어드레스 제어부를 포함한다.

Description

리프레쉬 제어 장치{Refresh control device}
본 발명은 리프레쉬 제어 장치에 관한 것으로, 위크 셀 리프레쉬 어드레스를 효율적으로 저장할 수 있도록 하는 기술이다.
최근 스마트 폰 등을 포함하는 모바일 전자 제품에서 대용량 디램(DRAM)의 수요가 존재한다. 일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 메모리 셀에 저장된 데이터가 누설전류에 의하여 변경될 수 있다. 따라서, 메모리 셀에 저장된 데이터를 주기적으로 재충전하기 위하여 리프레쉬(Refresh) 동작이 요구된다
즉, 디램(DRAM)과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
특히, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다.
셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다.
즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다.
그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
본 발명은 리프레쉬 제어 장치에 관한 것으로, 동일 위크 셀에 대한 리프레쉬 횟수와 상관없이 비휘발성 어드레스 저장부에 1번의 위크 셀 어드레스를 저장하도록 하여 어드레스 저장부의 크기를 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 리프레쉬 제어 장치는, 위크 어드레스를 저장하는 위크 셀 어드레스 저장부; 리프레쉬 어드레스와 위크 어드레스를 비교하여 위크 인에이블신호와 로오 어드레스를 출력하되, 비교 결과에 따라 리프레쉬 어드레스만 활성화 시키거나, 리프레쉬 어드레스와 로오 어드레스를 모두 활성화시키도록 제어하는 위크 셀 어드레스 제어부; 및 리프레쉬 어드레스와 위크 인에이블신호 및 로오 어드레스에 대응하여 뱅크의 워드라인을 선택적으로 활성화시켜 리프레쉬 동작을 제어하는 로오 어드레스 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 리프레쉬 제어 장치는, 리프레쉬신호를 카운팅하여 리프레쉬 어드레스를 생성하는 리프레쉬 카운터; 위크 셀에 대응하는 위크 어드레스를 순차적으로 저장하는 위크 셀 어드레스 저장부; 리프레쉬 어드레스와 위크 어드레스를 비교하여 위크 인에이블신호와 상기 위크 어드레스에 대응하는 로오 어드레스를 출력하되, 비교 결과에 따라 리프레쉬 어드레스만 활성화시키거나, 리프레쉬 어드레스와 로오 어드레스를 모두 활성화시키도록 제어하는 위크 셀 어드레스 제어부; 리프레쉬 어드레스와 위크 인에이블신호 및 로오 어드레스에 대응하여 워드라인을 선택적으로 활성화시키는 로오 어드레스 제어부; 및 로오 어드레스 제어부의 제어에 따라 워드라인이 선택적으로 활성화되어 리프레쉬 동작이 수행되는 뱅크를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 동일 위크 셀에 대한 리프레쉬 횟수와 상관없이 비휘발성 어드레스 저장부에 1번의 위크 셀 어드레스를 저장하여 위크 셀 리프레쉬 어드레스를 효율적으로 저장할 수 있도록 한다.
또한, 본 발명의 실시예는 어드레스 저장부의 크기를 줄이고 칩의 면적을 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도.
도 2는 도 1의 위크 셀 어드레스 제어부의 어드레스 비교 동작을 설명하기 위한 도면.
도 3은 도 1의 리프레쉬 동작을 설명하기 위한 타이밍도.
도 4는 도 1의 위크 셀 어드레스 저장부에 관한 상세 구성도.
도 5 및 도 6은 도 1의 위크 셀 어드레스 제어부의 동작을 설명하기 위한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도이다.
본 발명의 실시예는 리프레쉬 카운터(100), 위크 셀 어드레스 제어부(200), 위크 셀 어드레스 저장부(300), 로오 어드레스 제어부(400) 및 뱅크 BK를 포함한다.
여기서, 리프레쉬 카운터(100)는 리프레쉬신호 REF에 대응하여 리프레쉬 어드레스 REF_ADD를 카운팅하여 위크 셀 어드레스 제어부(200)와 로오 어드레스 제어부(400)에 출력한다. 리프레쉬신호 REF가 생성될 때마다 리프레쉬 카운터(100)는 리프레쉬 동작이 수행되는 메모리 셀에 액세스하기 위한 리프레쉬 어드레스 REF를 순차적으로 카운팅한다. 따라서, 리프레쉬 어드레스 REF_ADD에 의해 액세스 된 메모리 셀에 대한 리프레쉬 동작이 순차적으로 수행된다.
그리고, 위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD를 비교하여 위크 인에이블신호 W_EN와 로오 어드레스 RADD를 로오 어드레스 제어부(400)에 출력한다. 그리고, 위크 셀 어드레스 제어부(200)는 다음 위크 인에이블신호 NW_EN를 위크 셀 어드레스 저장부(300)에 출력한다.
또한, 위크 셀 어드레스 저장부(300)는 위크 셀에 대응하는 위크 어드레스 W_ADD를 순차적으로 저장한다. 그리고, 위크 셀 어드레스 제어부(200)로부터 인가되는 다음 위크 인에이블신호 NW_EN에 대응하여 저장된 위크 어드레스 W_ADD를 위크 셀 어드레스 제어부(200)에 순차적으로 출력한다. 웨이퍼 테스트를 통해 특성이 취약한 셀의 정보를 획득하고 위크 셀 어드레스 저장부(300)에 해당하는 위크 어드레스 W_ADD를 저장할 수 있다.
그리고, 로오 어드레스 제어부(400)는 리프레쉬 어드레스 REF_ADD와 위크 인에이블신호 W_EN 및 로오 어드레스 RADD에 대응하여 뱅크 BK의 리프레쉬 동작을 제어한다. 뱅크 BK는 복수의 메모리 셀을 포함하며 로오 어드레스 제어부(400)의 제어에 따라 메모리 셀의 리프레쉬 동작이 수행된다.
반도체 장치의 셀은 주기적인 리프레쉬 동작을 통해 셀 데이터를 유지한다. 반도체 장치의 테크 쉬링크(Technology Shrink)가 진행되면서 셀의 저장 커패시턴스 용량이 줄어들게 되고 셀프 리프레쉬 특성이 확보가 점점 어려워지고 있다. 따라서, 특성이 약한 셀에 대한 리프레쉬 주기를 짧게 하여 리프레쉬를 자주 수행하도록 함으로써 메모리의 특성을 확보할 수 있다.
이에, 본 발명의 실시예서는 메모리 셀의 리프레쉬 시간보다 짧은 보유 시간을 갖는 위크 셀의 정보를 비휘발성 저장 장치인 위크 셀 어드레스 저장부(300)에 저장하고 위크 셀의 데이터가 소실되긴 전에 리프레쉬 동작을 수행하게 된다.
도 2는 도 1의 위크 셀 어드레스 제어부(200)의 어드레스 비교 동작을 설명하기 위한 도면이다.
반도체 메모리 소자 중에서도 디램(DRAM)은 에스램(SRAM)이나 플래쉬 메모리와 달리 시간이 흐름에 따라 셀(입력된 정보를 저장하는 단위 유닛)에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이를 리프레쉬라 한다.
리프레쉬는 메모리 셀 어레이 안의 각 셀들이 가지는 리텐션 시간(retention time) 안에 적어도 한 번씩 워드라인을 띄워 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 시간이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에서 유지될 수 있는 시간을 말한다.
리프레쉬 모드에는 노말 동작 중에 /RAS 및 /CAS 커맨드를 주기적으로 띄워 내부적으로 어드레스를 생성하여 리프레쉬를 수행하는 오토 리프레쉬 모드와 노말 동작을 하지 않을 때 클럭인에이블 신호(cke)를 인에이블 시키고 내부적으로 커맨드를 생성하여 수행하는 셀프 리프레쉬 모드가 있다. 오토 리프레쉬 모드와 셀프 리프레쉬 모드는 모두 커맨드를 받은 후 리프레쉬 카운터(100)로부터 어드레스를 생성하여 수행되며, 요청이 들어올 때마다 이 어드레스가 순차적으로 증가하는 방식이다.
디램(DRAM)의 동작에서 tRC(Active to Active/Auto Refresh command period)가 적용되는 노멀 동작시 오토 프리차지 동작 명령이 인가되면 외부 칩셋의 프리차지 동작 명령 없이 내부의 최소 로오 활성화 시간(tRAS) 지연 회로에 의한 지연 시간 후 자동으로 프리차지된다.
마찬가지로 tRFC(Auto Referesh to Active/Auto Referesh command period)가 적용되는 리프레쉬 동작에서도 로우 활성화 시간(tRAS)은 지연 회로에 의한 내부 딜레이에 의해서 결정되며, 지연 신호를 피드백 받아 일정한 지연 시간 이후에 로오 활성화 신호를 비활성화시킨다. 이후, 로오 활성화 신호가 비활성화 상태를 유지하는 구간이 로오 프리차지 시간(tRP)으로 정해진다.
예를 들어, 뱅크 BK가 8k 비트의 로오 라인을 갖는 것으로 가정하면, 뱅크 BK의 첫 번째 로오 라인으로부터 마지막 로오 라인 까지 순차적인 리프레쉬가 수행된다. 뱅크 BK는 2k 로오 단위의 4개의 블록 B1~B4으로 구분되어 순차적으로 리프레쉬가 수행된다. 여기서, 뱅크 BK의 구분 단위는 셀 특성에 의해 증가 될 수도 있고 감소 될 수도 있다.
즉, tRFC 구간에서 블록 B1로부터 블록 B4까지 ①②③④의 순서로 리프레쉬가 수행된다. 하나의 뱅크가 2k 단위라고 가정하면, 복수의 블록 B1~B4를 2k 단위로 4번 활성화시키는 방식으로 리프레쉬를 수행하게 된다.
그리고, 위크 셀 어드레스 저장부(300)는 위크 어드레스 W_ADD의 워드라인 정보인 A_1, B_1, C_2를 순차적으로 저장한다. 즉, 노말 리프레쉬 동작시 하나의 블록의 동작시마다 위크 셀 어드레스 저장부(300)의 전체 어드레스가 ①②③④의 순서로 리드된다. 이에 따라, 8k의 노말 리프레쉬 동작시 위크 셀 어드레스 저장부(300)의 어드레스를 4번 리드하게 된다.
종래에는 전체 리프레쉬 구간 동안에 위크 셀에 대한 리프레쉬가 예를 들어 4번 수행되어야 한다면 동일한 위크 셀 어드레스를 4번 저장해야 한다. 즉, 위크 셀의 특성에 따라 자주 리프레쉬를 수행해야 하는 위크 어드레스는 많은 횟수를 저장하고, 덜 자주 리프레쉬를 수행하는 위크 어드레스는 상대적으로 적은 횟수를 저장하게 된다.
이러한 경우 위크 셀의 특성이 더욱 나빠지거나 위크 셀의 개수가 증가하게 되면 그에 비례하여 위크 셀 저장부의 면적이 증가하게 된다.
또한, 종래에는 노말 어드레스의 리프레쉬 동작 중간 중간에 위크 셀 어드레스의 리프레쉬 동작을 수행하게 된다. 어드레스에 따라 센스앰프를 공유하는 경우, 노말 어드레스와 리프레쉬 어드레스를 분리하여 리프레쉬를 진행하기 어렵다. 이에 따라, 종래에는 리프레쉬 시간이 증가하게 된다.
이에, 본 발명의 실시예에서 위크 셀 어드레스 저장부(300)는 동일한 위크 셀에 대해서는 리프레쉬 횟수와 셀 특성에 상관없이 위크 어드레스 W_ADD를 한 번만 저장하면 된다. 즉, 전체 리프레쉬 구간 동안에 위크 셀에 대한 리프레쉬가 예를 들어, 4번 수행되어도 위크 셀 어드레스 저장부(300)에 1 번의 동일 어드레스만 저장하면 된다.
그리고, 위크 셀 어드레스 저장부(300)는 각 블록 B1~B4의 리프레쉬 동작시 위크 어드레스 W_ADD를 ①②③④ 순서로 증가시켜 출력한다. 이에 따라, 본 발명의 실시예는 위크 셀에 대한 어드레스 정보를 비휘발성 저장 장치에 효율적으로 저장하여 위크 셀 어드레스 저장부(300)의 크기를 줄이고 결과적으로는 칩의 면적을 줄일 수 있도록 한다.
또한, 위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD인 워드라인 A_1, A_2, A_3, A_4, B_1, B_3, C_2, C_4와 위크 어드레스 W_ADD인 워드라인 A_1, B_1, C_2 정보를 비교한다. 여기서, 위크 어드레스 W_ADD인 워드라인 A_1, B_1, C_2는 위크 셀 어드레스 저장부(300)에 한 번만 저장된다.
본 발명의 실시예는 리프레쉬 카운터(100)의 순차적인 어드레스 증가에 의해 위크 셀 리프레쉬를 수행한다. 이에 따라, 워드라인 A_1, B_1, C_2의 어드레스는 셀 특성을 기준으로 하여 저장되는 것이 아니라 어드레스 순으로 순차적으로 저장된다.
그리고, 위크 셀 어드레스 제어부(200)는 비교 결과 두 어드레스가 일치하는 경우 리프레쉬 어드레스 REF_ADD만 활성화시키고, 두 어드레스가 일치하지 않는 경우 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD를 모두 활성화시킨다.
도 3은 도 1의 리프레쉬 동작을 설명하기 위한 타이밍도이다.
리프레쉬 명령에 대응하여 리프레쉬신호 REF가 리프레쉬 사이클 tREFI 단위로 활성화된다. 리프레쉬 명령신호가 활성화되면 반도체 장치의 스펙에 대응하여 기 설정된 특정 주기(예를 들어, 7.8㎲)마다 리프레쉬신호 REF가 활성화되어 메모리 셀의 워드라인 WL이 활성화된다. 리프레쉬 명령이 인가되면 노말 리프레쉬 동작이 수행되고, 노말 리프레쉬와 위크 셀의 리프레쉬가 동시에 수행될 수 있다.
이를 위해, 위크 셀 리프레쉬 동작시 위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD를 비교한다. 이에 따라, 노말 리프레쉬 어드레스 REF_ADD를 이용하여 위크 어드레스 W_ADD를 검출하고, 노말 리프레쉬 어드레스 REF_ADD와 함께 위크 어드레스 W_ADD를 리프레쉬한다.
노말 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD에 따라 동시에 동작하게 되는 뱅크 BK의 워드라인 위치를 알 수 있고, 센스앰프를 공유하는 어드레스가 동시에 동작하지 않으므로, 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD를 동시에 동작하도록 할 수 있다. 이러한 경우 위크 어드레스 W_ADD를 리프레쉬 하기 위한 별도의 구간이 필요하지 않게 되므로 리프레쉬 타임을 줄일 수 있게 된다.
예를 들어, 블록 B1에서 리프레쉬 어드레스 REF_ADD로 워드라인 A_1이 인가되는 경우 워드라인 A_1는 위크 어드레스 W_ADD에 해당한다. 그러므로, 워드라인 A_1는 노말 리프레쉬 어드레스 REF_ADD로 한 번만 활성화시킨다. 마찬가지로, 워드라인 B_1도 위크 어드레스 W_ADD 이므로 노말 리프레쉬 어드레스 REF_ADD로 한번 활성화시킨다.
그리고, 블록 B2에서 리프레쉬 어드레스 REF_ADD로 워드라인 A_2가 인가되는 경우 워드라인 A_2는 위크 어드레스 W_ADD에 해당하지 않는다. 그러므로, 워드라인 A_2와 함께 위크 어드레스 W_ADD에 해당하는 워드라인 A_1를 함께 활성화시킨다. 그리고, 워드라인 C_2는 위크 어드레스 W_ADD 이므로 리프레쉬 어드레스 REF_ADD로 한번 활성화시킨다.
또한, 블록 B3에서 리프레쉬 어드레스 REF_ADD로 워드라인 A_3이 인가되는 경우 워드라인 A_3는 위크 어드레스 W_ADD에 해당하지 않는다. 그러므로, 워드라인 A_3와 함께 위크 어드레스 W_ADD인 워드라인 A_1를 함께 활성화시킨다. 그리고, 리프레쉬 어드레스 REF_ADD로 워드라인 B_3가 인가되는 경우 워드라인 B_3은 위크 어드레스 W_ADD에 해당하지 않는다. 그러므로, 어드레스 A_3 어드레스와 함께 위크 어드레스 W_ADD인 워드라인 B_1를 함께 활성화시킨다.
또한, 블록 B4에서 리프레쉬 어드레스 REF_ADD로 워드라인 A_4가 인가되는 경우 워드라인 A_4는 위크 어드레스 W_ADD에 해당하지 않는다. 그러므로, 워드라인 A_4와 함께 위크 어드레스 W_ADD인 워드라인 A_1를 함께 활성화시킨다. 그리고, 리프레쉬 어드레스 REF_ADD로 워드라인 C_4가 인가되는 경우 워드라인 C_4는 위크 어드레스 W_ADD에 해당하지 않는다. 그러므로, 워드라인 C_4와 함께 위크 어드레스 W_ADD인 워드라인 C_2를 함께 활성화시킨다.
본 발명의 실시에에서 워드라인 A_2, A_3, B_3, A_4, C_4는 정상 어드레스에 해당하여 각각 64ms 주기로 활성화된다고 가정한다. 그리고, 하위 비트로 구분되는 블록 B1, B2는 하위 블록으로 가정하고, 상위 비트로 구분되는 블록 B3, B4는 상위 블록으로 가정한다.
그리고, 특성이 가장 취약한 위크 어드레스 W_ADD인 워드라인 A_1의 위크 셀 특성이 16ms라고 가정한다. 그러면, 총 64ms 구간 내에서 워드라인 A_1가 4번 활성화되어 위크 셀 리프레쉬를 수행해야 한다. 이에 따라, 워드라인 A_1는 각 블록 B1~B4에서 4번 활성화될 수 있다.
하지만, 본 발명의 실시예에서는 워드라인 A_1이 위크 어드레스 W_ADD에 해당하는 경우 노말 리프레쉬 동작시 노말 워드라인 A_1만 한번 띄워주면 된다. 이에 따라, 워드라인 A_1는 4번이 아니라 3번만 활성화될 수 있다.
그리고, 위크 어드레스 W_ADD인 B_1 어드레스의 위크 셀 특성이 32ms라고 가정한다. 그러면, 총 64ms 구간 내에서 하위 블록 B1과, 상위 블록 B3에서 B_1 어드레스가 2번 활성화될 수 있다.
마찬가지로, 위크 어드레스 W_ADD인 C_2 어드레스의 위크 셀 특성이 32ms라고 가정한다. 그러면, 총 64ms 구간 내에서 하위 블록 B2과, 상위 블록 B4에서 C_2 어드레스가 2번 활성화될 수 있다.
본 발명의 실시예에서는 반도체 장치의 스펙에 정의된 셀프 리프레쉬 진입 주기에 대한 구간을 7.8㎲로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니라 다른 시간으로 설정될 수도 있다. 또한, 본 발명의 실시예에서 리프레쉬 어드레스와 위크 어드레스의 리프레쉬 주기는 한정되지 않는다.
도 4는 도 1의 위크 셀 어드레스 저장부(300)에 관한 상세 구성도이다.
위크 셀 어드레스 저장부(300)는 셀 특성 저장부(310), 저장부(320) 및 위크 어드레스 출력 제어부(330)를 포함한다.
여기서, 셀 특성 저장부(310)는 위크 어드레스 W_ADD의 셀 특성을 저장한다. 위크 셀의 특성에 따라 셀 특성 저장 비트는 증가 될 수 있다.
셀 특성 저장부(310)는 위크 어드레스 W_ADD의 셀 특성이 좋지 않은 경우 로직 레벨 "H"로 저장한다. 예를 들어, 셀 특성이 16ms로 리프레쉬 구간 동안에 4 번의 리프레쉬를 수행해야 하는 경우를 나타낸다.
반면에, 셀 특성 저장부(310)는 위크 어드레스 W_ADD의 셀 특성이 상대적으로 좋은 경우 로직 레벨 "L"로 저장한다. 예를 들어, 셀 특성이 32ms로 리프레쉬 구간 동안에 2 번의 리프레쉬를 수행해야 하는 경우를 나타낸다.
그리고, 저장부(320)는 위크 셀의 어드레스를 순차적으로 저장한다. 저장부(320)에 저장된 위크 셀 어드레스 W_ADD는 위크 어드레스 출력 제어부(330)의 제어에 따라 위크 셀 어드레스 제어부(200)에 순차적으로 출력된다.
또한, 위크 어드레스 출력 제어부(330)는 위크 셀 어드레스 제어부(200)로부터 인가되는 다음 위크 인에이블신호 NW_EN에 대응하여 저장부(320)에 저장된 위크 어드레스 W_ADD를 위크 셀 어드레스 제어부(200)에 순차적으로 출력한다.
도 5 및 도 6은 도 1의 위크 셀 어드레스 제어부(200)의 동작을 설명하기 위한 도면이다.
위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD를 비교하여 위크 인에이블신호 W_EN와, 다음 위크 인에이블신호 NW_EN를 출력한다.
첫 번째 위크 어드레스 W_ADD(1st ADD)가 위크 셀 어드레스 제어부(200)이 인가되고 리프레쉬 어드레스 REF_ADD와 비교된다. 위크 셀 어드레스 제어부(200)는 첫 번째 위크 어드레스 W_ADD(1st ADD)와 동일한 리프레쉬 어드레스 REF_ADD가 인가될 때까지 비교 동작을 계속하게 된다.
위크 셀 어드레스 제어부(200)는 첫 번째 위크 어드레스 W_ADD(1st ADD)와 리프레쉬 어드레스 REF_ADD가 동일한 경우 위크 인에이블신호 W_EN가 로우 레벨로 천이하게 된다. 위크 셀 어드레스 제어부(200)는 위크 인에이블신호 W_EN가 로우 레벨인 경우 노말 리프레쉬 어드레스 REF_ADD만 활성화시켜 로오 어드레스 제어부(400)에 출력한다.
반면에, 위크 셀 어드레스 제어부(200)는 첫 번째 위크 어드레스 W_ADD(1st ADD)와 리프레쉬 어드레스 REF_ADD가 서로 다른 경우 위크 인에이블신호 W_EN가 하이 레벨로 천이하게 된다. 위크 셀 어드레스 제어부(200)는 위크 인에이블신호 W_EN가 하이 레벨인 경우 위크 어드레스 W_ADD에 해당하는 로오 어드레스 RADD를 로오 어드레스 제어부(400)에 출력한다.
그리고, 다음 위크 인에이블신호 NW_EN가 하이 레벨로 천이하면, 위크 어드레스 출력 제어부(330)는 두 번째 위크 어드레스 W_ADD(2nd ADD)를 위크 셀 어드레스 제어부(200)에 출력한다. 이후의 동작 과정은 첫 번째 위크 어드레스 W_ADD(1st ADD)의 비교 동작과 동일하다.
도 5는 셀 특성 저장부(310)의 셀 특성이 로직 레벨 "H(하이)"인 경우를 나타낸다. 도 5에서 (A)는 리프레쉬 어드레스 REF_ADD 중 블록 B1~B4의 선택 정보를 나타내는 상위 2비트 데이터이다. 즉, (A)는 최상위 비트(MSB; Most Significant Bit) 2비트 데이터이다.
예를 들어, 블록 B1은 2 비트 데이터 "00"으로 나타낼 수 있고, 블록 B2는 2 비트 데이터 "10"으로 나타낼 수 있다. 그리고, 블록 B3은 2 비트 데이터 "01"로 나타낼 수 있고, 블록 B4는 2 비트 데이터 "11"로 나타낼 수 있다.
그리고, (B)는 저장부(320)의 위크 어드레스 W_ADD 중 저장부(320)의 선택 정보를 나타내는 상위 2 비트 데이터이다. 즉, (B)는 최상위 비트(MSB; Most Significant Bit) 2비트 데이터이다.
위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD의 상위 2비트 데이터와 위크 어드레스 W_ADD의 상위 2비트 데이터를 비교하여 결과값 "C1"으로 출력한다. 그리고, 위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD의 나머지 하위 비트 데이터와 위크 어드레스 W_ADD의 나머지 하위 비트 데이터를 비교하여 결과값 "C2"으로 출력한다.
위크 셀 어드레스 제어부(200)는 결과값 C1, C2이 모두 하이 레벨인 경우, 동일한 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 위크 어드레스는 리프레쉬 하지 않고 노말 리프레쉬만 수행하면 되므로, 위크 인에이블신호 W_EN를 로우 레벨로 출력하고, 다음 위크 인에이블신호 NW_EN를 하이 레벨로 출력한다.
그러면, 다음 위크 인에이블신호 NW_EN에 따라 저장부(310)의 다음 위크 어드레스 W_ADD가 위크 셀 어드레스 제어부(200)에 출력된다.
그리고, 위크 셀 어드레스 제어부(200)의 결과값 C1이 로우 레벨이고, C2이 하이 레벨인 경우, 서로 다른 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 위크 어드레스와 노말 리프레쉬를 동시에 수행해야 하므로, 위크 인에이블신호 W_EN와, 다음 위크 인에이블신호 NW_EN를 모두 하이 레벨로 출력한다.
그러면, 다음 위크 인에이블신호 NW_EN에 따라 저장부(310)의 다음 위크 어드레스 W_ADD가 위크 셀 어드레스 제어부(200)에 출력된다.
즉, (A) 영역이 "0, 0"이고, (B) 영역이 "0, 0"인 경우에는 서로 동일한 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 노말 리프레쉬만 수행하면 되므로, 위크 인에이블신호 W_EN를 로우 레벨로 출력하고, 다음 위크 인에이블신호 NW_EN를 하이 레벨로 출력한다.
그리고, (A) 영역이 "0, 1"이고 (B) 영역이 "0, 0"인 경우이거나, (A) 영역이 "1, 0"이고 (B) 영역이 "0, 1"인 경우이거나, (A) 영역이 "1, 1"이고, (B) 영역이 "0, 0"이면, 서로 다른 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 위크 어드레스와 노말 리프레쉬를 동시에 수행해야 하므로, 위크 인에이블신호 W_EN와, 다음 위크 인에이블신호 NW_EN를 모두 하이 레벨로 출력한다.
그러면, 다음 위크 인에이블신호 NW_EN에 따라 저장부(310)의 다음 위크 어드레스 W_ADD가 위크 셀 어드레스 제어부(200)에 출력된다.
도 6은 셀 특성 저장부(310)의 셀 특성이 로직 레벨 "L(로우)"인 경우를 나타낸다.
위크 셀 어드레스 제어부(200)는 (C)에서와 같이 리프레쉬 어드레스 REF_ADD의 상위 1비트 데이터와, (D)에서와 같이 위크 어드레스 W_ADD의 상위 1비트 데이터를 비교하여 결과값 "C1"으로 출력한다. 그리고, 위크 셀 어드레스 제어부(200)는 리프레쉬 어드레스 REF_ADD의 나머지 하위 비트 데이터와 위크 어드레스 W_ADD의 나머지 하위 비트 데이터를 비교하여 결과값 "C2"으로 출력한다.
위크 셀 어드레스 제어부(200)는 결과값 C1, C2이 모두 하이 레벨인 경우, 동일한 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 위크 어드레스는 리프레쉬 하지 않고 노말 리프레쉬만 수행하면 되므로, 위크 인에이블신호 W_EN를 로우 레벨로 출력하고, 다음 위크 인에이블신호 NW_EN를 하이 레벨로 출력한다.
그러면, 다음 위크 인에이블신호 NW_EN에 따라 저장부(310)의 다음 위크 어드레스 W_ADD가 위크 셀 어드레스 제어부(200)에 출력된다.
그리고, 위크 셀 어드레스 제어부(200)의 결과값 C1이 로우 레벨이고, C2이 하이 레벨인 경우, 서로 다른 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 위크 어드레스와 노말 리프레쉬를 동시에 수행해야 하므로, 위크 인에이블신호 W_EN와, 다음 위크 인에이블신호 NW_EN를 모두 하이 레벨로 출력한다.
그러면, 다음 위크 인에이블신호 NW_EN에 따라 저장부(310)의 다음 위크 어드레스 W_ADD가 위크 셀 어드레스 제어부(200)에 출력된다.
즉, (C) 영역이 "0"이고, (D) 영역이 "0"인 경우에는 서로 동일한 블록에서 리프레쉬 어드레스 REF_ADD와 위크 어드레스 W_ADD가 서로 동일한 경우를 나타낸다. 이에 따라, 위크 셀 어드레스 제어부(200)는 노말 리프레쉬만 수행하면 되므로, 위크 인에이블신호 W_EN를 로우 레벨로 출력하고, 다음 위크 인에이블신호 NW_EN를 하이 레벨로 출력한다.
그리고, (C) 영역이 "1"이고 (D) 영역이 "1"인 경우에는 위크 어드레스와 노말 리프레쉬를 동시에 수행해야 하므로, 위크 인에이블신호 W_EN와, 다음 위크 인에이블신호 NW_EN를 모두 하이 레벨로 출력한다. 그러면, 다음 위크 인에이블신호 NW_EN에 따라 저장부(310)의 다음 위크 어드레스 W_ADD가 위크 셀 어드레스 제어부(200)에 출력된다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 위크 셀에 대응하는 위크 어드레스를 순차적으로 저장하는 위크 셀 어드레스 저장부;
    리프레쉬 어드레스와 상기 위크 어드레스를 비교하여 위크 인에이블신호와 상기 위크 어드레스에 대응하는 로오 어드레스를 출력하되, 상기 비교 결과에 따라 상기 리프레쉬 어드레스만 활성화시키거나, 상기 리프레쉬 어드레스와 상기 로오 어드레스를 모두 활성화시키도록 제어하는 위크 셀 어드레스 제어부; 및
    상기 리프레쉬 어드레스와 상기 위크 인에이블신호 및 상기 로오 어드레스에 대응하여 뱅크의 워드라인을 선택적으로 활성화시켜 리프레쉬 동작을 제어하는 로오 어드레스 제어부를 포함하고,
    상기 위크 셀 어드레스 제어부는
    상기 리프레쉬 어드레스와 상기 위크 어드레스가 동일하면, 상기 위크 셀 어드레스 저장부에 저장된 상기 위크 어드레스를 순차적으로 출력하기 위한 다음 위크 인에이블신호를 상기 위크 셀 어드레스 저장부에 출력하는 것을 특징으로 하는 리프레쉬 제어 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    리프레쉬신호를 카운팅하여 상기 리프레쉬 어드레스를 생성하는 리프레쉬 카운터를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 위크 셀 어드레스 제어부는
    상기 리프레쉬 어드레스와 상기 위크 어드레스를 비교하여 동일한 경우 상기 위크 인에이블신호를 제 1로직 레벨로 출력하고, 다른 경우 상기 위크 인에이블신호를 제 2로직 레벨로 출력하는 것을 특징으로 하는 리프레쉬 제어 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 위크 셀 어드레스 제어부는
    상기 위크 인에이블신호가 상기 제 1로직 레벨인 경우 상기 리프레쉬 어드레스만 활성화시키고, 상기 위크 인에이블신호가 제 2로직 레벨인 경우 상기 리프레쉬 어드레스와 상기 로오 어드레스를 모두 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 위크 셀 어드레스 저장부는
    상기 위크 셀 어드레스 제어부로부터 인가되는 상기 다음 위크 인에이블신호에 대응하여 저장된 상기 위크 어드레스를 상기 위크 셀 어드레스 제어부에 순차적으로 출력하는 것을 특징으로 하는 리프레쉬 제어 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 위크 셀 어드레스 저장부는
    동일한 위크 셀에 대해서는 리프레쉬 횟수와 셀 특성에 상관없이 상기 위크 어드레스를 한 번만 저장하는 것을 특징으로 하는 리프레쉬 제어 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 위크 셀의 상기 리프레쉬 동작은 상기 위크 어드레스의 순서대로 순차적으로 수행되는 것을 특징으로 하는 리프레쉬 제어 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레쉬 어드레스와 상기 위크 어드레스를 비교하여 동일한 경우 노말 리프레쉬 동작시 위크 셀 리프레쉬 동작이 동시에 수행되는 것을 특징으로 하는 리프레쉬 제어 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 위크 셀 어드레스 저장부는
    상기 위크 어드레스의 셀 특성을 저장하는 셀 특성 저장부;
    상기 위크 어드레스를 순차적으로 저장하는 저장부; 및
    상기 위크 셀 어드레스 제어부로부터 인가되는 상기 다음 위크 인에이블신호에 대응하여 상기 위크 어드레스를 상기 위크 셀 어드레스 제어부에 순차적으로 출력하는 위크 어드레스 출력 제어부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서, 상기 셀 특성 저장부는
    상기 위크 어드레스의 셀 특성에 대응하여 로직 레벨 하이 또는 로직 레벨 로우를 저장하는 것을 특징으로 하는 리프레쉬 제어 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 위크 셀 어드레스 제어부는
    상기 리프레쉬 어드레스의 상위 비트와 상기 위크 어드레스의 상위 비트를 비교하여 제 1결과값을 출력하고, 상기 리프레쉬 어드레스의 나머지 하위 비트와 상기 위크 어드레스의 나머지 하위 비트를 비교하여 제 2결과값을 출력하며,
    상기 제 1결과값과 상기 제 2결과값에 대응하여 상기 위크 인에이블신호의 로직 레벨을 제어하는 것을 특징으로 하는 리프레쉬 제어 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 위크 셀 어드레스 제어부는
    상기 위크 셀의 셀 특성이 제 1로직 레벨인 경우 상기 리프레쉬 어드레스의 최상위 2 비트와 상기 위크 어드레스의 최상위 2 비트를 비교하는 것을 특징으로 하는 리프레쉬 제어 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 위크 셀 어드레스 제어부는
    상기 위크 셀의 셀 특성이 제 2로직 레벨인 경우 상기 리프레쉬 어드레스의 최상위 1 비트와 상기 위크 어드레스의 최상위 1 비트를 비교하는 것을 특징으로 하는 리프레쉬 제어 장치.
  15. 리프레쉬신호를 카운팅하여 리프레쉬 어드레스를 생성하는 리프레쉬 카운터;
    위크 셀에 대응하는 위크 어드레스를 순차적으로 저장하는 위크 셀 어드레스 저장부;
    상기 리프레쉬 어드레스와 상기 위크 어드레스를 비교하여 위크 인에이블신호와 상기 위크 어드레스에 대응하는 로오 어드레스를 출력하되, 상기 비교 결과에 따라 상기 리프레쉬 어드레스만 활성화시키거나, 상기 리프레쉬 어드레스와 상기 로오 어드레스를 모두 활성화시키도록 제어하는 위크 셀 어드레스 제어부;
    상기 리프레쉬 어드레스와 상기 위크 인에이블신호 및 상기 로오 어드레스에 대응하여 워드라인을 선택적으로 활성화시키는 로오 어드레스 제어부; 및
    상기 로오 어드레스 제어부의 제어에 따라 상기 워드라인이 선택적으로 활성화되어 리프레쉬 동작이 수행되는 뱅크를 포함하고,
    상기 위크 셀 어드레스 제어부는
    상기 리프레쉬 어드레스와 상기 위크 어드레스가 동일하면, 상기 위크 셀 어드레스 저장부에 저장된 상기 위크 어드레스를 순차적으로 출력하기 위한 다음 위크 인에이블신호를 상기 위크 셀 어드레스 저장부에 출력하는 것을 특징으로 하는 리프레쉬 제어 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 뱅크는
    복수의 블록으로 구분되어 순차적으로 리프레쉬가 수행되는 것을 특징으로 하는 리프레쉬 제어 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 위크 셀 어드레스 저장부는
    각각의 블록 단위로 상기 위크 어드레스가 리드되는 것을 특징으로 하는 리프레쉬 제어 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 위크 셀 어드레스 저장부는
    상기 위크 어드레스의 셀 특성을 저장하는 셀 특성 저장부;
    상기 위크 어드레스를 순차적으로 저장하는 저장부; 및
    상기 위크 셀 어드레스 제어부로부터 인가되는 상기 다음 위크 인에이블신호에 대응하여 상기 위크 어드레스를 상기 위크 셀 어드레스 제어부에 순차적으로 출력하는 위크 어드레스 출력 제어부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 위크 셀 어드레스 저장부는
    동일한 위크 셀에 대해서는 리프레쉬 횟수와 셀 특성에 상관없이 상기 위크 어드레스를 한 번만 저장하는 것을 특징으로 하는 리프레쉬 제어 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 위크 셀 어드레스 제어부는
    상기 리프레쉬 어드레스의 상위 비트와 상기 위크 어드레스의 상위 비트를 비교하여 제 1결과값을 출력하고, 상기 리프레쉬 어드레스의 나머지 하위 비트와 상기 위크 어드레스의 나머지 하위 비트를 비교하여 제 2결과값을 출력하며,
    상기 제 1결과값과 상기 제 2결과값에 대응하여 상기 위크 인에이블신호의 로직 레벨을 제어하는 것을 특징으로 하는 리프레쉬 제어 장치.
KR1020160025183A 2016-03-02 2016-03-02 리프레쉬 제어 장치 KR102501651B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160025183A KR102501651B1 (ko) 2016-03-02 2016-03-02 리프레쉬 제어 장치
US15/169,216 US9607679B1 (en) 2016-03-02 2016-05-31 Refresh control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160025183A KR102501651B1 (ko) 2016-03-02 2016-03-02 리프레쉬 제어 장치

Publications (2)

Publication Number Publication Date
KR20170102709A KR20170102709A (ko) 2017-09-12
KR102501651B1 true KR102501651B1 (ko) 2023-02-21

Family

ID=58360111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025183A KR102501651B1 (ko) 2016-03-02 2016-03-02 리프레쉬 제어 장치

Country Status (2)

Country Link
US (1) US9607679B1 (ko)
KR (1) KR102501651B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517700B1 (ko) * 2016-06-10 2023-04-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102468251B1 (ko) * 2016-06-27 2022-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
TWI652674B (zh) * 2017-12-22 2019-03-01 Nanya Technology Corporation 動態隨機存取記憶體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160012880A1 (en) * 2012-04-24 2016-01-14 Samsung Electronics Co., Ltd. Method of operating a volatile memory device and a memory controller

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160012880A1 (en) * 2012-04-24 2016-01-14 Samsung Electronics Co., Ltd. Method of operating a volatile memory device and a memory controller

Also Published As

Publication number Publication date
KR20170102709A (ko) 2017-09-12
US9607679B1 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
US9691466B1 (en) Memory device including refresh controller
US11302377B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US8284615B2 (en) Refresh control circuit and method for semiconductor memory device
US9437275B2 (en) Memory system and method for operating the same
US9799390B2 (en) Memory for storing the number of activations of a wordline, and memory systems including the same
US9484079B2 (en) Memory device and memory system including the same
US20200211633A1 (en) Apparatus with a row-hammer address latch mechanism
US9286157B2 (en) Address detection circuit and memory including the same
TWI646532B (zh) 記憶體裝置
US7317648B2 (en) Memory logic for controlling refresh operations
US20150003179A1 (en) Memory and memory system including the same
US20160336061A1 (en) Memory device and memory system including the same
US20150085563A1 (en) Memory and memory system including the same
KR20150064953A (ko) 반도체 메모리 장치
KR102403340B1 (ko) 리프레쉬 제어 장치
KR102501651B1 (ko) 리프레쉬 제어 장치
US6097649A (en) Method and structure for refresh operation with a low voltage of logic high in a memory device
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
TWI582580B (zh) 記憶體儲存裝置及其操作方法
US10121527B2 (en) Memory device, refresh method, and system including the same
US8626999B2 (en) Dynamic random access memory unit and data refreshing method thereof
KR102464304B1 (ko) 반도체 장치
US20040062088A1 (en) Semiconductor memory device based on dummy-cell method
KR20100103681A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant