TWI652674B

TWI652674B - 動態隨機存取記憶體

Info

Publication number: TWI652674B
Application number: TW107111227A
Authority: TW
Inventors: Chung-Hsun Lee; 李忠勳; Hsien-Wen Liu; 劉獻文
Original assignee: Nanya Technology Corporation; 南亞科技股份有限公司
Priority date: 2017-12-22
Filing date: 2018-03-30
Publication date: 2019-03-01
Also published as: TW201928964A; CN109961813A

Abstract

本揭露提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列及一更新元件。該記憶體陣列包括一第一記憶列和一第二記憶列，其中該第一記憶列的一保留能力與該第二記憶列的一保留能力不同。該更新元件經配置以以一第一方式更新該第一記憶列，並以一第二方式更新該第二記憶列。

Description

動態隨機存取記憶體

本申請案主張2017年12月22日申請之美國臨時申請案第62/609,606號及2018年1月10日申請之美國正式申請案第15/866,955號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。本揭露係關於一種動態隨機存取記憶體（DRAM），並且更具體地係關於管理DRAM上的更新操作。

動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料儲存在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷儲存在電容器中，則根據所使用的慣例，該單元被稱為儲存邏輯高。如果不存在電荷，則稱該單元儲存邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新儲存在電容器中的電荷。由於電容器只能儲存非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對中的第一位被稱為位元線真（bit line true，BLT），另一個是位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）控制。上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列及一更新元件。該記憶體陣列包括一第一記憶列和一第二記憶列，其中該第一記憶列的一保留能力與該第二記憶列的一保留能力不同。該更新元件經配置以以一第一方式更新該第一記憶列，並以一第二方式更新該第二記憶列。在本揭露之一些實施例中，該第一記憶列的該保留能力比該第二記憶列的該保留能力差，其中該更新元件經配置以根據一第一更新率更新該第一記憶列，並且根據小於該第一更新率的一第二更新率更新該第二記憶列。在本揭露之一些實施例中，該第一記憶列的該保留能力不滿足一臨界保留能力，並且該第二記憶列的該保留能力滿足該臨界保留能力，其中該更新元件經配置以根據一第一更新率更新該第一記憶列且根據小於該第一更新率的一第二更新率更新該第二記憶列。在本揭露之一些實施例中，該第一記憶列和該第二記憶列的每一者包括複數個記憶體單元，其中該第一記憶列的該等記憶體單元的一弱記憶體單元的一數量達到一臨界數量，以及其中該第二記憶列的該等記憶體單元的一弱記憶體單元的一數量未達到該臨界數量，其中對於該第一記憶列和該第二記憶列中的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。在本揭露之一些實施例中，該第一記憶列和該第二記憶列的每一者包括複數個記憶體單元，其中該第一記憶列的該等記憶體單元的一弱記憶體單元的一數量達到一臨界數量，以及其中該第二記憶列的該等記憶體單元的一弱記憶體單元的一數量未達到該臨界數量，其中對於該第一記憶列和該第二記憶列中的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。在本揭露之一些實施例中，該臨界數量是1。在本揭露之一些實施例中，該保留能力包括保留時間。本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列、一測試元件、一控制元件、一更新元件。該記憶體陣列包括複數個記憶列。該測試元件經配置以測試該等記憶列的一保留能力以得到一測試結果。該控制元件經配置以基於該測試結果來識別該等記憶列中的一弱記憶列，其中該弱記憶列的該保留能力比一其餘記憶列的該保留能力差。該更新元件經配置以以一第一方式更新該弱記憶列，並以一第二方式更新該其餘記憶列。在本揭露之一些實施例中，該更新元件經配置以根據一第一更新率更新該弱記憶列，且根據小於該第一更新率的一第二更新率更新該其餘記憶列。在本揭露之一些實施例中，該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力比該其餘記憶列的該一個記憶體單元的該保留能力差。在本揭露之一些實施例中，該弱記憶列的該保留能力不滿足一臨界保留能力，並且該其餘記憶列的該保留能力滿足該臨界保留能力。在本揭露之一些實施例中，該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力不滿足該臨界保留能力，以及其中該其餘記憶體單元的該一個記憶體單元的該保留能力滿足該臨界保留能力。在本揭露之一些實施例中，該測試元件經配置以測試該等記憶列的該每一者的每一個記憶體單元的該保留能力，其中該弱記憶列的一弱記憶體單元的一數量達到一臨界數量，以及其中該其餘記憶列的一弱記憶體單元的一數量未達到該臨界數量，其中對該弱記憶列和該其餘記憶列的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。在本揭露之一些實施例中，該臨界數量是1。在本揭露之一些實施例中，該保留能力包括保留時間。本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列、一測試元件、一控制元件、一第一更新元件、一第二更新元件。該記憶體陣列包括複數個記憶列。該測試元件經配置以測試該等記憶列的一保留能力以得到一測試結果。該控制元件經配置以基於該測試結果來識別該等記憶列中的一弱記憶列，其中該弱記憶列的該保留能力比一其餘記憶列的該保留能力差。該第一更新元件經配置以更新所有的該等記憶列。該第二更新元件經配置以更新該弱記憶列。在本揭露之一些實施例中，該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力比該其餘記憶列的該一個記憶體單元的該保留能力差。在本揭露之一些實施例中，該弱記憶列的該保留能力不滿足一臨界保留能力，並且該其餘記憶列的該保留能力滿足該臨界保留能力。在本揭露之一些實施例中，該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力不滿足該臨界保留能力，以及其中該其餘記憶體單元的該一個記憶體單元的該保留能力滿足該臨界保留能力。在本揭露之一些實施例中，該測試元件經配置以測試該等記憶列的該每一者的每一個記憶體單元的該保留能力，其中該弱記憶列的一弱記憶體單元的一數量達到一臨界數量，以及其中該其餘記憶列的該弱記憶體單元的一數量未達到該臨界數量，其中對該弱記憶列和該其餘記憶列的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。在本揭露之一些實施例中，該臨界數量是1。在本揭露中，該弱記憶列具有較差的保留能力，因此由該弱記憶列儲存的資料相對易於丟失。然而，該更新元件根據更大的更新率該弱記憶列。因此，這種不利的問題可以得到解決。上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。圖1是根據本揭露的一些實施例的一種動態隨機存取記憶體（dynamic random access memory，DRAM）10的示意圖。參考圖1，DRAM 10包括一記憶體陣列12、一測試元件14、一控制元件16和一更新元件18。記憶體陣列12包括以二維陣列佈置的複數個記憶體單元140。記憶體單元140用於儲存資料。除了記憶體單元140之外，儲存區域12更包括複數個字元線WL1至WLn和複數個位元線BL1至BLm，其中n和m是正整數。字元線WL1至WLn和位元線BL1至BLm用於控制相關記憶體單元140的操作。同一行中的記憶體單元140以及用於存取那些記憶體單元140的字元線可一同被認為是一記憶列。為了討論的方便和簡潔，在下面的附圖中示出的實施例中，未示出記憶體單元140、字元線WL1至WLn、位元線BL1至BLm。測試元件14用於測試記憶體陣列12的該等記憶列的一保留能力，以得到一測試結果。在一些實施例中，該保留能力包括一保留時間。控制元件16用於，基於來自測試元件14的該測試結果，來控制更新元件18。結果，控制元件16能夠管理更新元件18的一更新操作。該更新操作是相對多樣性的，如下面的詳細描述中所見。在一些實施例中，控制元件16包括一組合邏輯。更新元件18用於因應於不同保留能力以不同方式更新記憶體陣列12，如將在下面詳細描述的。圖2是根據本揭露的一些實施例的一種DRAM的操作方法20的流程圖。參考圖2，操作方法20包括操作22、24、26和28。操作方法20從操作22開始，其中測試複數個記憶列的每一者的一保留能力以得到一測試結果。操作方法20繼續進行到操作24，其中基於該測試結果來識別該等記憶列中的一弱記憶列。操作方法20繼續進行到操作26，其中以一第一方式更新該弱記憶列。操作方法20繼續進行到操作28，其中以一第二方式更新一其餘記憶列。操作方法20僅僅是一個例子，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法20之前，之中和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。在本實施例中，取決於記憶列的不同保留能力，記憶體陣列可以以各種不同的方式被更新。結果，更新操作相對多樣性的。在一些現有方法中，記憶體陣列的全部記憶列根據相同的更新率被更新。結果，這種方法相對不是多樣性的。圖3是根據本揭露的一些實施例的圖1的DRAM 10的示意圖。參考圖3，為了簡化討論，僅示出了記憶體陣列12的三個記憶列120、122和124。本揭露不限於此。在一些實施例中，記憶體陣列12可以包括除一個之外的任何數量的記憶列。圖4的示意圖圖示說明根據本揭露的一些實施例的圖3的DRAM 10的一更新操作。參考圖4，在操作中，測試元件14測試記憶列120、122和124的一保留能力。在本揭露中，該保留能力是指保留（留住）記憶體單元140儲存的資料的能力。在一些實施例中，該保留能力包括一保留時間。具有更大保留能力的記憶列能夠將資料保留更長時間。例如，記憶列包括一第一記憶列和一第二記憶列。在未更新該第一記憶列的情況下，該第一個記憶列能夠保留資料5微秒（ms）。相反，在未更新該第二記憶列的情況下，該第二記憶列能夠保留資料10 ms。在這種例子中，該第一記憶列的該保留能力比該第二記憶列的該保留能力差。測試結果反映記憶列120的保留能力不滿足一臨界保留能力，並且其餘記憶列122和124中的每一者的保留能力滿足該臨界保留能力。簡言之，記憶列120的該保留能力比其餘記憶列122和124的該保留能力差。接下來，控制元件16將記憶列120識別為記憶列120、122和124中的一弱記憶列。控制元件16然後因應於該識別而控制更新元件18。更新元件18根據一第一更新率REF1更新記憶列120，並根據小於第一更新率REF1的一第二更新率REF2更新記憶列122和124。記憶列120具有較差的保留能力，因此由記憶列120儲存的資料相對易於丟失。然而，更新元件18根據更大的更新率REF1更新記憶列120。因此，這種不利的問題可以得到解決。在一些實施例中，一記憶列的一個記憶體單元的一保留能力表示該記憶列的一保留能力。例如，測試元件14測試每個記憶列120、122和124的一個記憶體單元140的保留能力。記憶列120的一個記憶體單元140的一保留能力不滿足一臨界保留能力。因應於該保留能力包括一保留時間的實施例，該臨界保留能力包括一臨界保留時間。相反地，記憶列120和122中的每一者的一個記憶體單元140的該保留能力滿足該臨界保留能力。總之，記憶列120的一個記憶體單元140的保留能力比記憶列120和122中的每一者的一個記憶體單元140的保留能力差。因此，記憶列120的保留能力比記憶列122和124差。在一些實施例中，一記憶列的弱記憶體單元的一數量表示該記憶列的一保留能力，其中當一記憶體單元的保留能力未達到該臨界保留能力時，該記憶體單元被視為一弱記憶體單元。為了更好地理解這樣的實施例，假定該臨界數量是5。測試元件14測試記憶列120、122和124的每一者的每個記憶體單元140的該保留能力。測試結果反映了記憶列120的弱記憶體單元的數量是大於5的7，並且記憶列122和124的弱記憶體單元的數量分別是2和3，兩者都小於5。因此，控制元件16只將記憶列120識別為該弱記憶列。在一些實施例中，該臨界數量是1。因此，只要存在一個弱記憶體單元，包括該一個弱記憶體單元的一記憶列就被認為是一弱記憶列。圖5是根據本揭露的一些實施例的另一種DRAM的操作方法30的流程圖。參考圖5，操作方法30與參照圖2描述和說明的操作方法20類似，除了例如操作方法30包括操作36和38之外。操作方法30繼續到操作36，其中根據一第一更新率更新該弱記憶列。操作方法30繼續操作38，其中根據一第二更新率更新該其餘記憶列。操作方法30僅僅是一個示例，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法30之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。該弱記憶列具有較差的保留能力，因此該弱記憶列儲存的資料相對易於丟失。但是，在本揭露中，該弱記憶列根據較大的更新率被更新。因此，這種不利的問題可以得到解決。圖6是根據本揭露的一些實施例的又另一種DRAM的操作方法40的流程圖。參考圖6，操作方法40包括操作400、402、404、406、408和410。操作方法40從操作400開始，其中測試複數個記憶列的每一者的每一個記憶體單元的保留能力。操作方法40進行到操作402，其中針對該等記憶列的每一者，從該等記憶體單元中識別出一弱記憶體單元。當一記憶體單元的一保留能力未達到一臨界保留能力時，該記憶體單元被認為是一弱記憶體單元。操作方法40繼續到操作404，其中針對該等記憶列的每一者，判斷該弱記憶體單元的一數量是否達到一臨界數量。如果是肯定的，則操作方法40進行到操作406。在操作406中，識別該記憶列為一弱記憶列。在操作406之後，在操作408中，根據一第一更新率更新該弱記憶列。如果操作404的結果是否定的，則操作方法40前進到操作410，其中根據小於該第一更新率的一第二更新率更新該記憶列。操作方法40僅僅是一個示例，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法40之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。該弱記憶列具有較差的保留能力，因此該弱記憶列儲存的資料相對易於丟失。但是，在本揭露中，該弱記憶列根據較大的更新率被更新。因此，這種不利的問題可以得到解決。圖7是根據本揭露的一些實施例的一種動態隨機存取記憶體（dynamic random access memory，DRAM）50的示意圖。參考圖7，DRAM 50與參考圖1描述和說明的DRAM 10類似，除了例如DRAM 50包括一第一更新元件52和一第二更新元件54之外。第一更新元件52用於更新所有記憶列120、122和124。第二更新元件54用於更新一弱記憶列。識別該弱記憶列的方法類似於圖1和圖2的實施例中描述的方法。為了簡潔起見，在此省略詳細描述。圖8的示意圖圖示說明根據本揭露的一些實施例的圖7的DRAM 50的一更新操作。參照圖8，第一更新元件52根據第一更新率REF1更新所有的記憶列120、122和124。第二更新元件54根據第二更新率REF2進一步更新弱記憶列120。因此，施加到弱記憶列120的等效更新率（REF1 + REF2）大於施加到其餘記憶列122和124的更新率（REF1）。記憶列120具有較差的保留能力，因此記憶列120儲存的資料相對易於丟失。然而，記憶列120根據相對較大的更新率（REF1 + REF2）被更新。因此，這種不利的問題可以得到解決。圖9是根據本揭露的一些實施例的又更另一種DRAM的操作方法60的流程圖。參考圖9，操作方法60包括操作62、64、66和68。操作方法60從操作62開始，其中由一第一更新元件更新所有的複數個記憶列。操作方法60進行到操作64，其中針對該等記憶列的每一者，測試一保留能力以得到一測試結果。操作方法60繼續到操作66，其中基於該測試結果來識別該等記憶列中的一弱記憶列。操作方法60繼續操作68，其中由一第二更新元件更新該弱記憶列。操作方法60僅僅是一個例子，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法60之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。弱記憶列具有較差的保留能力，因此由弱記憶列儲存的資料相對易於丟失。但是，弱記憶列根據較大的更新率更新。因此，這種不利的問題可以得到解決。在本揭露中，記憶列120具有差的保留能力，因此記憶列120儲存的資料相對易於丟失。然而，更新元件18根據較大的更新率REF1更新記憶列120。因此，這種不利的問題可以得到解決。本揭露之一實施例，提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列及一更新元件。該記憶體陣列包括一第一記憶列和一第二記憶列，其中該第一記憶列的一保留能力與該第二記憶列的一保留能力不同。該更新元件經配置以以一第一方式更新該第一記憶列，並以一第二方式更新該第二記憶列。本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列、一測試元件、一控制元件、一更新元件。該記憶體陣列包括複數個記憶列。該測試元件經配置以測試該等記憶列的一保留能力以得到一測試結果。該控制元件經配置以基於該測試結果來識別該等記憶列中的一弱記憶列，其中該弱記憶列的該保留能力比一其餘記憶列的該保留能力差。該更新元件經配置以以一第一方式更新該弱記憶列，並以一第二方式更新該其餘記憶列。本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一記憶體陣列、一測試元件、一控制元件、一第一更新元件、一第二更新元件。該記憶體陣列包括複數個記憶列。該測試元件經配置以測試該等記憶列的一保留能力以得到一測試結果。該控制元件經配置以基於該測試結果來識別該等記憶列中的一弱記憶列，其中該弱記憶列的該保留能力比一其餘記憶列的該保留能力差。該第一更新元件經配置以更新所有的該等記憶列。該第二更新元件經配置以更新該弱記憶列。雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10‧‧‧動態隨機存取記憶體

12‧‧‧記憶體陣列

14‧‧‧測試元件

16‧‧‧控制元件

18‧‧‧更新元件

20‧‧‧操作方法

22‧‧‧操作

24‧‧‧操作

26‧‧‧操作

28‧‧‧操作

30‧‧‧操作方法

36‧‧‧操作

38‧‧‧操作

40‧‧‧操作方法

50‧‧‧動態隨機存取記憶體

52‧‧‧第一更新元件

54‧‧‧第二更新元件

60‧‧‧操作方法

62‧‧‧操作

64‧‧‧操作

66‧‧‧操作

68‧‧‧操作

120‧‧‧記憶列

122‧‧‧記憶列

124‧‧‧記憶列

140‧‧‧個記憶體單元

400‧‧‧操作

402‧‧‧操作

404‧‧‧操作

406‧‧‧操作

408‧‧‧操作

410‧‧‧操作

BL1‧‧‧位元線

BL2‧‧‧位元線

BLm‧‧‧位元線

WL1‧‧‧字元線

WL2‧‧‧字元線

WLn‧‧‧字元線

REF1‧‧‧第一更新率

REF2‧‧‧第二更新率

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1是根據本揭露的一些實施例的一種動態隨機存取記憶體（dynamic random access memory，DRAM）的示意圖。圖2是根據本揭露的一些實施例的一種DRAM的操作方法的流程圖。圖3是根據本揭露的一些實施例的圖1的DRAM的示意圖。圖4的示意圖圖示說明根據本揭露的一些實施例的圖3的DRAM的一更新操作。圖5是根據本揭露的一些實施例的另一種DRAM的操作方法的流程圖。圖6是根據本揭露的一些實施例的又另一種DRAM的操作方法的流程圖。圖7是根據本揭露的一些實施例的一種動態隨機存取記憶體（dynamic random access memory，DRAM）的示意圖。圖8的示意圖圖示說明根據本揭露的一些實施例的圖7的DRAM的一更新操作。圖9是根據本揭露的一些實施例的又更另一種DRAM的操作方法的流程圖。

Claims

一種動態隨機存取儲存器(dynamic random access memory，DRAM)，包括：一記憶體陣列，包括一第一記憶列和一第二記憶列，其中該第一記憶列的一保留能力與該第二記憶列的一保留能力不同；以及一更新元件，經配置以以一第一方式更新該第一記憶列，並以一第二方式更新該第二記憶列；其中該第一記憶列的該保留能力比該第二記憶列的該保留能力差，其中該更新元件經配置以根據一第一更新率更新該第一記憶列，並且根據小於該第一更新率的一第二更新率更新該第二記憶列。
如請求項1所述之DRAM，其中該第一記憶列的該保留能力不滿足一臨界保留能力，並且該第二記憶列的該保留能力滿足該臨界保留能力，其中該更新元件經配置以根據一第一更新率更新該第一記憶列且根據小於該第一更新率的一第二更新率更新該第二記憶列。
如請求項2所述之DRAM，其中該第一記憶列和該第二記憶列的每一者包括複數個記憶體單元，其中該第一記憶列的該等記憶體單元的一弱記憶體單元的一數量達到一臨界數量，以及其中該第二記憶列的該等記憶體單元的一弱記憶體單元的一數量未達到該臨界數量，其中對於該第一記憶列和該第二記憶列中的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。
如請求項3所述之DRAM，其中該臨界數量是1。
如請求項3所述之DRAM，其中該保留能力包括保留時間。
一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一記憶體陣列，包括複數個記憶列；一測試元件，經配置以測試該等記憶列的一保留能力以得到一測試結果；一控制元件，經配置以基於該測試結果來識別該等記憶列中的一弱記憶列，其中該弱記憶列的該保留能力比一其餘記憶列的該保留能力差；以及一更新元件，經配置以以一第一方式更新該弱記憶列，並以一第二方式更新該其餘記憶列。
如請求項6所述之DRAM，其中該更新元件經配置以根據一第一更新率更新該弱記憶列，且根據小於該第一更新率的一第二更新率更新該其餘記憶列。
如請求項7所述之DRAM，其中該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力比該其餘記憶列的該一個記憶體單元的該保留能力差。
如請求項7所述之DRAM，其中該弱記憶列的該保留能力不滿足一臨界保留能力，並且該其餘記憶列的該保留能力滿足該臨界保留能力。
如請求項9所述之DRAM，其中該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力不滿足該臨界保留能力，以及其中該其餘記憶體單元的該一個記憶體單元的該保留能力滿足該臨界保留能力。
如請求項7所述之DRAM，其中該測試元件經配置以測試該等記憶列的該每一者的每一個記憶體單元的該保留能力，其中該弱記憶列的一弱記憶體單元的一數量達到一臨界數量，以及其中該其餘記憶列的一弱記憶體單元的一數量未達到該臨界數量，其中對該弱記憶列和該其餘記憶列的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。
如請求項11所述之DRAM，其中該臨界數量是1。
如請求項6所述之DRAM，其中該保留能力包括保留時間。
一種動態隨機存取儲存器(dynamic random access memory，DRAM)，包括：一記憶體陣列，包括複數個記憶列；一測試元件，經配置以測試該等記憶列的一保留能力以得到一測試結果；一控制元件，經配置以基於該測試結果來識別該等記憶列中的一弱記憶列，其中該弱記憶列的該保留能力比一其餘記憶列的該保留能力差；一第一更新元件，經配置以更新所有的該等記憶列；以及一第二更新元件，經配置以更新該弱記憶列。
如請求項14所述之DRAM，其中該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力比該其餘記憶列的該一個記憶體單元的該保留能力差。
如請求項14所述之DRAM，其中該弱記憶列的該保留能力不滿足一臨界保留能力，並且該其餘記憶列的該保留能力滿足該臨界保留能力。
如請求項16所述之DRAM，其中該測試元件經配置以測試該等記憶列的每一者的一個記憶體單元的該保留能力，其中該弱記憶列的該一個記憶體單元的該保留能力不滿足該臨界保留能力，以及其中該其餘記憶體單元的該一個記憶體單元的該保留能力滿足該臨界保留能力。
如請求項16所述之DRAM，其中該測試元件經配置以測試該等記憶列的該每一者的每一個記憶體單元的該保留能力，其中該弱記憶列的一弱記憶體單元的一數量達到一臨界數量，以及其中該其餘記憶列的該弱記憶體單元的一數量未達到該臨界數量，其中對該弱記憶列和該其餘記憶列的每一者，該弱記憶體單元的該保留能力不滿足該臨界保留能力。
如請求項14所述之DRAM，其中該臨界數量是1。