TWI680457B - 動態隨機存取記憶體及其操作方法 - Google Patents

動態隨機存取記憶體及其操作方法 Download PDF

Info

Publication number
TWI680457B
TWI680457B TW107122982A TW107122982A TWI680457B TW I680457 B TWI680457 B TW I680457B TW 107122982 A TW107122982 A TW 107122982A TW 107122982 A TW107122982 A TW 107122982A TW I680457 B TWI680457 B TW I680457B
Authority
TW
Taiwan
Prior art keywords
temperature
memory
critical
hammer
dram
Prior art date
Application number
TW107122982A
Other languages
English (en)
Other versions
TW201928966A (zh
Inventor
許庭碩
Ting-Shuo Hsu
陳至仁
Chih-Jen Chen
Original Assignee
南亞科技股份有限公司
Nanya Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司, Nanya Technology Corporation filed Critical 南亞科技股份有限公司
Publication of TW201928966A publication Critical patent/TW201928966A/zh
Application granted granted Critical
Publication of TWI680457B publication Critical patent/TWI680457B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本揭露提供一種動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)及其操作方法。該DRAM包括一儲存區及一控制元件。該儲存區包括一記憶列。該控制元件經配置以根據該DRAM的溫度，選擇性地准許該記憶列有資格進行一列錘子更新(row-hammer refresh)。

Description

動態隨機存取記憶體及其操作方法
本申請案主張2017/12/22申請之美國臨時申請案第62/609,840號及2018/03/12申請之美國正式申請案第15/918,355號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種動態隨機存取記憶體(DRAM)及其操作方法，特別是關於一種DRAM溫度感測的操作管理方法。
動態隨機存取記憶體(dynamic random access memory，DRAM)是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料儲存在單獨的電容器中最簡單的DRAM單元包括單個N型金屬氧化物半導體(n-type metal-oxide-semiconductor，NMOS)電晶體和單個電容器。如果電荷儲存在電容器中，則根據所使用的慣例，該單元被稱為儲存邏輯高。如果不存在電荷，則稱該單元儲存邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新儲存在電容器中的電荷。由於電容器只能儲存非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線(bit line，BL)，其中位元線對中的第一位被稱為位線真(bit line true， BLT)，另一個是位元線補數(bit line complement，BLC)。單個NMOS電晶體的閘極由字元線(word line，WL)控制。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一種動態隨機存取記憶體(DRAM)。該DRAM包括一儲存區及一控制元件。該儲存區包括一記憶列。該控制元件經配置以根據該DRAM的一溫度，選擇性地准許該記憶列有資格進行一列錘子更新。
在一些實施例中，該DRAM更包括一感測器，經配置以感測該動態隨機存取記憶體的該溫度。
在一些實施例中，該控制元件更經配置以根據該溫度及該記憶列的存取次數，選擇性地准許記憶列有資格進行該列錘子更新。
在一些實施例中，該控制元件更經配置以根據該溫度和一臨界溫度間的一比較結果來判斷出一臨界次數，該臨界次數係經配置以判斷該記憶列是否有資格進行該列錘子更新。
在一些實施例中，該控制元件更經配置以根據該臨界次數，選擇性地准許該記憶列有資格進行該列錘子更新。
在一些實施例中，當該溫度高於該臨界溫度時，該控制元件判斷出一第一臨界次數。當該溫度低於該臨界溫度時，該控制元件判斷出大於該第一臨界次數的一第二臨界次數。
在一些實施例中，該控制元件更經配置以根據該溫度，調 整一臨界次數，該臨界次數係經配置以判斷該記憶列是否有資格進行該列錘子更新。
在一些實施例中，該控制元件更經配置以根據該臨界次數，選擇性地准許該記憶列有資格進行該列錘子更新。
本揭露另提供一種動態隨機存取記憶體(DRAM)。該DRAM包括一感測器和一儲存區。該感測器經配置以感測該動態隨機存取記憶體的一溫度。該儲存區包括一記憶列。判斷該記憶列是否有資格進行一列錘子更新的一臨界次數和該溫度是正相關。
在一些實施例中，該動態隨機存取記憶體更包括一控制元件。該控制元件經配置以根據該臨界次數，選擇性地准許該記憶列有資格進行一列錘子更新。
在一些實施例中，該控制元件更經配置以根據該溫度和該記憶列的存取次數，選擇性地准許該記憶列有資格進行列錘子更新。
在一些實施例中，該控制元件更經配置以根據該溫度和一臨界溫度間的一比較結果來判斷出該臨界次數。
在一些實施例中，當該溫度高於該臨界溫度時，該控制元件判斷出一第一臨界次數。當該溫度低於該臨界溫度時，該控制元件判斷出大於該第一臨界次數的一第二臨界次數。
在一些實施例中，該控制元件更經配置以根據該溫度，調整該臨界次數。
本揭露另提供一種動態隨機存取記憶體(DRAM)的操作方法。該操作方法包括：感測該DRAM的一溫度；以及根據該溫度，選擇性地准許該記憶列有資格進行一列錘子更新。
在一些實施例中，該操作方法更包括：根據該溫度及該記憶列的存取次數，選擇性地准許該記憶列有資格進行一列錘子更新。
在一些實施例中，該操作方法更包括：根據該溫度和一臨界溫度間的一比較結果來判斷出一臨界次數，該臨界次數係經配置以判斷該記憶列是否有資格進行該列錘子更新。
在一些實施例中，該操作方法更包括：根據該臨界次數，選擇性地准許該記憶列有資格進行該列錘子更新。
在一些實施例中，該操作方法更包括：根據該溫度，調整一臨界次數，該臨界次數係經配置以判斷該記憶列是否有資格進行該列錘子更新。
在一些實施例中，該操作方法更包括：根據該臨界次數，選擇性地准許該記憶列有資格進行該列錘子更新。
在一些現有的DRAM中，不論溫度如何，執行列錘子更新的臨界值都是不變的。因此，在較低溫度和給定的操作環境下，列錘子更新次數較高。因此，DRAM的功率耗損相對較無效能。此外，在較高溫度和給定的操作環境下，列錘子更新次數較低。結果，DRAM儲存的資料更有可能遺失。
在本揭露中，控制元件不僅根據記憶列的存取次數，而且根據溫度來判斷是否准許記憶列有資格進行列錘子更新。在較低的溫度下，執行列錘子更新的臨界值相對較高。因此，在給定的操作環境中，列錘子更新次數較低。因此，DRAM的功率耗損相對較有效能。此外，在較高的溫度下，執行列錘子更新的臨界值相對較低。因此，在給定的操作環境中，列錘子更新次數較高。如此，在較高溫度，記憶體列儲存的資料較 不易遺失。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10‧‧‧動態隨機存取記憶體(DRAM)
12‧‧‧記憶體陣列
14‧‧‧更新元件
16‧‧‧控制元件
18‧‧‧感測器
20‧‧‧方法
22‧‧‧操作
24‧‧‧操作
30‧‧‧方法
32‧‧‧操作
34‧‧‧操作
36‧‧‧操作
40‧‧‧方法
42‧‧‧操作
50‧‧‧方法
120‧‧‧記憶胞
122‧‧‧記憶列
124‧‧‧記憶列
126‧‧‧記憶列
500‧‧‧操作
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
508‧‧‧操作
510‧‧‧操作
ACTIVE‧‧‧命令
ADDR2‧‧‧位址
BL1...BLm‧‧‧位元線
ROW_HAM‧‧‧列錘子更新
T1‧‧‧溫度
T2‧‧‧溫度
Tth‧‧‧臨界溫度
WL1...WLn‧‧‧字元線
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1是示意圖，例示本揭露的一些實施例之動態隨機存取記憶體(DRAM)；圖2是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的操作方法；圖3是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體的操作；圖4是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體的另一操作；圖5是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體判斷出一臨界次數的方案的操作。
圖6是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體、圖5方案的另一操作； 圖7是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的另一操作方法；圖8是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體在調整臨界次數方案的操作。
圖9是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的另一操作方法；以及圖10是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的另一操作方法。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1是示意圖，例示本揭露的一些實施例之動態隨機存取記憶體(DRAM)10。參照圖1，DRAM 10包括具有記憶體陣列12的儲存區、更新元件14、控制元件16以及感測器18。
記憶體陣列12經配置以儲存資料。記憶體陣列12包括以二維陣列排列的複數個記憶胞120。記憶胞120經配置以儲存資料。除了記憶胞120，記憶體陣列12更包括複數個字元線(WL至WLn)，和複數個位元線(BL1至BLm)，其中n和m是正整數。字元線(WL1至WLn)和位元線(BL1至BLm)用於控制關聯的記憶胞120的操作。記憶胞120在一單個列中，字元線經配置以存取該等記憶胞120，該等記憶胞120可視為一個記憶列。為便於討論，下列圖中，字元線、位元線和記憶胞未被描繪，僅示出記憶列。此外，在本實施例中，描述並圖示單個記憶體陣列12。但是，本揭露不限於此。在一些實施例中，DRAM 10可以包括複數個記憶體陣列，該等記憶體陣列和記憶體陣列12以相同的方式操作，如下所述。
更新元件14經配置以在記憶體陣列12上執行列錘子更新，以減輕或甚至消除列錘子效應(row-hammer effect)。更詳細地說，當在記憶列自刷新周期內，多次存取記憶列時，記憶列受到列錘子效應。例如，當在自刷新周期內存取記憶列的次數超過，例如約300,000次時，記憶列受到列錘子效應，也就是，可能發生列錘子效應。為更了解列錘子效應，假設與記憶列(以下稱為目標列)相鄰的兩記憶列(以下稱為受害列)的記憶胞120具有一邏輯高。如果在給定的時間區段內，存取目標列超過例如大約300,000次，在未存取受害記憶列的情況下，受害記憶列儲存的資料可能從邏輯高翻轉為邏輯低，此效應稱為列錘子效應。因為此種翻轉並非在計畫中，因此這種翻轉可能導致DRAM 10異常工作，或者提供錯誤的資 料。
感測器18經配置以感測DRAM 10的溫度。在一實施例中，感測器18可以安排在記憶體陣列12中，在電路設計者感興趣的記憶列的附近。因此，基於這樣的記憶列的溫度，控制元件16能夠執行一操作。
控制元件16經配置以根據感測器18感測的溫度和記憶列的存取次數，選擇性地准許記憶列有資格進行一列錘子更新。
通常，隨著溫度升高，發生列錘子效應可能性增加。相反地，如果溫度較低，即使在自刷新周期內多次存取記憶列，這種可能性也較低。
在本揭露中，控制元件16不僅基於記憶列的存取次數，而且基於感測器18感測的溫度，判斷是否准許記憶列有資格進行列錘子更新。
控制元件16在較低溫度及一給定的操作環境中的功能為准許較高的臨界值來執行列錘子更新。因為不容易達到這樣的臨界值，因此執行列錘子更新的次數較少。因此，DRAM 10的功率消耗是相對較有效率地。
此外，控制元件16在較高溫度及一給定的操作環境中的功能為准浦較低的臨界值來執行列錘子更新。因為容易達到這樣的臨界值，因此執行列錘子更新的次數較多。如此，在較高溫度，儲存在記憶列的資料較不易遺失。
在一些現有的DRAM中，不論溫度如何，執行列錘子更新的臨界值都是不變的。如前所述，在較低溫度下，列錘子效應發生的可能性較低。不需要經常進行列錘子更新。但是，因為現有的DRAM中，臨界 是不變的，在較低溫度和一給定的操作環境下，列錘子更新次數仍然較多。因此，DRAM的功消耗是相對較無效率地。此外，在較高溫度和一給定的操作環境下，列錘子更新次數較低。結果，儲存在DRAM的資料更有可能遺失。
圖2是流程圖，例示本揭露的一些實施例之DRAM 20的操作方法；參照圖2，操作方法20包括操作22和24。
操作方法20從操作22開始，其中感測DRAM的溫度。
操作方法20繼續操作24，其中根據DRAM的溫度，選擇性地准許記憶列有資格進行一列錘子更新。
操作方法40僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法40之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，採用操作方法20執行列錘子更新之DRAM的功率消耗是相對較有效率地。
圖3是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體10的操作。參照圖3，記憶體陣列12包括記憶列122、124和126。
在操作中，感測器18感測DRAM 10的溫度T1，並傳輸感測結果到控制元件16。控制元件16根據溫度T1，判斷出臨界次數是Y次，例如5,000次。此外，控制元件16接收一ACTIVE命令，ACTIVE命令指示存取與ADDR2位址相關聯的記憶列124 X次，例如小於Y次的3,000次。因此，控制元件16不准許記憶列124有資格進行列錘子更新(換句話 說，控制元件16禁止在記憶列124上執行列錘子更新)。
圖4是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體10的另一操作。參照圖4，在操作中，控制元件16接收ACTIVE命令，ACTIVE命令指示存取與ADDR2位址相關聯的記憶列124Y次，其中Y次等於臨界次數(換句話說，根據溫度T1判斷出Y次)。因此，控制元件16准許記憶列124有資格進行列錘子更新(換句話說，控制元件16准許在記憶列124執行列錘子更新)。
圖5是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體10判斷出一臨界次數的方案的操作。參照圖5，控制元件16根據溫度和一臨界溫度間的一比較結果，判斷出一臨界次數，藉以判斷該記憶列124是否有資格進行列錘子更新。
在圖5所示方案中，感測器18感測溫度T1，其中T1小於臨界溫度Tth。相應地，控制元件16根據溫度T1和臨界溫度Tth間的比較結果來判斷出臨界次數是Y次。
因為控制元件16接收到小於Y次的X次ACTIVE命令，其中Y次是臨界次數。因此，控制元件16不准許記憶列124有資格進行列錘子更新。
圖6是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體、圖5之方案的另一操作。參照圖6，感測器18感測溫度T2，其中T2大於臨界溫度Tth。相應地，控制元件16判斷出臨界次數是小於Y次的X次，其中X次是根據溫度T2與臨界溫度Tth間的一比較結果來判斷。
因為控制元件16接收X次的ACTIVE命令。存取X次等於X 次的臨界次數。因此，控制元件16准許記憶列124有資格進行列錘子更新。
對比圖5例示實施例，在較高溫度下，如圖6所示，臨界次數(X次)較低，因此很容易達到。在一給定的操作環境中，對記憶列124執行相對頻繁地列錘子更新。如此，儲存在記憶列124的資料較不易遺失。
相比之下，比較圖5和圖4實施例，在圖4實施例中，溫度T1較低，因此臨界次數(Y次)較高，因此不容易達到。在一給定的操作環境中，對記憶列124執行相對不頻繁地列錘子更新。因此，DRAM 10的功率消耗相對較有效率地。
在一些現有的DRAM中，判斷記憶列是否適合列錘子更新的臨界次數是固定、不能改變的，特別是不能根據DRAM的溫度來改變。如此，在較高溫度下操作的DRAM判斷是否執行列錘子更新的臨界次數仍然根據在較低溫度下操作的DRAM所使用的相同的臨界次數。因此，DRAM儲存的資料更有可能遺失。相反地，當溫度降到較低的溫度時，臨界次數不會改變，因此仍然保持相對較低。較低臨界次數很容易達到，因此在給定的操作環境中相對頻繁地執行列錘子更新。因此，DRAM的功率消耗相對較無效率地。
圖7是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的另一操作方法30。參照圖7，操作方法30與圖2描述和說明的方法20類似，操作方法30另包括操作34和36。
操作方法30開始於操作34，其中根據DRAM的溫度和一臨界溫度間的比較結果，決定一臨界次數，藉以判斷該記憶列是否有資格進行列錘子更新。
操作方法30繼續操作36，其中根據臨界次數，選擇性地准許記憶列有資格進行一列錘子更新。
操作方法30僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法30之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，採用操作方法30執行列錘子更新之DRAM的功率消耗較有效率地。
圖8是示意圖，例示說明本揭露的一些實施例，圖1之動態隨機存取記憶體10在調整臨界次數方案中的操作。參照圖8，控制元件16經配置以根據溫度調整一臨界次數，該臨界次數係經配置以判斷記憶列124是否有資格進行列錘子更新，並且根據該臨界次數選擇性地准許記憶列124有資格進行列錘子更新。
例如，在第一狀態下，感測器18感測DRAM 10的溫度是T1。控制元件16根據溫度T1，判斷出臨界次數是Y次。
在第一狀態之後的第二狀態中，感測器18感測DRAM 10的溫度是T2(小於溫度T1)。根據溫度T2，控制元件16將臨界次數從Y次增加到大於Y次的Z次。因為Y次的存取次數小於減少的Z次(臨界次數)，在符合臨界次數為Y次的情況下，控制元件16將准許記憶列124具有資格，否則不准許記憶列124具有資格。簡而言之，判斷記憶列是否有資格進行一列錘子更新的臨界次數和溫度是正相關。因此，DRAM 10的功率消耗相對較有效率地。
在圖8所示的實施例中，僅描述和說明臨界數的增加。但 是，本揭露不限於此。臨界次數的減少可依照類似於臨界次數的增加的方式來實現。
圖9是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的另一操作方法40。參照圖9，操作方法40與圖7描述和說明的操作方法30類似，操作方法40另包括操作42。
在操作方法42中，根據DRAM的溫度，調整臨界次數。
操作方法40僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法40之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，採用操作方法40執行列錘子更新之DRAM的功率消耗相對較有效率地。
圖10是流程圖，例示本揭露的一些實施例之動態隨機存取記憶體的另一操作方法50。參照圖10，方法50與圖2描述和說明的操作方法20類似，除了例如操作方法50包括操作500、502、504、506、508和510之外。
在操作22之後，操作方法50繼續操作500，其中判斷溫度是否改變。如果溫度改變，操作方法50繼續操作502，其中調整臨界次數。如果溫度未改變，操作方法50進行到操作504，其中保持臨界次數不變。
在操作502和504之後，操作方法50繼續操作506，其中判斷記憶列的存取次數是否達到臨界次數。如果存取次數達到臨界次數，方法50進行到操作508，其中准許記憶列有資格進行列錘子更新。如果存取 次數未達到臨界次數，則方法50繼續操作510，其中禁止記憶列有資格進行列錘子更新。
操作方法50僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法50之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，採用操作方法50執行列錘子更新DRAM的功率消耗相對較有效率地。
在本揭露中，對比圖5例示實施例，在較高溫度下，如圖6所示，臨界次數(X次)較低，因此很容易達到。在一給定的操作環境中，對記憶列124執行相對頻繁地列錘子更新。如此，記憶列124儲存的資料較不易遺失。相比之下，比較圖5和圖4實施例，在圖4實施例中，溫度T1較低，因此臨界次數(Y次)較高，因此不容易達到。在一給定的操作環境中，對記憶列124執行相對不頻繁地列錘子更新。因此，DRAM 10的功率消耗相對較有效率地。
本揭露提供一種動態隨機存取記憶體(DRAM)。該DRAM包括一儲存區及一控制元件。該儲存區包括一記憶列。該控制元件經配置以根據該DRAM的溫度，選擇性地准許該記憶列有資格進行一列錘子更新(row-hammer refresh)。
本揭露另提供一種動態隨機存取記憶體(DRAM)。該DRAM包括一感測器和一儲存區。該感測器經配置以感測該動態隨機存取記憶體的一溫度。該儲存區包括一記憶列。判斷該記憶列是否有資格進行一列錘子更新的一臨界次數和該溫度是正相關。
本揭露另提供一種動態隨機存取記憶體(DRAM)的操作方法。該操作方法包括：感測該DRAM的一溫度；以及根據該溫度，選擇性地准許該記憶列有資格進行一列錘子更新。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

Claims (10)

  1. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一儲存區，包括一記憶列；以及一控制元件，經配置以根據該DRAM的一溫度和一臨界溫度間的一比較結果判斷出一臨界次數，並根據該臨界次數選擇性地准許該記憶列有資格進行一列錘子更新(row-hammer refresh)，其中該臨界次數經配置以判斷該記憶列是否有資格進行該列錘子更新，其中，當該溫度高於該臨界溫度時，該控制元件判斷出一第一臨界次數，以及當該溫度低於該臨界溫度時，該控制元件判斷出大於該第一臨界次數的一第二臨界次數。
  2. 如請求項1所述的DRAM，更包括：一感測器，經配置以感測該動態隨機存取記憶體的該溫度。
  3. 如請求項1所述的DRAM，其中該控制元件更經配置以根據該溫度及該記憶列的存取次數，選擇性地准許該記憶列有資格進行該列錘子更新。
  4. 如請求項1所述的DRAM，其中該控制元件更經配置以根據該溫度，調整該臨界次數，該臨界次數係經配置以判斷該記憶列是否有資格進行該列錘子更新。
  5. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一感測器，經配置以感測該動態隨機存取記憶體的一溫度；一儲存區，包括一記憶列；以及一控制元件，經配置以根據該溫度和一臨界溫度間之一比較結果來判斷一臨界次數，並根據該臨界次數選擇性地准許該記憶列有資格進行一列錘子更新，其中該臨界次數和該溫度是正相關，其中，當該溫度高於該臨界溫度時，該控制元件判斷出一第一臨界次數，以及當該溫度低於該臨界溫度時，該控制元件判斷出大於該第一臨界次數的一第二臨界次數。
  6. 如請求項5所述的DRAM，其中該控制元件更經配置以根據該溫度和該記憶列的存取次數，選擇性地准許該記憶列有資格進行該列錘子更新。
  7. 如請求項5所述的DRAM，其中該控制元件更經配置以根據該溫度，調整該臨界次數。
  8. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)的操作方法，包括：感測該DRAM的一溫度；根據該溫度，選擇性地准許該記憶列有資格進行一列錘子更新；根據該溫度和一臨界溫度間的一比較結果來判斷出一臨界次數，該臨界次數經配置以判斷該記憶列是否有資格進行該列錘子更新；以及根據該臨界次數，選擇性地准許該記憶列有資格進行該列錘子更新，其中，當該溫度高於該臨界溫度時，該動態隨機存取記憶體中之一控制元件判斷出一第一臨界次數，以及當該溫度低於該臨界溫度時，該控制元件判斷出大於該第一臨界次數的一第二臨界次數。
  9. 如請求項8所述的操作方法，更包括：根據該溫度及該記憶列的存取次數，選擇性地准許該記憶列有資格進行一列錘子更新。
  10. 如請求項8所述的操作方法，更包括：根據該溫度，調整該臨界次數，該臨界次數係經配置以判斷該記憶列是否有資格進行該列錘子更新。
TW107122982A 2017-12-22 2018-07-03 動態隨機存取記憶體及其操作方法 TWI680457B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762609840P 2017-12-22 2017-12-22
US62/609,840 2017-12-22
US15/918,355 US10304516B1 (en) 2017-12-22 2018-03-12 DRAM for storing data and method of operating the same
US15/918,355 2018-03-12

Publications (2)

Publication Number Publication Date
TW201928966A TW201928966A (zh) 2019-07-16
TWI680457B true TWI680457B (zh) 2019-12-21

Family

ID=66636252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122982A TWI680457B (zh) 2017-12-22 2018-07-03 動態隨機存取記憶體及其操作方法

Country Status (3)

Country Link
US (1) US10304516B1 (zh)
CN (1) CN109961815B (zh)
TW (1) TWI680457B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773203B (zh) * 2021-03-19 2022-08-01 華邦電子股份有限公司 半導體記憶體裝置
US11417385B1 (en) 2021-04-12 2022-08-16 Winbond Electronics Corp. Semiconductor memory apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210071795A (ko) * 2019-12-06 2021-06-16 에스케이하이닉스 주식회사 메모리 및 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140355332A1 (en) * 2013-05-30 2014-12-04 Samsung Electronics Co., Ltd. Volatile memory device and refresh method thereof
US20170076779A1 (en) * 2012-06-30 2017-03-16 Intel Corporation Row hammer refresh command
US9715937B1 (en) * 2016-06-15 2017-07-25 Sandisk Technologies Llc Dynamic tuning of first read countermeasures
US20170287547A1 (en) * 2016-03-31 2017-10-05 Micron Technology, Inc. Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
US8122187B2 (en) * 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7843753B2 (en) * 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170076779A1 (en) * 2012-06-30 2017-03-16 Intel Corporation Row hammer refresh command
US20140355332A1 (en) * 2013-05-30 2014-12-04 Samsung Electronics Co., Ltd. Volatile memory device and refresh method thereof
US20170287547A1 (en) * 2016-03-31 2017-10-05 Micron Technology, Inc. Semiconductor device
WO2017171927A1 (en) * 2016-03-31 2017-10-05 Micron Technology, Inc. Semiconductor device
US9715937B1 (en) * 2016-06-15 2017-07-25 Sandisk Technologies Llc Dynamic tuning of first read countermeasures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773203B (zh) * 2021-03-19 2022-08-01 華邦電子股份有限公司 半導體記憶體裝置
US11417385B1 (en) 2021-04-12 2022-08-16 Winbond Electronics Corp. Semiconductor memory apparatus

Also Published As

Publication number Publication date
TW201928966A (zh) 2019-07-16
CN109961815A (zh) 2019-07-02
CN109961815B (zh) 2021-04-09
US10304516B1 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
US11217297B2 (en) Techniques for reducing row hammer refresh
US9799391B1 (en) Dram circuit, redundant refresh circuit and refresh method
US9818469B1 (en) Refresh control device and semiconductor device including the same
US9691466B1 (en) Memory device including refresh controller
CN107610732B (zh) 存储器件及其操作方法
US9685240B1 (en) Memory device to alleviate the effects of row hammer condition and memory system including the same
US7613061B2 (en) Method and apparatus for idle cycle refresh request in DRAM
KR101799482B1 (ko) 기입 어시스트 회로를 포함하는 정적 메모리 장치
JP6211186B2 (ja) Ｄｒａｍサブアレイレベル自律リフレッシュメモリコントローラの最適化
TWI680457B (zh) 動態隨機存取記憶體及其操作方法
TWI668692B (zh) 動態隨機存取記憶體
US20100157650A1 (en) Ferroelectric memory
US20160139833A1 (en) Memory apparatus and method for accessing memory
US9934835B2 (en) Semiconductor device capable of reducing power consumption
TWI687929B (zh) 混合記憶體系統及其操作方法
US11749333B2 (en) Memory system
CN109390010B (zh) 动态随机存取存储器及其操作方法
CN109961816B (zh) 动态随机存取存储器及其操作方法
CN115954026A (zh) 刷新次数确定方法及设备
US10354713B2 (en) DRAM and method for determining binary logic using a test voltage level
TWI652672B (zh) 動態隨機存取記憶體及其操作方法
CN109859789B (zh) 动态随机存取存储器及其操作方法
TWI652674B (zh) 動態隨機存取記憶體
TWI680372B (zh) 動態隨機存取記憶體及其操作方法
CN109961814B (zh) 动态随机存取存储器及其操作方法