CN109390010B - 动态随机存取存储器及其操作方法 - Google Patents

动态随机存取存储器及其操作方法 Download PDF

Info

Publication number
CN109390010B
CN109390010B CN201711432063.4A CN201711432063A CN109390010B CN 109390010 B CN109390010 B CN 109390010B CN 201711432063 A CN201711432063 A CN 201711432063A CN 109390010 B CN109390010 B CN 109390010B
Authority
CN
China
Prior art keywords
word line
hot
condition
normal word
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711432063.4A
Other languages
English (en)
Other versions
CN109390010A (zh
Inventor
李忠勋
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109390010A publication Critical patent/CN109390010A/zh
Application granted granted Critical
Publication of CN109390010B publication Critical patent/CN109390010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)及其操作方法。该DRAM包括一普通区、一热区、一控制元件。该普通区包括多个记忆胞，并可受控于一普通字元线。该热区包括多个记忆胞，并可受控于一热字元线。该控制元件在满足一条件以前以及当该普通字元线已经被频繁存取时，复制与该普通字元线有关的该等记忆胞储存的一数据为一复制数据，并且将该复制数据储存至与该热字元线有关的该等记忆胞中；在满足该条件以前，存取该普通字元线；以及只有在符合该条件时，不再存取该普通字元线。该条件包括该普通字元线的一存取频率达到一临界频率。

Description

动态随机存取存储器及其操作方法
技术领域
本公开涉及一种动态随机存取存储器，尤其是指包括被频繁存取的记忆胞的动态随机存取存储器，及其操作方法。
背景技术
动态随机存取存储器(dynamic random access memory，DRAM)是一种随机存取存储器的型态。该种型态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对中的第一位被称为位线真(bit line true，BLT)，另一个是位元线补数(bit line complement，BLC)。单个NMOS晶体管的栅极由字元线(word line，WL)控制。
上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一普通区、一热区、一控制元件。该普通区包括多个记忆胞，可受控于一普通字元线。该热区包括多个记忆胞，可受控于一热字元线。该控制元件，经配置以在满足一条件以前以及当该普通字元线已经被频繁存取时，复制与该普通字元线有关的该等记忆胞储存的一数据为一复制数据，并且将该复制数据储存至与该热字元线有关的该等记忆胞中；在满足该条件以前，该控制元件经配置以存取该普通字元线；以及只有在符合该条件时，该控制元件经配置以不再存取该普通字元线，其中该条件包括该普通字元线的一存取频率达到一临界频率。
在本公开的一些实施例中，该临界频率为一第二临界频率，以及其中该控制元件只有在满足一第一条件时复制该数据，其中该第一条件指的是该普通字元线的该存取频率达到一第一临界频率，其中该第一临界频率小于该第二临界频率。
在本公开的一些实施例中，该控制元件只有在满足该第一条件时建立一映射关系，该映射关系指的是与该数据有关的一逻辑位址与一热区实体位址之间的关系。
在本公开的一些实施例中，该控制元件只有在满足该条件以及一映射关系存在时基于该热字元线的一热区实体位址存取该热字元线，其中该映射关系指的是与该数据有关的一逻辑位址与该热区实体位址之间的关系。
在本公开的一些实施例中，该控制元件判断该普通字元线的该存取频率是否达到该第一临界频率及该第二临界频率的一者的方法包括：检测该逻辑位址；以及计数该逻辑位址已经被检测多少次。
本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)的操作方法。该操作方法包括：在满足一条件以前，复制与一普通字元线有关的记忆胞储存的数据为一复制数据，并将该复制数据储存至与一热字元线有关的记忆胞中，其中该普通字元线容易有一行锤子效应，以及其中该条件包括该普通字元线的一存取频率达到一临界频率；在满足该条件以前，基于一逻辑位址，存取该普通字元线；只有在满足该条件时，基于该逻辑位址，存取该热字元线；以及只有在满足该条件时，不再从该字元线存取该数据。
在本公开的一些实施例中，该临界频率为一第二临界频率，以及其中该在满足该条件以前，复制与该普通字元线有关的记忆胞储存的数据为该复制数据，并将该复制数据储存至与该热字元线有关的记忆胞中包括：只有在满足一第一条件时，复制该数据，其中该第一条件指的是该普通字元线的该存取频率达到一第一临界频率，其中该第一临界频率小于该第二临界频率。
在本公开的一些实施例中，该操作方法还包括：只有在满足该第一条件时，建立该逻辑位址及一热区实体位址的一映射关系。
在本公开的一些实施例中，该只有在满足该条件时，基于该逻辑位址，存取该热字元线包括：只有在满足该条件以及一映射关系存在时，基于该热字元线的一热区实体位址存取该热字元线，其中该映射关系指的是与该数据有关的该逻辑位址与该热区实体位址之间的关系。
在本公开的一些实施例中，该操作方法还包括：通过检测该逻辑位址以及计数该逻辑位址已经被检测多少次，判断该普通字元线的该存取频率是否达到该第一临界频率及该第二临界频率的一者的方法。
在本公开中，只有在普通字元线的存取频率达到第一临界频率时，与该普通字元线相关联的记忆胞的所有数据将从普通区被复制到热区。只有在该普通字元线的存取频率达到第二临界频率时，热区中的热字元线代替普通字元线被存取。只有在满足第二条件时，不再存取容易有行锤子效应的普通字元线。结果，原本容易有行锤子效应的普通字元线，例如普通字元线，不再遭受行锤子效应。普通区中的行锤子效应被减轻或甚至消除，而不需增加普通字元线上的更新率或限制其存取次数。
此外，在热字元线上执行的存取操作的一部分类似于前面提到的更新操作。如上所述，当频繁地对热区中的热字元线执行更新操作时，热字元线具有抵抗行锤子效应的相对较好的能力。由于热区中的所有热字元线的存取频率相对较高，所以热区中的所有热字元线都具有抵抗行锤子效应的相对较好的能力。
在一些现有的操作方法中，可以通过限制给定周期内字元线的存取次数来减轻或消除行锤子效应。例如，在给定的周期内，字元线的存取次数被限制在小于30万次。结果，字元线不容易有行锤子效应。然而，相对较少的存取次数可能伴随着DRAM的相对较低的性能。
或者，可以通过增加DRAM的更新率来减轻或消除行锤子效应。更详细地，为了更新记忆胞，在更新操作中，将从记忆胞读取数据并随后写回到该记忆胞，以免丢失数据。更新率相对较高指的是，在给定的周期内执行更新操作相对较多次数，这确保了当前的数据与先前的数据相同。亦即，这确保了数据不容易被翻转。结果，抵抗行锤子效应的能力相对较好。然而，当更新率相对较高时，DRAM将消耗更多的功率。
上文已相当广泛地概述本公开的技术特征及优点，俾使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域技术人员亦应了解，这类等效建构无法脱离所附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为一种比较性的动态随机存取存储器(dynamic random access memory，DRAM)的示意图。
图2的示意式说明图1的比较性的DRAM的操作。
图3的示意式说明发明于图1的字元线的行锤子效应。
图4为根据本公开的一实施例的一种包括一控制元件的DRAM的示意图。
图5的示意式说明根据本公开的一实施例的图4的DRAM在一种情况下的操作；在该情况中，容易有行锤子效应的一普通字元线的存取频率未达到一临界频率。
图6的示意式说明根据本公开的一实施例的图4的DRAM在该种情况下的另一操作。
图7的示意式说明根据本公开的一实施例的图4的DRAM在一种情况下的操作，在该情况中，容易有行锤子效应的一普通字元线的存取频率达到一临界频率。
图8的流程式说明根据本公开的一实施例的一种DRAM的储存区域的操作方法。
图9的流程式说明根据本公开的一实施例的一种DRAM的储存区域的操作方法。
图10的示意式说明根据本公开的一实施例的图4的DRAM在一种情况下的操作，在该情况中，不存在一映射关系以及一普通字元线的存取频率未达到一第一临界频率。
图11的示意式说明根据本公开的一实施例的图4的DRAM在另一种情况下的操作，在该另一种情况中，不存在一映射关系以及一普通字元线的存取频率达到一第一临界频率。
图12的示意式说明根据本公开的一实施例的图4的DRAM在又另一种情况下的操作，在该又另一种情况中，存在一映射关系以及一普通字元线的存取频率未达到一第二临界频率。
图13的示意式说明根据本公开的一实施例的图4的DRAM在又更另一种情况下的操作，在该又更另一种情况中，存在一映射关系以及一普通字元线的存取频率达到一第二临界频率。
图14的流程式说明根据本公开的一实施例的另一种DRAM的储存区域的操作方法。
附图标记说明：
12 控制元件
14 储存区域
142 字元线
144 字元线
146 字元线
152 字元线
154 字元线
156 字元线
RHE 行锤子效应
D1 数据
D2 数据
D3 数据
L_ADD2 逻辑位址
P_ADD2 实体位址
22 控制元件
24 储存区域
240 普通区
242 普通字元线
244 普通字元线
246 普通字元线
250 热区
252 热字元线
254 热字元线
256 热字元线
Fth 临界频率
P_NADD2 普通实体位址
CD2 复制数据
30 操作方法
31 操作
32 操作
33 操作
34 操作
40 操作方法
41 操作
42 操作
43 操作
44 操作
Fth1 第一临界频率
Fth2 第二临界频率
P_HADD2 热区实体位址
50 操作方法
500 操作
502 操作
504 操作
506 操作
508 操作
510 操作
512 操作
514 操作
516 操作
518 操作
520 操作
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式的外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1为一种比较性的动态随机存取存储器(dynamic random access memory，DRAM)10的示意图。参照图1，DRAM 10包括一控制元件12和包括多个字元线(或，称为行)142、144、146、152、154和156的一储存区域14。
控制元件12经配置以控制字元线142、144、146、152、154和156的存取，以，例如，读取储存在字元线142、144、146、152、154和156相关连的记忆胞中的数据，或将数据写入至与字元线142、144、146、152、154和156相关连的记忆胞中。
字元线142、144、146、152、154和156中的每一者控制与其相关联的记忆胞。字元线142紧邻于字元线144，字元线144又与字元线146紧邻。字元线146紧邻字元线152，字元线152又紧邻字元线154。字元线154紧邻字元线156。
在操作中，当一字元线，诸如字元线142、144、146、152、154和156中的任一个，在给定周期内被存取超过例如约30万次时，字元线容易有行锤子效应(row hammer effect)，即可能发生行锤子效应。为了更好地理解行锤子效应，假设与字元线142相关联的记忆胞存储数据D1；与字元线144相关联的记忆胞存储数据D2；并且与字元线146相关联的记忆胞存储数据D3，如图1所示。如上所述，字元线142和字元线146及144紧邻。因此，如果字元线144在给定周期内被存取超过例如约30万次，则在没有存取字元线142和146的情况下数据D1及D3可能被翻转(flipped)。例如，数据从逻辑高翻转到逻辑低，反之亦然，这将参照图2和图3进行详细描述。这种情况称为行锤子效应。由于这样的翻转并不是想要的，这种翻转可能导致DRAM 10异常工作或提供错误的数据。
图2的示意式说明图1的比较性的DRAM10的操作。参照图2，控制元件12接收逻辑位址L_ADD2，基于逻辑位址L_ADD2得到实体地址P_ADD2，并且基于实体地址P_ADD2存取字元线144。控制元件12在给定周期内多次接收到逻辑位址L_ADD2，例如超过约30万次。因此，判断出控制元件12在给定周期内存取字元线144超过例如30万次。结果，字元线144容易有行锤子效应RHE。
图3的示意式说明发明于图1的字元线144的行锤子效应。参照图3，发生一行锤子效应。储存在与字元线142相关联的记忆胞中的数据从数据D1翻转到数据
Figure BDA0001525087060000091
其中数据D1的电压电平与数据
Figure BDA0001525087060000092
相反。类似地，储存在与字元线146相关联的记忆胞中的数据从数据D3被翻转到数据
Figure BDA0001525087060000093
其中数据D3的电压电平与数据
Figure BDA0001525087060000094
相反。需说明的是，从数据D1到数据
Figure BDA0001525087060000095
的翻转并不意味着与字元线142相关联的所有位元都改变。在某些情况下，只有一些位元被改变。类似地，从数据D3到数据
Figure BDA0001525087060000096
的翻转并不意味着与字元线146相关联的所有位元都改变。在某些情况下，只有一些位元被改变。
在一些现有的操作方法中，可以通过限制给定周期内字元线的存取次数来减轻或消除行锤子效应。例如，在给定的周期内，字元线144的存取次数被限制在小于30万次。结果，字元线144不容易有行锤子效应。然而，相对较少的存取次数可能伴随着DRAM 10的相对较低的性能。
或者，可以通过增加DRAM 10的更新率来减轻或消除行锤子效应。更详细地，为了更新记忆胞，在更新操作中，将从记忆胞读取数据并随后写回到该记忆胞，以免丢失数据。更新率相对较高指的是，在给定的周期内执行更新操作相对较多次数，这确保了当前的数据与先前的数据相同。亦即，这确保了数据不容易被翻转。结果，抵抗行锤子效应的能力相对较好。然而，当更新率相对较高时，DRAM 10将消耗更多的功率。
图4为根据本公开的一实施例的一种包括一控制元件22的动态随机存取存储器(dynamic random access memory，DRAM)20的示意图。参照图4，DRAM 20包括一控制元件22和由控制元件22控制的一储存区域24。
储存区域24被配置成一普通区240和一热区250。普通区240用于存储数据。热区250用于存储从正常区域240复制而来的一复制数据，如下面详细描述的。在一个实施例中，紧邻普通区240的字元线的热区250的字元线不用于存储数据。在另一个实施例中，虽然普通区240被描绘为紧邻热区250，但是普通区240和热区250彼此间隔一定距离，足以允许普通区240的字元线和热区250的字元线不受彼此影响。热区250的存取频率大于普通区240的存取频率。
普通区240包括多个普通字元线242、244、246，以及多个与普通字元线242、244、246相关连并且受其控制的记忆胞(未图示)。记忆胞经配置以存储数据。更详细地，与普通字元线242相关联的记忆胞存储数据D1；与普通字元线244相关联的记忆胞存储数据数据D3；并且与普通字元线246相关联的记忆胞存储数据D3。
热区250包括多个热字元线252、254、256以及多个与热字元线252、254、256相关连并且受其控制的记忆胞(未图示)。记忆胞经配置以存储从普通区240复制而来的复制数据。
控制元件22经配置以检测逻辑位址，并且基于逻辑位址来控制普通字元线242、244和246以及热字元线252、254和256的存取，如下面详细描述的。
在一个实施例中，控制元件22包括一组合逻辑。在一个实施例中，控制元件22用硬件，软件或其组合来实现。尽管在本实施例中，控制元件22在DRAM 20内，但是本公开不限于此。在一些实施例中，控制元件22包括位于DRAM 20外部的处理器。
图5的示意式说明根据本公开的一实施例的图4的DRAM 20在一种情况下的操作；在该情况中，容易有行锤子效应的普通字元线244的存取频率未达到一临界频率Fth。图6的示意式说明根据本公开的一实施例的图4的DRAM 20在该种情况下的另一操作。图7的示意式说明根据本公开的一实施例的图4的DRAM 20在另一种情况下的操作，在该另一种情况中，容易有行锤子效应的普通字元线244的存取频率达到临界频率Fth。图8的流程式说明根据本公开的一实施例的一种DRAM的储存区域24的操作方法30。参照图8，同时参照图5、6、7，操作方法30包括操作31、32、33和34。
操作方法30始于操作31。在操作31中，如图5所示，容易有行锤子效应的普通字元线244的存取频率未达到一临界频率Fth。在满足一条件以前，控制元件22复制与普通字元线244有关的记忆胞所储存的一数据为一复制数据，并且将该复制数据储存至与热字元线254有关的记忆胞，其中普通字元线244容易有行锤子效应；以及该条件指的是普通字元线244的存取频率达到一临界频率Fth。
操作方法30继续操作32。在操作32中，如图6所示，普通字元线244的存取频率未达到临界频率Fth。此外，控制元件22检测到逻辑位址L_ADD2。又，控制元件22，基于逻辑位址L_ADD2，得到普通实体位址P_NADD2，并且在满足该条件之前，基于从逻辑位址L_ADD2得到的普通实体位址P_NADD2存取普通字元线244。
操作方法30进行到操作33。在操作33中，如图7所示，普通字元线244的存取频率达到临界频率Fth。控制元件22基于逻辑位址L_ADD2得到热区实体位址P_HADD2。此外，控制元件22只有在满足该条件时，基于从逻辑位址L_ADD2得到的热区实体位址P_HADD2，存取热字元线254。
操作方法30进行到操作34。在操作34中，如图7所示，普通字元线244的存取频率达到临界频率Fth。只有在满足该条件时，控制元件22才基于逻辑位址L_ADD2不再存取普通字元线244。
操作方法30可以应用于剩余的普通字元线242和246中的任何一个。以普通字元线242为例，当普通字元线242是容易有行锤子效应的普通字元线时，控制元件22将数据D1复制到与例如热字元线252相关联的记忆胞。控制元件22只有在满足该条件时才存取热字元线252而不再存取普通字元线242。
在本公开中，当普通字元线已经被频繁地存取时，与该普通字元线相关联的记忆胞的所有数据将从普通区240被复制到热区250。只有在满足该条件时，热区250中的热字元线取代容易有行锤子效应的普通字元线被存取。例如，当用户需要数据时，只有满足该条件时，控制元件22将存取热区250中的热字元线而不是普通区240中的普通字元线。此外，只有在满足该条件时，不再存取容易有行锤子效应的普通字元线。结果，原本容易有行锤子效应的普通字元线，例如普通字元线244，不再遭受行锤子效应。普通区240中的行锤子效应被减轻或甚至消除，而不需增加普通字元线244上的更新率或限制其存取次数。
此外，在热字元线上执行的存取操作的一部分类似于前面提到的更新操作。如上所述，当频繁地对热区250中的热字元线执行更新操作时，热字元线具有抵抗行锤子效应的相对较好的能力。由于热区250中的所有热字元线的存取频率相对较高，所以热区250中的所有热字元线都具有抵抗行锤子效应的相对较好的能力。
图9的流程式说明根据本公开的一实施例的一种DRAM 20的储存区域24的操作方法40。参照图9，操作方法40类似于参照图3描述和示出的操作方法30，除了，举例来说，可以通过判断存取频率是否达到第一临界频率来评估例如普通字元线是否容易有行锤子效应。如果普通字元线的存取频率达到第一临界频率，则该普通字元线将被判断为是一个容易有行锤子效应的普通字元线。如果不是，则该普通字元线将被判断为是一个不容易有行锤子效应的普通字元线。
参照图9，同时参照图5、6、7，操作方法40包括操作41、42、43、44。操作方法40始于操作41，参照图5，于满足一第一条件时且在满足一第二条件以前，控制元件22复制储存在与普通字元线244有关的记忆胞中的数据D2为一复制数据CD2，并将复制数据CD2储存至与热字元线254有关的记忆胞中，其中第一条件指的是：普通字元线244的存取频率达到一第一临界频率；以及第二条件指的是：普通字元线244的存取频率达到一第二临界频率，其中第二临界频率大于第一临界频率。
操作方法40进行到操作42，参照图6，只有在满足第一条件时以及满足第二条件之前，控制元件22才基于逻辑位址L_ADD2存取普通字元线224。
操作方法40进行到操作43，参照图7，只有在满足第二条件时，控制元件22基于逻辑位址L_ADD2存取热字元线254。
操作方法40进行到操作44，参照图7，只有在满足第二条件时，控制元件22不再基于逻辑位址L_ADD2存取普通字元线244。
在本公开中，只有在普通字元线的存取频率达到第一临界频率时，与该普通字元线相关联的记忆胞的所有数据将从普通区240被复制到热区250。只有在该普通字元线的存取频率达到第二临界频率时，热区250中的热字元线代替普通字元线被存取。只有在满足第二条件时，不再存取容易有行锤子效应的普通字元线。结果，原本容易有行锤子效应的普通字元线，例如普通字元线244，不再遭受行锤子效应。普通区240中的行锤子效应被减轻或甚至消除，而不需增加普通字元线244上的更新率或限制其存取次数。
此外，在热字元线上执行的存取操作的一部分类似于前面提到的更新操作。如上所述，当频繁地对热区250中的热字元线执行更新操作时，热字元线具有抵抗行锤子效应的相对较好的能力。由于热区250中的所有热字元线的存取频率相对较高，所以热区250中的所有热字元线都具有抵抗行锤子效应的相对较好的能力。
图10的示意式说明根据本公开的一实施例的图4的DRAM 20在一种情况下的操作，在该情况中，不存在一映射关系以及普通字元线244的存取频率未达到一第一临界频率Fth1。图11的示意式说明根据本公开的一实施例的图4的DRAM 20在另一种情况下的操作，在该另一种情况中，不存在一映射关系以及普通字元线244的存取频率达到第一临界频率Fth1。图12的示意式说明根据本公开的一实施例的图4的DRAM 20在又另一种情况下的操作，在该又另一种情况中，存在一映射关系以及普通字元线244的存取频率未达到一第二临界频率Fth2。图13的示意式说明根据本公开的一实施例的图4的DRAM 20在又更另一种情况下的操作，在该又更另一种情况中，存在一映射关系以及普通字元线244的存取频率达到第二临界频率Fth2。图14的流程式说明根据本公开的一实施例的另一种图4的DRAM20的储存区域24的操作方法50。
参照图14，同时参照图10、11、12、13，操作方法50包括操作500、502、504、506、508、510、512、514、516、518、520。
操作方法50始于操作500，参照图10，储存数据D2至与普通区240的普通字元线244相关联的记忆胞。操作方法50进行到操作502，参照图10，控制元件22检测逻辑位址L_ADD2，并且计数在一给定周期内逻辑位址L_ADD2已经被检测多少次(或，接收多少次逻辑位址L_ADD2)。
在一个实施例中，可以通过计数在一个给定周期内检测到逻辑位址的次数来评估普通字元线是否容易有行锤子效应，以判断出普通字元线的存取频率。结果，可以基于计数来判断出普通字元线244的存取频率。
参照图10，操作方法50进行到操作504，控制元件22判断是否存在一映射关系，该映射关系指的是逻辑位址L_ADD2和热区250的热字元线的热区实体位址之间的关系。如上所述，在图10的实施例中，映射关系不存在。结果，操作方法50进行到操作506，控制元件22基于普通字元线244的普通实体位址P_NADD2存取普通字元线244。更详细地，由于映射关系不存在，控制元件22基于逻辑位址L_ADD2与普通实体位址P_NADD2之间的映射关系得到普通实体位址P_NADD2。
在操作506之后，在操作508中，控制元件22基于逻辑位址L_ADD2判断普通字元线244的存取频率是否达到第一临界频率Fth1。如上所述，在图10的实施例中，普通字元线244的存取频率未达到第一临界频率Fth1。结果，操作方法50进行到停止操作方法50的操作510。
参照图11，操作500、502、504、506与图10的实施例中描述的相同。因此，这里省略详细的描述。在操作508中，控制元件22基于逻辑位址L_ADD2判断出普通字元线244的存取频率达到第一临界频率Fth1。操作方法50进行到操作512，控制元件22将数据D2复制到与热字元线254相关联的记忆胞中。复制的数据被标记为CD2。在操作512之后，在操作514中，控制元件22建立逻辑位址L_ADD2和热字元线254的热区实体位址P_HADD2之间的映射关系。
参照图12，操作500和502与图10的实施例中描述的相同。因此，这里省略详细的描述。如上所述，在图10的实施例中，存在逻辑位址L_ADD2与热区实体位址P_HADD2之间的映射关系。例如，在图12的实施例中描述的情况发生以前，普通字元线244的存取频率已经达到第一临界频率Fth1。结果，逻辑位址L_ADD2和热区实体位址P_HADD2之间的映射关系已被建立。这样，在操作504中，控制元件22判断出存在映射关系。操作方法50进行到操作516，控制元件22基于逻辑位址L_ADD2判断出普通字元线244的存取频率是否达到大于第一临界频率Fth1的第二临界频率Fth2。如上所述，在图12的实施例中，普通字元线244的存取频率未达到第二临界频率Fth2。结果，操作方法50进行到操作518，控制元件24基于普通实体位址P_NADD2仍然存取普通字元线244。
参考图13，操作500、502、504与图12的实施例中描述的相同。因此，这里省略详细的描述。在操作516中，控制元件22基于逻辑位址L_ADD2判断普通字元线244的存取频率是否达到第二临界频率Fth2。如上所述，在图13的实施例中，普通字元线244的存取频率达到第二临界频率Fth2。结果，操作方法50进行到操作520，控制元件22基于从逻辑位址L_ADD2和热区实体位址P_HADD2之间的映射关系得到热区实体位址P_HADD2存取热字元线254，并且不再存取普通字元线244。也就是说，当普通字元线244的存取频率达到第二临界频率Fth2时，控制元件22将忽略逻辑位址L_ADD2和普通实体位址P_NADD2之间的映射关系，以及基于逻辑位址L_ADD2与热区实体位址P_HADD2之间的映射关系存取热字元线254。
在本公开中，只有在普通字元线的存取频率达到第一临界频率时，与该普通字元线相关联的记忆胞的所有数据将从普通区240被复制到热区250。只有在该普通字元线的存取频率达到第二临界频率时，热区250中的热字元线代替普通字元线被存取。只有在满足第二条件时，不再存取容易有行锤子效应的普通字元线。结果，原本容易有行锤子效应的普通字元线，例如普通字元线244，不再遭受行锤子效应。普通区240中的行锤子效应被减轻或甚至消除，而不需增加普通字元线244上的更新率或限制其存取次数。
此外，在热字元线上执行的存取操作的一部分类似于前面提到的更新操作。如上所述，当频繁地对热区250中的热字元线执行更新操作时，热字元线具有抵抗行锤子效应的相对较好的能力。由于热区250中的所有热字元线的存取频率相对较高，所以热区250中的所有热字元线都具有抵抗行锤子效应的相对较好的能力。
在一些现有的操作方法中，可以通过限制给定周期内字元线的存取次数来减轻或消除行锤子效应。例如，在给定的周期内，字元线144的存取次数被限制在小于30万次。结果，字元线144不容易有行锤子效应。然而，相对较少的存取次数可能伴随着DRAM 10的相对较低的性能。
或者，可以通过增加DRAM 10的更新率来减轻或消除行锤子效应。更详细地，为了更新记忆胞，在更新操作中，将从记忆胞读取数据并随后写回到该记忆胞，以免丢失数据。更新率相对较高指的是，在给定的周期内执行更新操作相对较多次数，这确保了当前的数据与先前的数据相同。亦即，这确保了数据不容易被翻转。结果，抵抗行锤子效应的能力相对较好。然而，当更新率相对较高时，DRAM 10将消耗更多的功率。
本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一普通区、一热区、一控制元件。该普通区包括多个记忆胞，可受控于一普通字元线。该热区包括多个记忆胞，可受控于一热字元线。该控制元件，经配置以在满足一条件以前以及当该普通字元线已经被频繁存取时，复制与该普通字元线有关的该等记忆胞储存的一数据为一复制数据，并且将该复制数据储存至与该热字元线有关的该等记忆胞中；在满足该条件以前，该控制元件经配置以存取该普通字元线；以及只有在符合该条件时，该控制元件经配置以不再存取该普通字元线，其中该条件包括该普通字元线的一存取频率达到一临界频率。
在本公开的另一实施例中，提供一种动态随机存取存储器(dynamic randomaccess memory，DRAM)的操作方法。该操作方法包括：在满足一条件以前，复制与一普通字元线有关的记忆胞储存的数据为一复制数据，并将该复制数据储存至与一热字元线有关的记忆胞中，其中该普通字元线容易有一行锤子效应，以及其中该条件包括该普通字元线的一存取频率达到一临界频率；在满足该条件以前，基于一逻辑位址，存取该普通字元线；只有在满足该条件时，基于该逻辑位址，存取该热字元线；以及只有在满足该条件时，不再从该字元线存取该数据。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本公开的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (10)

1.一种动态随机存取存储器，包括:
一普通区，包括多个记忆胞，能受控于一普通字元线；
一热区，包括多个记忆胞，能受控于一热字元线；以及
一控制元件，经配置以在满足该普通字元线的一存取频率达到一第一临界频率的一条件以前以及当该普通字元线已经被频繁存取时，复制与该普通字元线有关的该多个记忆胞储存的一数据为一复制数据，并且将该复制数据储存至与该热字元线有关的该多个记忆胞中；在满足该条件以前，该控制元件经配置以存取该普通字元线；以及只有在符合该条件时，该控制元件经配置以不再存取该普通字元线，
其中如果该普通字元线的该存取频率没有达到一第二临界频率，该控制元件经配置以存取该普通字元线，而如果该普通字元线的该存取频率达到该第二临界频率，则该控制元件经配置以存取该热字元线。
2.如权利要求1所述的动态随机存取存储器，其中该控制元件只有在满足一第一条件时复制该数据，其中该第一条件指的是该普通字元线的该存取频率达到该第一临界频率，其中该第一临界频率小于该第二临界频率。
3.如权利要求2所述的动态随机存取存储器，其中该控制元件只有在满足该第一条件时建立一映射关系，该映射关系指的是与该数据有关的一逻辑位址与一热区实体位址之间的关系。
4.如权利要求1所述的动态随机存取存储器，其中该控制元件只有在满足该条件以及一映射关系存在时基于该热字元线的一热区实体位址存取该热字元线，
其中该映射关系指的是与该数据有关的一逻辑位址与该热区实体位址之间的关系。
5.如权利要求3所述的动态随机存取存储器，其中该控制元件判断该普通字元线的该存取频率是否达到该第一临界频率及该第二临界频率的一者的方法包括：
检测该逻辑位址；以及
计数该逻辑位址已经被检测多少次。
6.一种动态随机存取存储器的操作方法，包括：
在满足一普通字元线的一存取频率达到一第一临界频率的一条件以前，复制与该普通字元线有关的记忆胞储存的数据为一复制数据，并将该复制数据储存至与一热字元线有关的记忆胞中，其中该普通字元线容易有一行锤子效应；
在满足该条件以前，基于一逻辑位址，存取该普通字元线；
只有在满足该条件时，基于该逻辑位址，存取该热字元线；
只有在满足该条件时，不再从该字元线存取该数据；
如果该普通字元线的该存取频率没有达到一第二临界频率，存取该普通字元线；以及
如果该普通字元线的该存取频率达到该第二临界频率，则存取该热字元线。
7.如权利要求6所述的操作方法，其中该在满足该条件以前，复制与该普通字元线有关的记忆胞储存的数据为该复制数据，并将该复制数据储存至与该热字元线有关的记忆胞中包括：
只有在满足一第一条件时，复制该数据，其中该第一条件指的是该普通字元线的该存取频率达到该第一临界频率，其中该第一临界频率小于该第二临界频率。
8.如权利要求7所述的操作方法，还包括：
只有在满足该第一条件时，建立该逻辑位址及一热区实体位址的一映射关系。
9.如权利要求6所述的操作方法，其中该只有在满足该条件时，基于该逻辑位址，存取该热字元线包括：
只有在满足该条件以及一映射关系存在时，基于该热字元线的一热区实体位址存取该热字元线，其中该映射关系指的是与该数据有关的该逻辑位址与该热区实体位址之间的关系。
10.如权利要求9所述的操作方法，还包括：
通过检测该逻辑位址以及计数该逻辑位址已经被检测多少次，判断该普通字元线的该存取频率是否达到该第一临界频率及该第二临界频率的一者的方法。
CN201711432063.4A 2017-08-02 2017-12-26 动态随机存取存储器及其操作方法 Active CN109390010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/667,202 2017-08-02
US15/667,202 US10019350B1 (en) 2017-08-02 2017-08-02 Dram and method for accessing a dram

Publications (2)

Publication Number Publication Date
CN109390010A CN109390010A (zh) 2019-02-26
CN109390010B true CN109390010B (zh) 2020-10-02

Family

ID=62749530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711432063.4A Active CN109390010B (zh) 2017-08-02 2017-12-26 动态随机存取存储器及其操作方法

Country Status (3)

Country Link
US (1) US10019350B1 (zh)
CN (1) CN109390010B (zh)
TW (1) TWI652573B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308778B1 (ko) * 2017-05-24 2021-10-05 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
US11054995B2 (en) * 2018-09-07 2021-07-06 Micron Technology, Inc. Row hammer protection for a memory device
US11567880B2 (en) * 2020-08-12 2023-01-31 Microsoft Technology Licensing, Llc Prevention of RAM access pattern attacks via selective data movement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701383A (zh) * 2002-09-24 2005-11-23 桑迪士克股份有限公司 位线串扰误差得到减少的非易失性存储器及方法
CN104781885A (zh) * 2012-12-21 2015-07-15 英特尔公司 用于对行敲击事件进行响应的方法、装置和系统
CN105321550A (zh) * 2014-07-22 2016-02-10 爱思开海力士有限公司 存储器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140002928A (ko) * 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701383A (zh) * 2002-09-24 2005-11-23 桑迪士克股份有限公司 位线串扰误差得到减少的非易失性存储器及方法
CN104781885A (zh) * 2012-12-21 2015-07-15 英特尔公司 用于对行敲击事件进行响应的方法、装置和系统
CN105321550A (zh) * 2014-07-22 2016-02-10 爱思开海力士有限公司 存储器件

Also Published As

Publication number Publication date
TWI652573B (zh) 2019-03-01
US10019350B1 (en) 2018-07-10
TW201911051A (zh) 2019-03-16
CN109390010A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
US9799391B1 (en) Dram circuit, redundant refresh circuit and refresh method
US7468904B2 (en) Apparatus for hardening a static random access memory cell from single event upsets
JP5190542B2 (ja) 半導体記憶装置
TWI474321B (zh) 感測放大器及具有感測放大器之記憶體
CN109390010B (zh) 动态随机存取存储器及其操作方法
US7609546B2 (en) Multivalue memory storage with two gating transistors
US20200321043A1 (en) Nonvolatile memory apparatus, write method of the nonvolatile memory apparatus, and system using the nonvolatile memory apparatus
CN109785882A (zh) 具有虚拟体化架构的sram及包括其的系统和方法
US7920434B2 (en) Memory sensing method and apparatus
TWI668692B (zh) 動態隨機存取記憶體
US7123500B2 (en) 1P1N 2T gain cell
TWI680457B (zh) 動態隨機存取記憶體及其操作方法
CN109065088B (zh) 一种低位线漏电流的sram存储单元电路
US7675767B2 (en) Semiconductor memory device for achieving high reliability without increasing process complexity and cost
US8681534B2 (en) Dual port register file memory cell with reduced susceptibility to noise during same row access
CN108766494B (zh) 一种具有高读噪声容限的sram存储单元电路
Meinerzhagen et al. Design and failure analysis of logic-compatible multilevel gain-cell-based DRAM for fault-tolerant VLSI systems
CN108614666B (zh) 基于NAND flash的数据块处理方法和装置
CN109961816B (zh) 动态随机存取存储器及其操作方法
US10354713B2 (en) DRAM and method for determining binary logic using a test voltage level
US9460779B2 (en) Memory sensing method using one-time sensing table and associated memory device
CN109859789B (zh) 动态随机存取存储器及其操作方法
TWI652672B (zh) 動態隨機存取記憶體及其操作方法
JP2010267319A (ja) 半導体記憶装置及びその制御方法
CN107025930B (zh) 用于启用/停用sram中的突发模式读取的地址检测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant