CN108614666B - 基于NAND flash的数据块处理方法和装置 - Google Patents

基于NAND flash的数据块处理方法和装置 Download PDF

Info

Publication number
CN108614666B
CN108614666B CN201611130435.3A CN201611130435A CN108614666B CN 108614666 B CN108614666 B CN 108614666B CN 201611130435 A CN201611130435 A CN 201611130435A CN 108614666 B CN108614666 B CN 108614666B
Authority
CN
China
Prior art keywords
data block
page
data
blank
target data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611130435.3A
Other languages
English (en)
Other versions
CN108614666A (zh
Inventor
陈诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201611130435.3A priority Critical patent/CN108614666B/zh
Publication of CN108614666A publication Critical patent/CN108614666A/zh
Application granted granted Critical
Publication of CN108614666B publication Critical patent/CN108614666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明实施例公开了一种基于NAND flash的数据块处理方法，应用于NAND flash存储设备，所述存储设备包括至少一个数据块，每个数据块包括至少一个数据页，所述方法包括：检测目标数据块是否写满；当检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件；当检测出满足时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。本发明实施例解决了现有技术中当数据块没有写满时而引起数据不稳定的问题。

Description

基于NAND flash的数据块处理方法和装置
技术领域
本发明实施例涉及存储器技术，尤其涉及一种基于NAND flash的数据块处理方法和装置。
背景技术
众所周知，半导体存储器具有排列成阵列的大量存储器单元，阵列内一特定的存储器单元通常经由一字线(word-line,WL)与一对位线(bit-line,BL)选取。字线通常耦接至一行内各存储器单元的一个或多个控制栅。假设控制栅由NMOS所形成，当耦接于其上的字线具有高电压时(即，被活化，activate)，所有的存储器单元会被导通。位线对(BL pair)通常耦接一列内各存储器单元的存储点至一感测放大器。位于被活化的字线与位线对的一交叉点的存储器单元便是被选择的存储器单元。通过控制字线和位线的高低电压可以实现存储单元的读写。
NAND flash是Flash内存的一种，属于非易失性半导体存储器。NAND flash包括很多数据块，每个数据块由很多存储器单元组成，用于读写数据。其中，没有写满的数据块称为非满数据块或者打开状态(open)的数据块，而当数据块没有写满时，open WL数据会比较不稳定，即对已写数据进行多次的读操作常常会引起数据出现多个bit错误，甚至不可纠正的错误。
发明内容
本发明实施例提供一种基于NAND flash的数据块处理方法和装置，以解决现有技术中当数据块没有写满时而引起数据不稳定的问题。
第一方面，本发明实施例提供了一种基于NAND flash的数据块处理方法，应用于NAND flash存储设备，所述存储设备包括至少一个数据块，每个数据块包括至少一个数据页，该方法包括：检测目标数据块是否写满；当检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件；当检测出满足时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
进一步的，当检测出目标数据块未写满时，该方法还包括：检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误；当检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
第二方面，本发明实施例提供了一种基于NAND flash的数据块处理装置，应用于NAND flash存储设备，所述存储设备包括至少一个数据块，每个数据块包括至少一个数据页，该装置包括：第一检测模块，用于检测目标数据块是否写满；第二检测模块，用于当第一检测模块检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件；无效数据写入模块，用于当第二检测模块检测出所述写操作次数和读操作次数分别满足写操作预设条件和读操作预设条件时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
进一步的，该装置还包括：第三检测模块，用于当第一检测模块检测出目标数据块未写满时，检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误；所述无效数据写入模块，还用于当第三检测模块检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
本发明实施例通过判断目标数据块是否写满，对于未写满的目标数据块，当其写操作次数和读操作次数分别满足写操作预设条件和读操作预设条件时，以目标数据块当前的第一个空白数据页为起始页，在包含第一个空白数据页的第一预设页数空白数据页内写入无效数据，以解决现有技术中当数据块没有写满时而引起数据不稳定的问题。
附图说明
图1是本发明实施例一中一种基于NAND flash的数据块处理方法的流程图；
图2是本发明实施例二中一种基于NAND flash的数据块处理方法的流程图；
图3是本发明实施例三中一种基于NAND flash的数据块处理装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种基于NAND flash的数据块处理方法的流程图，本实施例可适用于基于NAND flash的数据块处理的情况，应用于NAND flash存储设备，该方法可以由具有基于NAND flash的数据块处理功能的装置来执行，该装置可以采用软件和/或硬件的方式实现。本发明实施例一提供的方法具体包括：
S110、检测目标数据块是否写满。
具体的，NAND flash内存是flash内存的一种，属于非易失性存储设备。存储设备的主要功能是存储程序和各种数据，并能高速、自动地完成程序或数据的存取。NAND flash存储设备包括至少一个NAND flash单元，每个NAND flash单元包括至少一个数据块，每个数据块包括至少一个数据页。NAND flash存储设备容量较大，改写速度快，适用于大量数据的存储。NAND flash以页为单位对数据进行读写，以块为单位擦除数据，按照这样的组织方式可以形成三类地址：列地址(地址的低八位)、页地址和块地址，通过对三类地址的管理对数据进行处理。NAND flash内存以块为单位进行擦除操作。闪存的写入操作必须在空白区域进行，如果目标区域已经有数据，必须先擦除后写入。
写操作是指，将待写入数据写入到NAND flash中目标地址对应的存储位置。以数据页为单位，对目标数据块进行写操作。若目标数据块中的数据页都有数据写入并写满，即目标数据块已写满。
S120、当检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件。
在一种实施方式中，可以通过预设变量来记录数据块的写操作次数和读操作次数。可选的，写操作预设条件为，当写操作次数小于第一预设次数X；读操作预设条件为，当读操作次数大于第二预设次数D。当检测到目标数据块未写满时，判断目标数据块的写操作次数是否小于第一预设次数X，以及读操作次数是否大于第二预设次数D。
S130、当检测出满足时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
具体的，当检测出写操作次数小于第一预设次数X且读操作次数大于第二预设次数D时，在空白数据页中写入无效数据。目标数据块当前的第一个空白数据页记为K，第一预设页数为Y1，从第空白数据页K开始之后的第一预设页数Y1页的空白数据页中写入无效数据。可选的，对写入的无效数据的内容不做具体限定，可以是任意写入无效数据，也可以是预先在算法中设定一个无效数据表，当需要在发生读错误的数据页中写入无效数据时，从该无效数据表中选择无效数据进行写入。空白数据页中写入无效数据后，数据块中之前的数据页中写入的有效数据对应的存储单元状态发生改变，有效数据也变稳定。
本发明实施例通过判断目标数据块是否写满，对于未写满的目标数据块，当其写操作次数和读操作次数分别满足写操作预设条件和读操作预设条件时，以目标数据块当前的第一个空白数据页为起始页，在包含第一个空白数据页的第一预设页数空白数据页内写入无效数据，以解决现有技术中当数据块没有写满时而引起数据不稳定的问题。
实施例二
图2为本发明实施例一提供的一种基于NAND flash的数据块处理方法的流程图，实施例二以实施例一为基础进行了优化，该方法还包括“检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误；当检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据”。本发明实施例二提供的方法的具体包括：
S210、检测目标数据块是否写满。
S220、当检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件。
S230、当检测出满足时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
S240、当检测出目标数据块未写满时，检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误。
具体的，对目标数据块中的数据页进行检测，当前最后一个非空白数据页记为N，第二预设页数为Y2，检测范围为从非空白数据页N开始，往前数第二预设页数Y2的非空白数据页，检测该范围内的非空白数据页中是否存在读错误。可选的，读错误可以是一个或多个数据页中出现内容混乱的现象。
S250、当检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
具体的，当检测出读错误时，从第空白数据页K开始之后的第一预设页数Y1页的空白数据页中写入无效数据。
需要说明的是，在本实施例中，当检测出目标数据块未写满时，通过两个检测条件来进一步确定是否需要写入无效数据，分别是检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件，以及检测目标数据块中从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误，从而进一步为已写入数据的稳定性提供保证。而在检测出目标数据块未写满时，对两个检测条件的执行顺序，本发明实施例不做任何限制。
本发明实施例中，当检测出目标数据块未写满时，通过上述两个检测条件来进一步确定是否需要写入无效数据，使得在这些无效数据之前的有效数据的存储单元状态发生变化，从而使这些无效数据之前写入的有效数据变得稳定。
实施例三
图3是本发明实施例三中一种基于NAND flash的数据块处理装置的结构示意图，该装置具体包括：
第一检测模块310，用于检测目标数据块是否写满；
第二检测模块320，用于当第一检测模块310检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件；
无效数据写入模块330，用于当第二检测模块320检测出所述写操作次数和读操作次数分别满足写操作预设条件和读操作预设条件时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
进一步的，该装置还包括第三检测模块：
第三检测模块，用于当第一检测模块检测出目标数据块未写满时，检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误；
无效数据写入模块310，还用于当第三检测模块检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
本发明实施例提供的基于NAND flash的数据块处理装置可执行本发明任意实施例提供的基于NAND flash的数据块处理方法，具备执行方法相应的功能模块和有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (2)

1.一种基于NAND flash的数据块处理方法，应用于NAND flash存储设备，所述存储设备包括至少一个数据块，每个数据块包括至少一个数据页，其特征在于，所述方法包括：
检测目标数据块是否写满；所述目标数据块写满是指所述目标数据块中的数据页都有数据写入并写满；
当检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件；其中，通过预设变量来记录数据块的写操作次数和读操作次数；
当检测出满足时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据；
当检测出目标数据块未写满时，检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误；
当检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
2.一种基于NAND flash的数据块处理装置，应用于NAND flash存储设备，所述存储设备包括至少一个数据块，每个数据块包括至少一个数据页，其特征在于，所述装置包括：
第一检测模块，用于检测目标数据块是否写满；所述目标数据块写满是指所述目标数据块中的数据页都有数据写入并写满；
第二检测模块，用于当第一检测模块检测出目标数据块未写满时，检测目标数据块的写操作次数和读操作次数是否分别满足写操作预设条件和读操作预设条件；其中，通过预设变量来记录数据块的写操作次数和读操作次数；
无效数据写入模块，用于当第二检测模块检测出所述写操作次数和读操作次数分别满足写操作预设条件和读操作预设条件时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据；
第三检测模块，用于当第一检测模块检测出目标数据块未写满时，检测目标数据块中，从当前最后一个非空白数据页往前数的第二预设页数非空白数据页中是否存在读错误；
所述无效数据写入模块，还用于当第三检测模块检测出存在读错误时，以目标数据块当前的第一个空白数据页为起始页，在包含所述第一个空白数据页的第一预设页数空白数据页内写入无效数据。
CN201611130435.3A 2016-12-09 2016-12-09 基于NAND flash的数据块处理方法和装置 Active CN108614666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611130435.3A CN108614666B (zh) 2016-12-09 2016-12-09 基于NAND flash的数据块处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611130435.3A CN108614666B (zh) 2016-12-09 2016-12-09 基于NAND flash的数据块处理方法和装置

Publications (2)

Publication Number Publication Date
CN108614666A CN108614666A (zh) 2018-10-02
CN108614666B true CN108614666B (zh) 2021-10-26

Family

ID=63643950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611130435.3A Active CN108614666B (zh) 2016-12-09 2016-12-09 基于NAND flash的数据块处理方法和装置

Country Status (1)

Country Link
CN (1) CN108614666B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515560A (zh) * 2019-08-27 2019-11-29 江苏华存电子科技有限公司 一种用于记录仪的有效存储方式
CN113625964B (zh) * 2021-07-16 2024-01-26 浙江鸿泉电子科技有限公司 基于NandFlash的顺序存储方法、电子设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455435A (zh) * 2013-08-29 2013-12-18 华为技术有限公司 数据写入方法及装置
CN103514101A (zh) * 2012-06-18 2014-01-15 慧荣科技股份有限公司 存取闪存的方法以及相关的记忆装置
CN103778964A (zh) * 2013-12-30 2014-05-07 上海晨思电子科技有限公司 一种NAND Flash烧写数据的处理、使用方法及装置、系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103473182B (zh) * 2010-03-12 2016-05-11 群联电子股份有限公司 非挥发性存储器存取方法及非挥发性存储器控制器
TWI498911B (zh) * 2012-12-04 2015-09-01 Phison Electronics Corp 記憶體管理方法、記憶體控制器與記憶體儲存裝置
CN103914397B (zh) * 2013-01-09 2018-01-30 深圳市江波龙电子有限公司 闪存存储设备及其管理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514101A (zh) * 2012-06-18 2014-01-15 慧荣科技股份有限公司 存取闪存的方法以及相关的记忆装置
CN103455435A (zh) * 2013-08-29 2013-12-18 华为技术有限公司 数据写入方法及装置
CN103778964A (zh) * 2013-12-30 2014-05-07 上海晨思电子科技有限公司 一种NAND Flash烧写数据的处理、使用方法及装置、系统

Also Published As

Publication number Publication date
CN108614666A (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
US10445010B2 (en) Nonvolatile memory device and method of throttling temperature of nonvolatile memory device
KR101122485B1 (ko) 메모리 시스템
US8004898B2 (en) Nonvolatile memory device, program method thereof, and memory system including the same
US8375169B2 (en) Memory controller
US8607120B2 (en) Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same
CN111475425B (zh) 管理闪存模块的方法及相关的闪存控制器与电子装置
JP2003217288A (ja) リードディスターブを緩和したフラッシュメモリ
US7944747B2 (en) Flash memory device and method for programming flash memory device having leakage bit lines
CN105390155B (zh) 数据储存设备及用于操作该数据储存设备的方法
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
KR20100011751A (ko) 테스트 시스템 및 방법
CN105489242B (zh) 数据储存器件及其操作方法
US8924774B2 (en) Semiconductor memory device and method for operating the same
KR20160019595A (ko) 기준 전압 발생기를 포함하는 메모리 장치
CN108614666B (zh) 基于NAND flash的数据块处理方法和装置
KR20100045739A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US20210407607A1 (en) Memory system, memory controller, and method of operating memory system
US11210209B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
US11474726B2 (en) Memory system, memory controller, and operation method thereof
JP2007220249A (ja) 半導体記憶装置
CN112086111A (zh) 非易失性存储器设备及其编程方法
US20110228605A1 (en) Nonvolatile memory
US12118217B2 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation
CN114201110B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200827

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 202, room 52, building 2, 100176 North View Garden, Daxing District economic and Technological Development Zone, Beijing

Applicant before: BEIJING JINGCUN TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address