CN103514101A - 存取闪存的方法以及相关的记忆装置 - Google Patents
存取闪存的方法以及相关的记忆装置 Download PDFInfo
- Publication number
- CN103514101A CN103514101A CN201310242985.4A CN201310242985A CN103514101A CN 103514101 A CN103514101 A CN 103514101A CN 201310242985 A CN201310242985 A CN 201310242985A CN 103514101 A CN103514101 A CN 103514101A
- Authority
- CN
- China
- Prior art keywords
- data page
- data
- page
- block
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000005055 memory storage Effects 0.000 claims description 19
- VEMKTZHHVJILDY-UHFFFAOYSA-N resmethrin Chemical compound CC1(C)C(C=C(C)C)C1C(=O)OCC1=COC(CC=2C=CC=CC=2)=C1 VEMKTZHHVJILDY-UHFFFAOYSA-N 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000009183 running Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种记忆装置和存取一闪存的方法,其中该闪存中一区块所包含的数据页的数量为(2N+M),且N、M均为正整数,以及该方法包含有:将一数据串流写入至该区块的第1~2N个数据页中;以及将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中。本发明可以让区块中的每个数据页都被有效利用,且更加地增进闪存中数据的正确性。
Description
技术领域
本发明涉及一种存取闪存的方法以及相关的记忆装置,尤指一种备份闪存中部分数据的方法及其相关的记忆装置。
背景技术
在某些闪存设计中,尤其是三层式储存(Triple-Level Cell,TLC)闪存,其每一个区块的数据页数量并非刚刚好是2的幂次方,然而,考虑到闪存控制器的设计以及存取速度,一个区块中通常只会使用2N个数据页来存取数据。举例来说,假设一个区块有258个数据页,但是只有前面的256个(2的8次方)数据页会被使用来储存数据,而最后两个数据页通常就闲置不用。如此一来,最后两个数据页的使用空间就白白浪费了。
发明内容
因此,本发明的目的之一在于提出一种存取闪存的方法,其可以将现有技术中原本不使用的数据页利用来备份数据,以解决现有技术中数据页空间浪费的问题。
根据本发明一实施例,公开一种存取一闪存的方法,其中该闪存中一区块所包含的数据页的数量为(2N+M),且N、M均为正整数,以及该方法包含有:将一数据串流写入至该区块的第1~2N个数据页中;以及将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中。
根据本发明另一实施例,一种记忆装置包含有一闪存以及一控制器,该闪存包含多个区块,该多个区块中任一区块所包含的数据页的数量为(2N+M),且N、M均为正整数,以及该控制器是用来将一数据串流写入至该区块的第1~2N个数据页中,以及将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中。
根据本发明另一实施例,公开一种存取一闪存的方法,其中该闪存中一区块所包含的数据页的数量为(2N+M),第(2N+1)~(2N+M)个数据页是用来备份第1~2N个数据页中部分数据页的数据,且N、M均为正整数,以及该方法包含有:读取该部分数据页中至少一数据页的数据;以及选择性地读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
根据本发明另一实施例,一种记忆装置包含有一闪存以及一控制器,该闪存包含多个区块,该多个区块中任一区块所包含的数据页的数量为(2N+M),第(2N+1)~(2N+M)个数据页是用来备份第1~2N个数据页中部分数据页的数据,且N、M均为正整数;以及该控制器是用来读取该部分数据页中至少一数据页的数据,以及选择性地读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
附图说明
图1为根据本发明一实施例的一种记忆装置的示意图。
图2为根据本发明一实施例的闪存中一区块的示意图。
图3为根据本发明一实施例的将数据写入至一闪存的方法的流程图。
图4为图2所示的区块进行数据备份的示意图。
图5为根据本发明一实施例的读取一闪存的方法的流程图。
其中,附图标记说明如下:
100 记忆装置
110 记忆体控制器
112 微处理器
112C 程序代码
112M 只读存储器
114 控制逻辑
116 缓冲存储器
118 接口逻辑
120 闪存
200 区块
410 数据页缓冲器
P0~P257 数据页
WL0~WL85 字符线
300~304、500~504 步骤
具体实施方式
请参考图1,图1为根据本发明一实施例的一种记忆装置100的示意图,其中本实施例的记忆装置100尤其为可携式记忆装置(例如:符合SD/MMC、CF、MS、XD标准的记忆卡)。记忆装置100包含有一闪存(Flash Memory)120以及一控制器,该控制器可为一记忆体控制器110,且用来存取闪存120。根据本实施例,记忆体控制器110包含一微处理器112、一只读存储器(ReadOnly Memory,ROM)112M、一控制逻辑114、一缓冲存储器116、与一接口逻辑118。只读存储器是用来储存一程序代码112C,而微处理器112则用来执行程序代码112C以控制对闪存120的存取(Access)。
在典型状况下,闪存120包含多个区块(Block),而该控制器(例如:通过微处理器112执行程序代码112C的记忆体控制器110)对闪存120进行复制、抹除、合并数据等运作是以区块为单位来进行复制、抹除、合并数据。另外,一区块可记录特定数量的数据页(Page),其中该控制器(例如:通过微处理器112执行程序代码112C的记忆体控制器110)对闪存120进行写入数据的运作是以数据页为单位来进行写入。
通常状况下,通过微处理器112执行程序代码112C的记忆体控制器110可利用其本身内部的组件来进行诸多控制运作,例如:利用控制逻辑114来控制闪存120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主装置(Host Device)沟通。
请参考图2,图2为根据本发明一实施例的闪存120中一区块200的示意图。如图2所示,区块200是为三层式储存(TLC)架构,亦即图式中的每一个储存单元(亦即每一个晶体管)可以储存三个位,且区块200具有86条字符线WL0~WL85,每一条字符线构成三个数据页,故区块200共包含有258个数据页P0~P257。在以下的说明书内容中,是以图2所示的区块大小来描述本发明的发明内容,然而,此并非作为本发明的限制,在本发明的其它实施例中,区块200亦可具有其它数量的数据页。
请同时参考图1、图3以及图4,图3为根据本发明一实施例的将数据写入至一闪存的方法的流程图,图4为区块200中数据备份的示意图。参考图3,流程叙述如下:
在步骤300中,流程开始。接着,在步骤302,记忆体控制器110将一数据串流循序写入至区块200的数据页P0~P255,而当数据页P0~P255均写完数据后,流程进入步骤304。在步骤304中,记忆体控制器110将写入至数据页P0~P255中的两个数据页的数据备份至数据页P256与P257中。
详细来说,在步骤304中,记忆体控制器110可以根据一预设位置信息来决定出将哪两个数据页中的数据备份至数据页P256与P257中,而该预设位置信息可由设计者根据闪存120的质量或是其它测试过的数据来决定,亦即,该预设位置信息可以用来指出数据页P0~P255中哪两个数据页的储存质量不佳。在本发明一实施例中,由于区块200是为三层式储存(TLC)架构,故区块200的每一个字符线(WL0~WL85)上均包含有一最高位数据页(MostSignificant Bit Page,MSB page)、一中间位数据页(Central Significant Bit Page,CSB page)以及一最低位数据页(Least Significant Bit Page,LSB page),此外,因为最高位数据页通常错误率较高,因此记忆体控制器110可以将区块200中对应于两条字符在线的最高位数据页的数据备份至数据页P256与P257,或是将区块200中对应于两条字符在线的中间位数据页的数据备份至数据页P256与P257,抑或是将区块200中对应于一或两条字符在线的一中间位数据页以及一最高位数据页的数据备份至数据页P256与P257。
另外,在将数据页P0~P255中的两个数据页的数据备份至数据页P256与P257的过程中,参考图4,假设数据页P3的数据需要备份至数据页P256,则记忆体控制器110可以根据一复制回存指令(copy-back command)来将数据页P3的数据先复制到数据页缓冲器410中,之后才将数据页缓冲器410中的数据复制到数据页P256;接着,记忆体控制器110再根据同样的方法将另一数据页中的数据备份至数据页P257。此外,在本发明的另一实施例中,记忆体控制器110亦可以根据一标准读取/写入命令(normal read/writecommand)来将数据页P3的数据先复制到数据页缓冲器410后,再传送到记忆体控制器110中的缓冲器,而后续将数据由记忆体控制器110写入至数据页P256。
综上所述,由于区块200中的数据页P256与P257可以被用来备份数据,因此,相较于现有技术中不使用数据页P256与P257的情形,区块200中的所有储存空间均可以被有效利用。
另外,上述图2~4所举的例子仅为范例说明,而并非作为本发明的限制。在本发明的其它实施例中,只要一区块所包含的数据页的数量为(2N+M),且记忆体控制器110将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中,本发明的流程可以有其它适当的变化,而这些设计上的变化均应隶属于本发明的范畴。
另外,在本发明的其它实施例中,第(2N+1)~(2N+M)个数据页也可以存放该实体区块200的管理信息,例如区块抹除次数、该实体区块的有效数据页数、或该实体区块200的实体数据页和逻辑数据页的对照表。
接着,请同时参考图1、图2以及图5,图5为根据本发明一实施例的读取一闪存的方法的流程图。以下关于图5的说明是接续着图3的流程,即图5所示的流程为读取区块200中的数据,且区块200中的数据页P256与P257已备份了数据页P0~P255中两个数据页的数据。参考图5,流程叙述如下:
在步骤500中,流程开始。在步骤502中,记忆体控制器110根据一指令以读取数据页P0~P255中至少一数据页的数据,其中该至少一数据页的数据是备份在数据页P256或P257中。接着,在步骤504中,记忆体控制器110根据读取该至少一数据页的状况来选择性地读取数据页P256与P257,以作为该至少一数据页中的数据。
详细来说,在步骤504中,假设数据页P256有备份数据页P3的数据,因此,当记忆体控制器110读取数据页P3时,若是记忆体控制器110判断无法成功读取数据页P3的数据(亦即数据损坏严重,且使用错误更正码亦无法回复),或是因为数据页P3需要很长的时间来使用错误更正码进行数据回复,因而造成数据页P3的读取时间会超过一预定时间,此时记忆体控制器110便可以直接读取数据页P256的数据,来作为数据页P3的数据。另外,若是记忆体控制器110已成功读取数据页P3的数据,则不需要再对数据页P256进行读取。
简要归纳本发明,在本发明的存取一闪存的方法,可以将一区块中第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中,如此一来,该区块中的每个数据页均可以被有效利用。此外,当第1~2N个数据页中该部分数据页的数据有错误而无法正确被读取时,也可以通过第(2N+1)~(2N+M)个数据页中的备份数据来还原,以更加地增进闪存中数据的正确性。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (19)
1.一种存取一闪存的方法,其特征在于,该闪存中一区块所包含的数据页的数量为(2N+M),且N、M均为正整数,以及该方法包含有:
将一数据串流写入至该区块的第1~2N个数据页中;以及
将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中。
2.如权利要求1所述的方法,其特征在于,将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中的步骤包含有:
自第1~2N个数据页中选择出M个数据页;
将所选择出的数据页的数据循序传送至该闪存中的一数据页缓冲器;以及
将该数据页缓冲器中所储存的数据循序传送至该区块的第(2N+1)~(2N+M)个数据页中。
3.如权利要求2所述的方法,其特征在于,自第1~2N个数据页中选择出该M个数据页的步骤包含有:
根据一预设位置信息以自第(2N+1)~(2N+M)个数据页中选择出该M个数据页。
4.如权利要求1所述的方法,其特征在于,该闪存为一三层式储存闪存。
5.如权利要求4所述的方法,其特征在于,该闪存的该区块包含有多个最高位数据页、中间位数据页以及最低位数据页,且该部分数据页均为最高位数据页、均为中间位数据页、或是部分最高位数据页部分中间位数据页。
6.一种记忆装置,其特征在于包含有:
一闪存,其中该闪存包含多个区块,该多个区块中任一区块所包含的数据页的数量为(2N+M),且N、M均为正整数;以及
一控制器,用来将一数据串流写入至该区块的第1~2N个数据页中,以及
将写入至第1~2N个数据页中部分数据页的数据备份至该区块的第(2N+1)~(2N+M)个数据页中。
7.如权利要求6所述的记忆装置,其特征在于,该控制器自第1~2N个数据页中选择出M个数据页,将所选择出的数据页的数据循序传送至该闪存中的一数据页缓冲器,以及将该数据页缓冲器中所储存的数据循序传送至该区块的第(2N+1)~(2N+M)个数据页中。
8.如权利要求7所述的记忆装置,其特征在于,该控制器根据一预设位置信息以自第1~2N个数据页中选择出该M个数据页。
9.如权利要求6所述的记忆装置,其特征在于,该闪存为一三层式储存闪存。
10.如权利要求9所述的记忆装置,其特征在于,该闪存的该区块包含有多个最高位数据页、中间位数据页以及最低位数据页,且该部分数据页均为最高位数据页、均为中间位数据页、或是部分最高位数据页部分中间位数据页。
11.一种存取一闪存的方法,其特征在于,该闪存中一区块所包含的数据页的数量为(2N+M),第(2N+1)~(2N+M)个数据页是用来备份第1~2N个数据页中部分数据页的数据,且N、M均为正整数,以及该方法包含有:
读取该部分数据页中至少一数据页的数据;以及
选择性地读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
12.如权利要求11所述的方法,其特征在于,选择性地读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页的步骤包含有:
判断是否可以成功读取该至少一数据页的数据;以及
当无法成功读取该至少一数据页的数据时,读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
13.如权利要求11所述的方法,其特征在于,选择性地读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页的步骤包含有:
判断读取该至少一数据页的数据所需的时间是否会超过一预定时间;以及
当判断读取该至少一数据页的数据所需的时间会超过该预定时间时,读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
14.如权利要求11所述的方法,其特征在于,该闪存为一三层式储存闪存。
15.一种记忆装置,其特征在于包含有:
一闪存,其中该闪存包含多个区块,该多个区块中任一区块所包含的数据页的数量为(2N+M),第(2N+1)~(2N+M)个数据页是用来备份第1~2N个数据页中部分数据页的数据,且N、M均为正整数;以及
一控制器,用来读取该部分数据页中至少一数据页的数据,以及选择性地读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
16.如权利要求15所述的记忆装置,其特征在于,该控制器判断是否可以成功读取该至少一数据页的数据;以及当无法成功读取该至少一数据页的数据时,读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
17.如权利要求15所述的记忆装置,其特征在于,该控制器判断读取该至少一数据页的数据所需的时间是否会超过一预定时间;以及当判断读取该至少一数据页的数据所需的时间会超过该预定时间时,读取第(2N+1)~(2N+M)个数据页中用来备份该至少一数据页的数据页,以作为该至少一数据页中的数据。
18.如权利要求15所述的记忆装置,其特征在于,该闪存为一三层式储存闪存。
19.一种存取一闪存的方法,其特征在于,该闪存中一区块所包含的数据页的数量为(2N+M),且N、M均为正整数,以及该方法包含有:
将一数据串流写入至该区块的第1~2N个数据页中;以及
将该区块的一管理信息写入至该区块的第(2N+1)~(2N+M)个数据页中,其中该管理信息包含该区块的抹除次数、该区块的有效数据页数、或该区块的实体数据页和逻辑数据页的对照表。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261660825P | 2012-06-18 | 2012-06-18 | |
US61/660,825 | 2012-06-18 | ||
TW102118811A TWI492052B (zh) | 2012-06-18 | 2013-05-28 | 存取快閃記憶體的方法以及相關的記憶裝置 |
TW102118811 | 2013-05-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103514101A true CN103514101A (zh) | 2014-01-15 |
Family
ID=49757004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310242985.4A Pending CN103514101A (zh) | 2012-06-18 | 2013-06-18 | 存取闪存的方法以及相关的记忆装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9384125B2 (zh) |
CN (1) | CN103514101A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106909512A (zh) * | 2015-12-23 | 2017-06-30 | 研祥智能科技股份有限公司 | 存储设备的使用方法和系统 |
CN108614666A (zh) * | 2016-12-09 | 2018-10-02 | 北京京存技术有限公司 | 基于NANDflash的数据块处理方法和装置 |
CN109426451A (zh) * | 2017-08-31 | 2019-03-05 | 慧荣科技股份有限公司 | 将数据写入闪存模块的方法及相关闪存控制器与电子装置 |
CN112214348A (zh) * | 2016-04-27 | 2021-01-12 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
US11847023B2 (en) | 2016-04-27 | 2023-12-19 | Silicon Motion, Inc. | Flash memory apparatus and storage management method for flash memory |
US11916569B2 (en) | 2016-04-27 | 2024-02-27 | Silicon Motion, Inc. | Flash memory apparatus and storage management method for flash memory |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI545571B (zh) | 2014-02-18 | 2016-08-11 | 慧榮科技股份有限公司 | 存取快閃記憶體的方法及相關的控制器與記憶裝置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127004A (zh) * | 2007-09-24 | 2008-02-20 | 中兴通讯股份有限公司 | 一种在闪存上存取数据的系统及方法 |
CN101620575A (zh) * | 2008-07-02 | 2010-01-06 | 慧国(上海)软件科技有限公司 | 闪存卡及闪存预防资料毁损的方法 |
CN102298543A (zh) * | 2011-09-15 | 2011-12-28 | 成都市华为赛门铁克科技有限公司 | 一种存储器管理方法和装置 |
US20120005558A1 (en) * | 2010-07-01 | 2012-01-05 | Steiner Avi | System and method for data recovery in multi-level cell memories |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW504692B (en) | 2001-04-20 | 2002-10-01 | Geneticware Co Ltd | Method and architecture for DRAM defect management and status display |
US8074012B2 (en) * | 2008-07-02 | 2011-12-06 | Silicon Motion, Inc. | Flash memory apparatus and method for securing a flash memory from data damage |
US8219781B2 (en) | 2008-11-06 | 2012-07-10 | Silicon Motion Inc. | Method for managing a memory apparatus, and associated memory apparatus thereof |
TWI493340B (zh) | 2009-12-28 | 2015-07-21 | Via Tech Inc | 資料儲存系統與方法 |
TWI462104B (zh) | 2010-08-04 | 2014-11-21 | Silicon Motion Inc | 資料寫入方法及資料儲存裝置 |
US8954647B2 (en) * | 2011-01-28 | 2015-02-10 | Apple Inc. | Systems and methods for redundantly storing metadata for non-volatile memory |
US9053809B2 (en) * | 2011-11-09 | 2015-06-09 | Apple Inc. | Data protection from write failures in nonvolatile memory |
-
2013
- 2013-06-17 US US13/920,074 patent/US9384125B2/en active Active
- 2013-06-18 CN CN201310242985.4A patent/CN103514101A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127004A (zh) * | 2007-09-24 | 2008-02-20 | 中兴通讯股份有限公司 | 一种在闪存上存取数据的系统及方法 |
CN101620575A (zh) * | 2008-07-02 | 2010-01-06 | 慧国(上海)软件科技有限公司 | 闪存卡及闪存预防资料毁损的方法 |
US20120005558A1 (en) * | 2010-07-01 | 2012-01-05 | Steiner Avi | System and method for data recovery in multi-level cell memories |
CN102298543A (zh) * | 2011-09-15 | 2011-12-28 | 成都市华为赛门铁克科技有限公司 | 一种存储器管理方法和装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106909512A (zh) * | 2015-12-23 | 2017-06-30 | 研祥智能科技股份有限公司 | 存储设备的使用方法和系统 |
CN112214348A (zh) * | 2016-04-27 | 2021-01-12 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
CN112214348B (zh) * | 2016-04-27 | 2023-08-29 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
US11847023B2 (en) | 2016-04-27 | 2023-12-19 | Silicon Motion, Inc. | Flash memory apparatus and storage management method for flash memory |
US11916569B2 (en) | 2016-04-27 | 2024-02-27 | Silicon Motion, Inc. | Flash memory apparatus and storage management method for flash memory |
CN108614666A (zh) * | 2016-12-09 | 2018-10-02 | 北京京存技术有限公司 | 基于NANDflash的数据块处理方法和装置 |
CN108614666B (zh) * | 2016-12-09 | 2021-10-26 | 北京兆易创新科技股份有限公司 | 基于NAND flash的数据块处理方法和装置 |
CN109426451A (zh) * | 2017-08-31 | 2019-03-05 | 慧荣科技股份有限公司 | 将数据写入闪存模块的方法及相关闪存控制器与电子装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130339584A1 (en) | 2013-12-19 |
US9384125B2 (en) | 2016-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103514101A (zh) | 存取闪存的方法以及相关的记忆装置 | |
CN109783009A (zh) | 存储器系统及其操作方法 | |
CN109542675A (zh) | 存储器系统及其操作方法 | |
CN103853582A (zh) | 闪存更新方法以及闪存控制器 | |
CN105740157A (zh) | 数据储存装置以及快闪存储器控制方法 | |
US20140075268A1 (en) | Method for dodging bad page and bad block caused by suddenly power off | |
US10866751B2 (en) | Method for managing flash memory module and associated flash memory controller | |
CN109582216B (zh) | 数据储存装置与存储器装置的数据处理方法 | |
CN110058795A (zh) | 管理闪存模块的方法及相关的闪存控制器及电子装置 | |
CN103577342A (zh) | 管理闪存中所储存的数据的方法及相关记忆装置与控制器 | |
CN103853566B (zh) | Bios更新系统及方法 | |
CN105426315A (zh) | 实体储存对照表维护方法以及使用该方法的装置 | |
US20130346674A1 (en) | Data writing method, memory controller and memory storage device | |
CN104850514A (zh) | 存取闪存的方法及相关的控制器与记忆装置 | |
CN103377129A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
CN104835526A (zh) | 将数据写入至闪存的方法及相关的记忆装置与闪存 | |
CN104765569A (zh) | 数据写入方法、存储器控制电路单元与存储器储存装置 | |
US10712970B2 (en) | Flash memory controller and associated accessing method and electronic device | |
CN102792381A (zh) | 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护 | |
CN106155582B (zh) | 非挥发性储存装置与控制器 | |
CN102053796A (zh) | 闪存储存系统、闪存控制器与数据处理方法 | |
CN101699476A (zh) | 智能卡的数据处理方法及装置 | |
CN101567220A (zh) | 闪存的损坏区块辨识方法、储存系统及其控制器 | |
CN109426451A (zh) | 将数据写入闪存模块的方法及相关闪存控制器与电子装置 | |
TWI693520B (zh) | 用來於一記憶裝置中進行系統備份的方法、相關記憶裝置及其控制器、以及相關電子裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140115 |