CN112086111A - 非易失性存储器设备及其编程方法 - Google Patents

非易失性存储器设备及其编程方法 Download PDF

Info

Publication number
CN112086111A
CN112086111A CN202010528328.6A CN202010528328A CN112086111A CN 112086111 A CN112086111 A CN 112086111A CN 202010528328 A CN202010528328 A CN 202010528328A CN 112086111 A CN112086111 A CN 112086111A
Authority
CN
China
Prior art keywords
cells
programming
data
memory device
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010528328.6A
Other languages
English (en)
Inventor
安浩圣
千允洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112086111A publication Critical patent/CN112086111A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文提供了非易失性存储器设备及其编程方法。所述非易失性存储器设备包括存储单元阵列，该存储单元阵列包括具有第一字线的多条字线和连接到所述第一字线的多个存储单元。所述多个存储单元包括多个监视单元和多个数据单元，每个数据单元被配置为存储N位数据，N为自然数。所述非易失性存储器设备被配置为对所述多个数据单元执行第一编程，并且在执行所述第一编程之后，对所述一个或多个监视单元执行与所述第一编程不同的检测编程。

Description

非易失性存储器设备及其编程方法
本申请要求于2019年6月13日在韩国知识产权局提交的韩国专利申请No.10-2019-0070018的优先权，并且要求从其获得的所有权益，该专利申请的内容通过引用整体并入本文。
技术领域
本公开涉及非易失性存储器设备及其编程方法。
背景技术
非易失性存储器设备是即使电源中断也不会擦除其中存储的数据的存储器设备。非易失性存储器设备的示例包括可编程只读存储器(PROM)、可擦除可编程PROM(EPROM)、电EPROM(EEPROM)、闪存存储器设备等。在非易失性存储器设备当中，闪存存储器设备可以由各种类型的存储单元构成并且可以根据单元阵列结构大致分为NAND型闪存存储器设备和NOR型闪存存储器设备。
同时，在将数据编程到非易失性存储器设备的存储单元时，在非易失性存储器设备中可能发生突然断电。当在编程操作期间发生断电时，不能确保编程到存储单元的数据的可靠性。因此，正在研究能够确定在将数据编程到存储单元期间是否发生突然断电的各种方法。
发明内容
本公开的各方面提供了一种非易失性存储器设备，该非易失性存储器设备能够检测在将数据编程到存储单元时是否发生突然断电，同时最小化对非易失性存储器设备的性能的影响。
根据本发明构思的一个方面，提供了一种非易失性存储器设备，包括：存储单元阵列，该存储单元阵列包括具有第一字线的多条字线和连接到第一字线的多个存储单元，其中所述多个存储单元包括一个或多个监视单元和多个数据单元，每个数据单元被配置为存储N位数据，N为自然数。非易失性存储器设备被配置为对所述多个数据单元执行第一编程，并且对所述一个或多个监视单元执行与第一编程不同的检测编程。检测编程可以在执行第一编程之后执行。
根据本发明构思的一方面，提供了一种存储设备，包括：非易失性存储器，该非易失性存储器包括具有第一字线的多条字线和连接到第一字线的多个存储单元，其中所述多个存储单元包括多个监视单元和多个数据单元，每个数据单元被配置为存储N位数据，N为自然数；以及控制器，被配置为对所述多个数据单元执行第一编程，并且对所述多个监视单元执行与第一编程不同的检测编程，其中控制器包括突然断电(sudden power off，SPO)检测器，并且SPO检测器被配置为检测在对所述多个数据单元执行第一编程时是否发生SPO。
根据本发明构思的一个方面，提供了一种非易失性存储器设备，包括：存储单元阵列，包括具有第一字线的多条字线以及均连接到第一字线的多个第一存储单元和多个第二存储单元。所述非易失性存储器设备被配置为对所述多个第一存储单元执行第一编程，所述多个第一存储单元中的每个单元被配置为存储N位数据，N为自然数，并且对作为多个监视单元的多个第二存储单元执行与第一编程不同的检测编程。本公开的技术方面不限于上述技术方面，并且本领域技术人员从以下描述中应当清楚地理解以上未提及的本公开的其它技术方面。
附图说明
通过参考附图详细描述本公开的示例性实施例，本公开的上述和其它目的、特征和优点对于本领域普通技术人员将变得更加显而易见。
图1A和1B是用于描述根据本公开一些实施例的包括非易失性存储器设备的数据处理系统的示例性框图。
图2A和2B是用于描述根据本公开一些实施例的非易失性存储器设备的示例性示图。
图3示出了根据本公开一些实施例的当在非易失性存储器设备上执行检测编程时的阈值电压分散(dispersion)的曲线图。
图4是图示根据本公开一些实施例的非易失性存储器设备的编程方法的流程图。
图5和6是根据本公开一些实施例的用于描述图4的示例性示图。
图7是图示根据本公开一些实施例的非易失性存储器设备的编程方法的流程图。
图8至12是根据本公开一些实施例的用于描述图7的示例性示图。
图13是图示根据本公开的一些实施例的非易失性存储器设备的编程方法的流程图。
图14至19是根据本公开一些实施例的用于描述图13的示例性示图。
具体实施方式
图1A和1B是用于描述根据本公开一些实施例的包括非易失性存储器设备的数据处理系统的示例性框图。
参考图1A，数据处理系统100包括主机102和存储器系统110。
主机102可以包括电子设备，例如，便携式电子设备，诸如移动电话、运动图像专家组(MPEG)第3层(MP3)播放器、膝上型计算机等，或有线和无线电子设备，诸如台式计算机、游戏机、电视(TV)、投影仪等，但是本公开不限于此。
另外，主机102可以包括至少一个操作系统(OS)。OS一般可以管理和控制主机102的功能和操作，并且可以使用数据处理系统100或存储器系统110在主机102和用户之间提供接口。在此，OS可以支持与用户的目的和使用对应的功能和操作。例如，根据主机102的移动性，可以将OS分类为一般OS和移动OS。另外，在OS中，可以根据用户的使用环境将一般OS分类为个人OS和商业OS。例如，个人OS可以是特征在于支持针对一般用户的服务提供功能的系统，并且可以包括Windows、Chrome等。另外，例如，商业OS可以是特征在于保护并支持高性能和高性能的系统，并且可以包括Windows服务器、Linux、Unix等。在这种情况下，主机102可以包括多个OS。另外，为了与存储器系统110执行与用户的请求对应的操作，主机102可以执行OS。
另外，存储器系统110响应于来自主机102的请求而操作，并存储由主机102访问的数据。例如，存储器系统110可以被用作主机102的主存储器设备或辅助存储器设备。在此，可以根据连接到主机102的主机接口协议用各种类型的存储设备中的任何一种来实现存储器系统110。例如，存储器系统110可以用固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、形式为迷你SD或微型SD的安全数字(SD)卡等等中的任何一种来实现，但是本公开不限于此。
另外，实现存储器系统110的存储设备可以用易失性存储器设备(诸如动态随机存取存储器(DRAM)、静态RAM(SRAM)等)和非易失性存储器设备(诸如只读存储器(ROM)、掩模型ROM(MROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、铁磁RAM(FeRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、闪存存储器等)来实现。
另外，存储器系统110可以包括：非易失性存储器设备150，其能够存储由主机102访问的数据；以及控制器130，其能够控制数据被存储在非易失性存储器设备150中。
在此，控制器130和非易失性存储器设备150可以集成到单个半导体设备中。例如，控制器130和非易失性存储器设备150可以集成到单个半导体设备中以形成SSD。当存储器系统110用作SSD时，可以进一步提高连接到存储器系统110的主机102的操作速度。另外，控制器130和非易失性存储器设备150可以集成到单个半导体设备中以形成存储卡，例如，个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、通用闪存存储装置(universalflash storage，UFS)等，但是本公开不限于此。
另外，例如，存储器系统110可以由计算机、超移动PC(ultra mobile PC，UMPC)、工作站、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境中传输和接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络(telematics network)的各种电子设备之一、射频识别(RFID)设备、构成计算系统的各种部件之一等，但是本公开不限于此。
即使在不供电时，非易失性存储器设备150也可以保持存储的数据。特别地，非易失性存储器设备150执行写操作以存储从主机102提供的数据，并且执行读操作以将存储的数据提供给主机102。在此，非易失性存储器设备150可以包括多个存储器块152、154和156。多个存储器块152、154和156中的每一个可以包括多个页面(page)。多个页面中的每个页面可以包括连接到多条字线WL的多个存储单元。在一些示例中，多个页面中的每个页面可以包括连接到字线WL的多个存储单元。另外，非易失性存储器设备150可以包括多个平面(plane)，每个平面具有多个存储器块152、154和156。特别地，非易失性存储器设备150可以包括多个存储器管芯(die)，每个存储器管芯具有多个平面。另外，非易失性存储器设备150可以是闪存存储器。在这种情况下，闪存存储器可以具有三维堆栈结构。
存储器系统110中的控制器130可以响应于来自主机102的请求而控制非易失性存储器设备150。例如，控制器130可以向主机102提供从非易失性存储器设备150读取的数据，并且将从主机102提供的数据存储在非易失性存储器设备150中。为此，控制器130可以控制非易失性存储器设备150的读操作、写操作、编程操作和擦除操作等。更具体而言，控制器130可以包括主机接口(I/F)单元132、处理器134、纠错码(ECC)单元138、电源管理单元(PMU)140、NAND闪存控制器(NAND flash controller，NFC)142、存储器144和突然断电(SPO)检测器146。控制器130的内部配置不限于此。
主机I/F单元132被配置为处理主机102的命令和数据，并通过各种接口协议中的至少一种与主机102通信，所述各种接口协议诸如通用串行总线(USB)、集成驱动电子设备(integrated drive electronics，IDE)、移动行业处理器接口(mobile industryprocessor interface，MIPI)等，但是本公开不限于此。
当读取存储在非易失性存储器设备150中的数据时，ECC单元138可以检测并纠正从非易失性存储器设备150读取的数据中包括的错误。例如，ECC单元138可以对从非易失性存储器设备150读取的数据执行纠错解码、确定是否成功执行了纠错解码、根据确定结果输出指令信号(例如，纠错成功或失败信号)，并使用在ECC编码过程中生成的奇偶校验位来纠正读取的数据的错误位。在这种情况下，当错误位的数量大于可纠正的错误位限制时，ECC单元138不能纠正错误位，并且可以输出与不能纠正错误位的事实对应的纠错失败信号。
ECC单元138可以使用包括低密度奇偶校验(low density parity check，LDPC)码、Bose-Chaudhuri-Hocquenghem(BCH)码、turbo码、Reed-Solomon码、卷积码等的编码调制来执行纠错，但是本公开不限于此。另外，ECC单元138可以包括用于纠错的所有电路、模块、系统或设备。
PMU 140可以提供和管理控制器130的电源，即，控制器130中包括的部件的电源。
NFC 142是存储器/存储装置接口，其在控制器130和非易失性存储器设备150之间接口，以便允许控制器130响应于来自主机102的请求而控制非易失性存储器设备150。NFC142可以在处理器134的控制下生成用于非易失性存储器设备150的控制信号并处理数据。在此，NFC 142可以执行处理控制器130和非易失性存储器设备150之间的命令和数据的接口的操作。特别地，NFC 142可以支持在控制器130和非易失性存储器设备150之间的数据输入和输出。
存储器144可以是存储器系统110和控制器130的操作存储器，并且可以存储用于驱动存储器系统110和控制器130的数据。更具体而言，存储器144可以响应于来自主机102的请求而允许控制器130控制非易失性存储器设备150。例如，控制器130可以向主机102提供从非易失性存储器设备150读取的数据，并且将从主机102提供的数据存储在非易失性存储器设备150中。为此，控制器130可以控制非易失性存储器设备150的读操作、写操作、编程操作、擦除操作等。
存储器144可以用易失性存储器来实现，例如，SRAM、DRAM等。另外，如图1A中所示，存储器144可以存在于控制器130的内部或外部。在这种情况下，存储器144可以被实现为外部易失性存储器，通过该外部易失性存储器，数据通过存储器接口向控制器130输入和从控制器130输出。
如上所述，存储器144可以存储在主机102和非易失性存储器设备150之间执行数据写操作和数据读操作所需的数据，以及在执行数据写操作和数据读操作时生成的数据。为了存储多条数据，存储器144可以包括程序存储器、数据存储器、写缓冲器高速缓存、读缓冲器高速缓存、数据缓冲器高速缓存和映射缓冲器高速缓存中的至少一个。
在一些实施例中，突然断电(SPO)检测器146可以检测在非易失性存储器设备150中是否发生了SPO。当SPO在非易失性存储器设备150中发生时，由于在非易失性存储器设备150中存储的数据中发生错误，因此有必要准确地检测SPO的发生并去除对应的数据。
例如，将描述作为增加非易失性存储器设备150的存储器容量的方法之一的多级单元(multi-level cell，MLC)方法的示例。MLC方法是在单个存储单元中存储多个位的方法。但是，根据MLC方法的编程会造成以下错误：由于该错误，已经被写入存储单元中的较低位数据与被输入到该存储单元的较高位数据混合，并且因此较低位数据丢失。例如，当在对较高位数据进行编程的同时发生SPO时，会发生以下问题：已被写入存储单元的较低位数据受到输入到存储单元的较高位数据的影响，使得较低位数据的值可能改变。
因此，SPO检测器146可以在最小化对非易失性存储器设备150的性能的影响的同时准确地确定在存储单元中是否生成了SPO，从而删除由于SPO发生而发生错误的存储单元的数据。下面将参考附图详细描述SPO检测器146的操作。
参考图1B，数据处理系统100'包括主机102和存储器系统110'。存储器系统110'可以包括控制器130'和非易失性存储器设备150'。图1B的存储器系统110'可以具有与图1A的存储器系统110基本相同的配置。因此，将省略与图1A中解释的相同的操作和结构，以避免重复的解释。
控制器130'还可以包括编程控制器148，该编程控制器148按照根据本公开的编程方法的编程序列来控制非易失性存储器设备150'的编程。
图2A和2B是用于描述根据本公开一些实施例的非易失性存储器设备的示例性示图。
参考图2A，非易失性存储器设备150的多个存储器块之中的存储器块334可以被实现为存储单元阵列，以包括连接到多个位线BL0至BLm-1的多个单元串375。排列成列的单元串375中的每一个可以包括至少一个接地选择晶体管(GST)和至少一个串选择晶体管(SST)。多个存储单元MC0至MCn-1可以串联连接在GST和SST之间。
SST可以电连接到漏极选择线DSL，并且响应于通过DSL的电信号而导通或关断。GST可以电连接到源选择线SSL，并且响应于通过SSL的电信号而导通或关断。DSL和SSL可以由电压发生器310控制。
多个存储单元MC0至MCn-1中的每一个可以由每个单元存储一位数据信息的单级单元(single level cell)SLC构成，或者可以由每个单元存储多位数据信息的MLC、三级单元(triple level cell)TLC或四级单元(quad level cell)QLC构成，但是本公开不限于此。每个单元串375可以电连接到多个位线BL0至BLm-1中对应的一个。
在多个位线BL0至BLm-1当中，偶数位线(例如，BL0，BL2，BL4，...)彼此连接，并且奇数位线(例如，BL1和BL3，BL5，...)彼此连接，使得仅偶数位线或仅奇数位线可以被编程。为了便于描述，下面将进行描述，其中位线没有被划分为偶数位线和奇数位线。
虽然图2A图示了由NAND闪存存储器构成的存储器块334，但是作为一些实施例之一，除了NAND闪存存储器之外，存储器块334还可以用NOR型闪存存储器、其中两种或更多种类型的存储单元混合在一起的混合闪存存储器、其中控制器嵌入在存储器芯片中的单NAND闪存存储器等来实现。另外，根据一些实施例的非易失性存储器设备150不仅可以用其中电荷存储层由导电浮栅构成的闪存存储器设备来实现，而且可以用其中电荷存储层由绝缘膜构成的电荷陷阱闪存(charge trap flash，CTF)存储器设备等来实现。
根据操作模式，非易失性存储器设备150的电压发生器310可以提供将被供应给字线WL0至WLn-1中的每一条的字线电压(例如，编程电压、读电压、通过电压等)，以及将被供应给其中形成有多个存储单元MC0至MCn-1的块(bulk)(例如，阱区)的电压。例如，可以在图1A的控制器130的控制下生成电压发生器310的电压。特别地，图1A的控制器130中的SPO检测器146可以控制电压发生器310以检测在连接到电压发生器310的多条字线WL0至WLn-1中是否发生了SPO。另外，为了生成多条读取的数据，电压发生器310可以生成多个可变的读电压并且在多条字线WL0至WLn-1当中选择一条。
另外，非易失性存储器设备150可以由读/写电路320控制。根据操作模式，读/写电路320可以作为感测放大器或写驱动器来操作。例如，在验证操作或正常读操作的情况下，读/写电路320可以作为用于从存储单元阵列读取数据的感测放大器来操作。另外，在编程操作的情况下，读/写电路320可以作为用于根据将存储在存储单元阵列中的数据来驱动多条位线BL0至BLm-1的写驱动器来操作。在编程操作期间，读/写电路320可以从缓冲器(未示出)接收将被写入存储单元阵列的数据，并且根据输入数据来驱动多条位线BL0至BLm-1。为此，读/写电路320可以包括与列(或位线)或列对(或位线对)对应的多个页面缓冲器322、324、326、328、330和332。多个页面缓冲器322、324、326、328、330和332可以包括多个锁存器。页面缓冲器322、324、326、328、330和332的数量可以等于多条位线BL0至BLm-1的数量。位线BL0至BLm-1的数量以及页面缓冲器322、324、326、328、330和332的数量不限于此。
多个存储单元MC0至MCn-1可以在非易失性存储器设备150的存储单元阵列中的多条字线WL0至WLn-1与多条位线BL0至BLm-1相交的位置处限定。根据一些实施例，多个存储单元MC0至MCn-1中的每个单元可以存储P位数据(在此，P是自然数)。
在示例实施例中，共享多条字线WL0至WLn-1的多个存储单元MC0至MCn-1中的一些可以被定义为各自存储P位数据的多个数据单元DC，并且多个存储单元MC0至MCn-1中的其余单元可以被定义为检测在连接到多个数据单元DC的多条字线WL0至WLn-1的每条中是否发生SPO的多个监视单元MTC。例如，多个数据单元DC和多个监视单元MTC可以共享多条字线WL0至WLn-1。在这种情况下，可以将多个监视单元MTC定义为非易失性存储器设备150的附加存储单元或备用存储单元。
在根据一些实施例的非易失性存储器设备150中，NAND型闪存存储器的存储单元阵列已经在图2A中示出，但是本公开不限于图2A中所示。与图2A不同，根据一些实施例的非易失性存储器设备150可以是NOR型闪存存储器、相变存储器PRAM或电阻性存储器RRAM。
参考图2B，图2B的非易失性存储器设备150'可以具有与图2A的非易失性存储器设备150基本相同的配置。因此，将省略与图2A中的解释相同的操作和结构，以避免重复的解释。
在一些实施例中，非易失性存储器设备150'还可以包括编程控制器158，该编程控制器158按照根据本公开的编程方法的编程序列来控制存储器块334的编程。
在一些实施例中，电压发生器310可以基于电压控制信号CTRL(未示出)生成用于对存储器块334执行编程操作、读操作和擦除操作的各种类型的电压。非易失性存储器设备150'的控制逻辑(未示出)可以基于从存储控制器130'接收的命令CMD、地址ADDR和控制信号CTRL输出用于将数据写入存储器块334或从存储器块334读取数据的各种控制信号。因而，控制逻辑可以总体上控制非易失性存储器设备150'中的各种操作。
编程控制器158可以控制非易失性存储器设备150'的编程操作。在一些实施例中，编程控制器158可以设置分别与多个编程状态对应的多个驱动电压的电压电平。多个驱动电压可以包括分别与多个编程状态对应的编程电压、验证电压、偏移电压和根据字线的编程速度的补偿电压。此外，编程控制器158可以设置与相应编程状态对应的编程电压集合的电压电平。
根据一些实施例，编程控制器158的一些功能可以由控制器130'中包括的编程控制器148在控制器130'中执行。
图3示出了根据本公开一些实施例的当对非易失性存储器设备执行检测编程时的阈值电压分散的曲线图。
参考图2A、2B和3，SPO检测器146、编程控制器148或编程控制器158可以将检测编程DP的脉冲施加到多个监视单元MTC。具体而言，在检测编程期间，将检测编程的脉冲施加到连接到多个监视单元MTC的字线。在一些实施例中，检测编程DP的脉冲可以仅被施加到多个监视单元MTC一次。例如，检测编程DP的脉冲可以是一个单脉冲。
例如，根据图3的曲线图，在MLC中，在非易失性存储器设备150(在下文中，或者非易失性存储器设备150')中多条字线中完成编程操作的一些字线的多个数据单元DC可以被编程在擦除状态E以及编程状态PV1至PV7中的任何一个。
多个数据单元DC中阈值电压小于第一读电压RV1的一些数据单元DC可以被评估为擦除状态E，并且多个数据单元DC中阈值电压超过第一读电压RV1并且小于第二读电压RV2的一些其它数据单元可以被评估为第一编程状态PV1。多个数据单元DC中阈值电压超过第二读电压RV2并且小于第三读电压RV3的一些其它数据单元可以被评估为第二编程状态PV2。类似地，可以通过第三读电压RV3至第七读电压RV7将多个数据单元DC中的其余数据单元评估为第三编程状态PV3至第七编程状态PV7。
在一些实施例中，SPO检测器146、编程控制器148或编程控制器158可以将检测编程DP的一个脉冲施加到多个监视单元MTC，以便检测在连接到多个数据单元DC的多条字线WL0至WLn-1中是否发生了SPO。相反，当执行应用于非易失性存储器设备150的多个数据单元DC的第一编程时，在第一编程中施加到多个数据单元DC的脉冲的次数可以与在检测编程DP期间施加到多个监视单元MTC的脉冲的次数不同。例如，当预先将第一编程的脉冲施加到多个数据单元DC时，其幅度逐渐增大的第一编程的脉冲被多次施加到多个数据单元DC。但是，在一个实施例中，SPO检测器146、编程控制器148或编程控制器158可以将检测编程DP的脉冲施加到多个监视单元MTC仅一次。
在一个实施例中，非易失性存储器设备150的多个监视单元MTC不用作与外部设备(例如，控制器130或主机102)执行正常读取操作的存储装置。
因此，由于检测编程DP的脉冲短，因此非易失性存储器设备150的整体编程时间可以不受影响。另外，当稍后使用预定电压电平的检测电压DV读取多个监视单元MTC时，可以确定在连接到多个监视单元MTC的对应字线中是否发生了SPO。例如，可以确定是否在没有SPO的情况下正常地对多个数据单元DC进行了编程。在下文中，将参考流程图描述详细的检测方法。
图4是图示根据本公开一些实施例的非易失性存储器设备的编程方法的流程图。图5和6是根据本公开一些实施例的用于描述图4的示例性示图。
首先参考图4，根据一些实施例，对非易失性存储器设备的多个数据单元DC执行第一编程(S110)。具体而言，在多个监视单元MTC处于禁止状态(inhibited state)的状态下，对多个数据单元DC执行第一编程。在下文中，将参考图5进行更详细的描述。
图5是图2A或2B的区域A的概念框图。在一些示例中，在区域A中可以存在多个数据单元DC和第一监视单元MTC0。多个数据单元DC中的每个数据单元可以存储一位数据。第一监视单元MTC0可以与多个数据单元DC共享第一字线WL0。在这种情况下，第一监视单元MTC0的数量为一，并且其数量不限于图2A或2B。
禁止第一监视单元MTC0意味着向连接到第一监视单元MTC0的第一字线WL0和位线(例如，BLm-1)施加预定电压，并且即使一位数据被编程到多个数据单元DC时，也防止该一位数据被编程到第一监视单元MTC0。因而，当在禁止第一监视单元MTC0的状态下一位数据被编程到多个数据单元DC时，所述一位数据可以被编程到多个数据单元DC，但是该一位数据不能被编程到第一监视单元MTC0。
例如，假设三个数据单元DC和一个监视单元MTC共享第一字线WL0。另外，假定在三个数据单元DC中存储“110”，例如，在第一数据单元DC中存储“1”，在第二数据单元DC中存储“1”，并且在第三数据单元DC中存储“0”，并且在一个监视单元MTC中存储“1”。在这种情况下，当在禁止这一个监视单元MTC的状态下将“0”编程到所有三个数据单元DC时(具体而言，当将“0”编程到三个数据单元DC中的第一和第二数据单元中的数据时)，“000”可以存储在三个数据单元DC中。但是，由于在“0”被编程到三个数据单元DC的同时禁止这一个监视单元MTC，因此“1”仍然可以存储在这一个监视单元MTC中。
在这种情况下，例如，增量步进脉冲编程(ISPP)可以被用于对多个数据单元DC执行第一编程。即，如图5中所示，其幅度逐渐增加的第一编程的脉冲被多次施加到多个数据单元DC，使得可以通过向多个数据单元DC施加第一编程的脉冲来将一位数据编程到多个数据单元DC。具体而言，在第一编程期间，第一编程的脉冲被施加到连接到多个数据单元DC的字线。
再次参考图4，SPO检测器、编程控制器148或编程控制器158可以在多个监视单元上执行检测编程DP(S120)。具体而言，在多个数据单元DC中的每个数据单元被禁止的状态下，对多个监视单元执行与第一编程不同的检测编程。在下文中，将参考图6进行详细描述。
图6也是图2A或2B的区域A的概念框图。在一些示例中，在区域A中可以存在多个数据单元DC和第一监视单元MTC0。
参考图6，在多个数据单元DC被禁止的状态下，对第一监视单元MTC0执行检测编程。在此，对第一监视单元MTC0执行检测编程与对多个数据单元DC执行第一编程之间的差异可以是施加到第一监视单元MTC0和多个数据单元DC的脉冲的次数。例如，如上所述，当对多个数据单元DC执行第一编程时，其幅度逐渐增大的第一编程的脉冲被多次施加到多个数据单元DC，但是，当对第一监视单元MTC0执行检测编程时，仅将检测编程的脉冲施加到第一监视单元MTC0一次。
根据上述公开的实施例，当SPO检测器在根据一些实施例的非易失性存储器设备上执行检测编程，然后使用预定电压电平的检测电压DV读取第一监视单元MTC0时，可以确定是否在对多个数据单元DC执行第一编程时在连接到多个数据单元DC的第一字线WL0中发生了SPO。例如，可以确定是否在没有SPO的情况下对多个数据单元DC进行了编程。
如果在对多个数据单元DC进行编程时发生了SPO，那么不会对第一监视单元MTC0执行检测编程DP，第一监视单元MTC0在对多个数据单元DC进行编程之后被编程。因而，当使用检测电压DV读取第一监视单元MTC0时，可以获得未对第一监视单元MTC0进行编程的结果(例如，保持擦除状态)。但是，如果在对多个数据单元DC进行编程时没有发生SPO，那么可以对第一监视单元MTC0执行检测编程DP，第一监视单元MTC0在对多个数据单元DC进行编程之后被编程。因而，在这种情况下，当使用检测电压DV读取第一监视单元MTC0时，可以获得对第一监视单元MTC0执行了检测编程DP的结果。
总之，在完成上述编程操作(例如，第一编程和检测编程)之后，作为使用检测电压DV的第一监视单元MTC0的读取结果，当对第一监视单元MTC0被编程时，SPO被确定为未发生在连接到多个数据单元DC的第一字线WL0中。因此，可以确定数据被编程到与第一监视单元MTC0共享第一字线WL0的多个数据单元DC。
但是，作为使用检测电压DV的第一监视单元MTC0的读取结果，当未对第一监视单元MTC0进行编程时，可以检测到在由第一监视单元MTC0和多个数据单元DC共享的第一字线WL0中发生了SPO。因而，在这种情况下，对于与第一监视单元MTC0共享第一字线WL0的多个数据单元DC的数据，可能需要附加的措施(例如，数据恢复或数据去除)。
同时，在根据一些实施例的非易失性存储器设备中，当在连接到多个数据单元DC的字线上执行第一编程时，第一编程的不同幅度的脉冲被施加到连接到多个数据单元DC的字线多次，使得对多个数据单元DC执行第一编程。但是，当对连接到多个监视单元MTC和多个数据单元DC的字线执行检测编程时，仅将检测编程的脉冲施加到连接到多个监视单元MTC的字线一次，使得可以对多个监视单元MTC执行检测编程。例如，在对多个监视单元MTC执行检测编程时，几乎没有任何附加的时间经过。因而，虽然对多个监视单元MTC附加地执行了检测编程，但是在根据一些实施例的非易失性存储器设备的编程方法的过程中，总编程时间(例如，tPROG)可以不受影响，并且根据一些实施例的非易失性存储器设备的整体性能可以不受到显著影响。例如，根据一些实施例，SPO检测器能够检测在将数据编程到多个数据单元DC时SPO是否发生，同时最小化对非易失性存储器设备的性能的影响。
图7是图示根据本公开一些实施例的非易失性存储器设备的编程方法的流程图。图8至12是根据本公开一些实施例的用于描述图7的示例性示图。
首先参考图7，根据一些实施例，对非易失性存储器设备的多个数据单元DC执行第一编程(S210)。
在此，根据一些实施例的非易失性存储器设备的存储单元阵列的基本结构可以与图2A或2B的相同。例如，在图7至12中，假设根据本公开一些实施例的非易失性存储器设备的多个数据单元DC和多个监视单元MTC中的每个单元可以存储2位数据。例如，2位数据可以包括由第一编程编程的第一位数据和由第二编程编程的第二位数据。例如，第一位数据可以是最低有效位(LSB)数据，并且第二位数据可以是最高有效位(MSB)数据。
另外，在图4至6中，已经描述了存在与多个数据单元DC共享字线的一个监视单元MTC0的示例。在示例实施例中，参考图8至12，将描述其中存在多个第一监视单元MTC1和多个第二监视单元MTC2的示例。在一些示例中，第一监视单元MTC1和第二监视单元MTC2的单元的数量是2K。可以存在与多个数据单元DC共享字线(例如，WL0)的2K个监视单元MTC1和MTC2(在此，K是自然数)。SPO检测器可以将2K个监视单元MTC1和MTC2中的K个监视单元MTC1定义为检测在LSB数据被编程到多个数据单元DC时是否发生SPO的单元，并将其余的K个监视单元MTC2定义为检测在MSB数据被编程到多个数据单元DC时是否发生SPO的单元。
再次参考图7和8，对多个数据单元DC执行第一编程(S210)。具体而言，在禁止2K个监视单元MTC1和MTC2的状态下，可以对多个数据单元DC执行第一编程。在这种情况下，例如，增量步进脉冲编程(ISPP)可以被用于对多个数据单元DC执行第一编程。ISPP可以由编程控制器148或编程控制器158执行。
接下来，参考图7和9，SPO检测器、编程控制器148或编程控制器158可以对K个监视单元MTC1执行检测编程(S220)。具体而言，在多个数据单元DC和尚未用检测编程对其进行编程的其余的K个监视单元MTC2被禁止的状态下，可以对K个监视单元MTC1执行检测编程。例如，在对K个监视单元MTC1执行检测编程的同时，用第一编程进行编程的多个数据单元DC和其余的K个监视单元MTC2可以维持在禁止状态。
在此，对K个监视单元MTC1执行检测编程的事实可以使得，如上所述，使用单个编程脉冲对K个监视单元MTC1执行一次检测编程。
接下来，参考图7和10，对多个数据单元DC执行第二编程(S230)。具体而言，在禁止2K个监视单元MTC1和MTC2的状态下，可以对多个数据单元DC执行第二编程。类似地，在这种情况下，例如，ISPP可以被用于对多个数据单元DC执行第二编程。
接下来，参考图7和11，对其余的K个监视单元MTC2执行检测编程(S240)。具体而言，在多个数据单元DC和已经用检测编程进行编程的K个监视单元MTC1被禁止的状态下，将检测编程应用于其余的K个监视单元MTC2。例如，在对其余的K个监视单元MTC2执行检测编程的同时，可以将通过第二编程编程的多个数据单元DC和通过检测编程编程的K个监视单元MTC1维持在禁止状态。
在此，SPO检测器对其余的K个监视单元MTC2执行检测编程的事实也可以是使得将单个程序脉冲施加到其余的K个监视单元MTC2一次。
根据以上公开的实施例，当对根据一些实施例的非易失性存储器设备进行编程，并且然后使用预定电压电平的检测电压读取多个第一监视单元MTC1和第二监视单元MTC2时，可以确定是否SPO在与多个数据单元DC共享的字线中发生。
在这种情况下，在完成上述的第一、第二和检测编程操作之后，首先使用检测电压读取K个监视单元MTC1。在此，可以考虑监视单元MTC1的干扰特性来确定检测电压的电压电平。在下文中，将参考图12进行详细描述。
参考图12，第一曲线Vth_dis是示出阈值电压的分散的曲线，该阈值电压由于在未对K个监视单元MTC1执行检测编程的状态下K个监视单元MTC1的自扰而可改变。另外，第二曲线Vth_pro是示出在将检测编程的编程脉冲施加到K个监视单元MTC1一次并且因此对K个监视单元MTC1执行检测编程之后阈值电压的分散的曲线。在根据一些实施例的非易失性存储器设备的编程方法中，由于检测编程的编程脉冲被施加到K个监视单元MTC1一次，如图所示，因此检测编程的阈值电压分散曲线Vth_pro可以被形成为宽泛地发散。
在这种情况下，用于读取K个监视单元MTC1的检测电压DV可以大于由于K个监视单元MTC1的自扰而可改变的阈值电压的最大值MAX。另外，当检测到K个监视单元MTC1中的至少一个被编程时(即，当存在图12的斜线区域时)，可以检测到在由K个监视单元MTC1和多个数据单元DC共享的字线中未发生SPO。例如，当应当确定在K个监视单元MTC1中的至少一个上未发生SPO时，有可能检测到在对应的字线中发生SPO的结果。例如，当确定SPO在K个监视单元MTC1中的至少一个上发生时，SPO检测器可以确定从对应的字线检测到SPO。在本说明书中，这个处理可以应用于上述单个监视单元，并且可以等同地应用于其余的K个监视单元MTC2。
在根据一些实施例的非易失性存储器设备中，可以如下确定由2K个监视单元MTC1和MTC2以及多个数据单元DC共享的在字线中是否发生SPO。
首先，在完成第一编程、第二编程和检测编程的上述操作之后，使用检测电压DV读取K个监视单元MTC1。因此，当K个监视单元MTC1中的至少一个未被检测编程编程时，可以确定从对应的字线检测到SPO。这可以应用于通过其余的K个监视单元MTC2检测SPO检测的过程，并且也可以应用于单个监视单元。
图13是图示根据本公开一些实施例的非易失性存储器设备的编程方法的流程图。图14至19是根据本公开一些实施例的用于描述图13的示例性示图。
在此，根据一些实施例的非易失性存储器设备的存储单元阵列的基本结构也可以与图2A或2B的相同。例如，可以假设根据一些实施例的非易失性存储器设备的多个数据单元DC和多个第三、第四和第五监视单元MTC3、MTC4和MTC5中的每个单元可以存储三位数据。在此，三位数据可以包括由第一编程编程的第一位数据、由第二编程编程的第二位数据和由第三编程编程的第三位数据。例如，第一位数据可以是LSB数据、第二位数据可以是中央有效位(CSB)数据，并且第三位数据可以是MSB数据。
在一些示例中，第三、第四和第五监视单元MTC3、MTC4和MTC5的单元的数量是3K。在图13至19中，将描述其中存在与多个数据单元DC共享字线(例如，WL0)的3K个监视单元MTC3、MTC4和MTC5(在此，K是自然数)的示例。在此，SPO检测器可以将K个监视单元MTC3定义为检测在对多个数据单元DC执行第一编程时字线中是否发生SPO的单元，将其它K个监视单元MTC4定义为检测在对多个数据单元DC执行第二编程时字线中是否发生SPO的单元，并将其余的K个监视单元MTC5定义为检测在对多个数据单元DC执行第三编程时字线中是否发生SPO的单元。
参考图13和14，对多个数据单元DC执行第一编程(S310)。具体而言，在禁止3K个监视单元MTC3、MTC4和MTC5的状态下，将第一编程应用于多个数据单元DC。在这种情况下，例如，ISPP可以被用于对多个数据单元DC执行第一编程。
接下来，参考图13和15，将检测编程编程到K个监视单元MTC3(S320)。具体而言，在多个数据单元DC和尚未用检测编程对其进行编程的其余的2K个监视单元MTC4和MTC5被禁止的状态下，将检测编程编程到K个监视单元MTC3。例如，在对K个监视单元MTC3执行检测编程的同时，由第一编程编程的多个数据单元DC以及其余的2K个监视单元MTC4和MTC5可以各自维持在禁止状态。在此，如上所述，对K个监视单元MTC3执行检测编程的事实可以是使得使用单个编程脉冲对K个监视单元MTC3执行一次检测编程。
接下来，参考图13和16，对多个数据单元DC执行第二编程(S330)。具体而言，在禁止3K个监视单元MTC3、MTC4和MTC5的状态下，对多个数据单元DC执行第二编程。在这种情况下，例如，ISPP可以被用于对多个数据单元DC执行第二编程。
接下来，参考图13和17，SPO检测器对K个监视单元MTC4执行检测编程(S340)。具体而言，在多个数据单元DC和2K个监视单元MTC3和MTC5被禁止的状态下，对K个监视单元MTC4执行检测编程。在此，如上所述，可以执行被应用于K个监视单元MTC4的检测编程，使得用于执行检测编程的单个程序脉冲被施加到K个监视单元MTC4一次。
接下来，参考图13和18，将第三编程编程到多个数据单元DC(S350)。具体而言，在其中3K个监视单元MTC3、MTC4和MTC5被禁止的状态下，对多个数据单元DC执行第三编程。在这种情况下，例如，ISPP可以用于对多个数据单元DC执行第三编程。
接下来，参考图13和19，SPO检测器、编程控制器148或编程控制器158可以对K个监视单元MTC5执行检测编程(S360)。具体而言，在多个数据单元DC和2K个监视单元MTC3和MTC4被禁止的状态下，对K个监视单元MTC5执行检测编程。在此，如上所述，可以执行被应用于K个监视单元MTC5的检测编程，使得用于执行检测编程的单个编程脉冲被施加到K个监视单元MTC5一次。
根据以上公开的实施例，当对非易失性存储器设备进行编程并且然后使用预定电压电平的检测电压读取多个第三至第五监视单元MTC3、MTC4和MTC5时，有可能确定SPO是否在与多个数据单元DC共享的字线中发生。
虽然多个数据单元DC和多个监视单元MTC可以各自存储一位数据、两位数据和三位数据，但是本公开不限于此。在本公开的上述技术构思内，可以存储在多个数据单元DC和多个监视单元MTC的每个单元中的数据可以扩展到N位数据(在此，N是自然数)。
另外，在上述实施例中，虽然已经描述了多个监视单元MTC的数量为1、2K和3K的情况，但是由于可以存储在多个数据单元DC和多个监视单元MTC中的每个单元中的数据扩展到N位数据，因此多个监视单元MTC的数量也可以扩展到M(在此，M＝N*K，其中K是自然数)。
虽然已经参考本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员显而易见的是，在不脱离如以下权利要求书中阐述的本发明的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (20)

1.一种非易失性存储器设备，包括：
存储单元阵列，包括具有第一字线的多条字线和连接到所述第一字线的多个存储单元，所述多个存储单元包括一个或多个监视单元和多个数据单元，每个数据单元被配置为存储N位数据，N为自然数，
其中所述非易失性存储器设备被配置为对所述多个数据单元执行第一编程，并且对所述一个或多个监视单元执行与所述第一编程不同的检测编程，并且
其中所述检测编程在执行所述第一编程之后执行。
2.如权利要求1所述的非易失性存储器设备，其中所述非易失性存储器设备连接到控制器，所述控制器包括被配置为在所述检测编程期间将单个编程脉冲施加到所述一个或多个监视单元一次的突然断电(SPO)检测器。
3.如权利要求1所述的非易失性存储器设备，其中所述非易失性存储器设备包括被配置为在所述检测编程期间将单个编程脉冲施加到所述一个或多个监视单元一次的编程控制器。
4.如权利要求3所述的非易失性存储器设备，其中所述第一编程是将所述N位数据编程到所述多个数据单元的增量步进脉冲编程(ISPP)。
5.如权利要求3所述的非易失性存储器设备，其中所述非易失性存储器设备连接到控制器，所述控制器包括突然断电(SPO)检测器，SPO检测器被配置为：通过使用检测电压从所述一个或多个监视单元读取数据，来检测在对所述多个数据单元执行第一编程时是否发生SPO。
6.如权利要求5所述的非易失性存储器设备，其中，所述检测电压大于由于与所述检测编程无关的干扰的所述一个或多个监视单元的最大阈值电压。
7.如权利要求6所述的非易失性存储器设备，其中，当所述一个或多个监视单元中的至少一个处于擦除状态时，所述SPO检测器确定在所述第一字线中已经发生了SPO。
8.如权利要求1所述的非易失性存储器设备，其中，所述多个存储单元还包括附加的监视单元，并且
其中，当N为2或大于2时，所述非易失性存储器设备被配置为还对所述多个数据单元执行一个或多个附加的第一编程以编程所述N位数据，并对所述附加的存储单元执行附加的一个或多个检测编程。
9.如权利要求1所述的非易失性存储器设备，其中，所述非易失性存储器设备被配置为使得，当所述多个数据单元被禁止时，对所述一个或多个监视单元执行所述检测编程。
10.一种存储设备，包括：
非易失性存储器，包括具有第一字线的多条字线和连接到所述第一字线的多个存储单元，所述多个存储单元包括多个监视单元和多个数据单元，每个数据单元被配置为存储N位数据，N为自然数；以及
控制器，被配置为对所述多个数据单元执行第一编程，并且对所述多个监视单元执行与所述第一编程不同的检测编程，
其中控制器包括突然断电(SPO)检测器，SPO检测器被配置为检测在对所述多个数据单元执行所述第一编程时是否发生SPO。
11.如权利要求10所述的存储设备，其中所述非易失性存储器包括编程控制器，被配置为在所述检测编程期间向所述多个监视单元仅施加一个单个编程脉冲。
12.如权利要求11所述的存储设备，其中，所述SPO检测器被配置为通过使用检测电压从所述多个监视单元读取数据，来检测在对所述多个数据单元执行所述第一编程时是否发生SPO。
13.如权利要求12所述的存储设备，其中，所述检测电压大于由于与所述检测编程无关的干扰的所述多个监视单元的最大阈值电压。
14.如权利要求13所述的存储设备，其中，当所述多个监视单元中的至少一个处于擦除状态时，所述SPO检测器确定在所述第一字线中发生了SPO。
15.如权利要求11所述的存储设备，其中，所述多个存储单元还包括附加的监视单元，以及
其中，当N为2或大于2时，所述控制器被配置为：还对所述多个数据单元执行一个或多个附加的第一编程以编程所述N位数据，并对所述附加的监视单元执行附加的一个或多个检测编程。
16.一种非易失性存储器设备，包括：
存储单元阵列，包括包括第一字线的多条字线以及均连接到所述第一字线的多个第一存储单元和多个第二存储单元，
其中所述非易失性存储器设备被配置为：
对所述多个第一存储单元执行第一编程，所述多个第一存储单元中的每个单元被配置为存储N位数据，N为自然数，以及
对作为多个监视单元的所述多个第二存储单元执行与所述第一编程不同的检测编程。
17.如权利要求16所述的非易失性存储器设备，其中，所述非易失性存储器设备被配置为在所述检测编程期间将单个编程脉冲施加到所述多个第二存储单元一次。
18.如权利要求17所述的非易失性存储器设备，其中所述非易失性存储器设备连接到控制器，所述控制器包括突然断电(SPO)检测器，SPO检测器被配置为通过使用检测电压读取所述多个第二存储单元，来检测在对所述多个第一存储单元执行所述第一编程时是否发生SPO。
19.如权利要求18所述的非易失性存储器设备，其中，所述检测电压大于由于与所述检测编程无关的干扰的所述多个第二存储单元的最大阈值电压。
20.如权利要求19所述的非易失性存储器设备，其中，当所述多个第二存储单元中的至少一个处于擦除状态时，所述SPO检测器确定在所述第一字线中发生了SPO。
CN202010528328.6A 2019-06-13 2020-06-11 非易失性存储器设备及其编程方法 Pending CN112086111A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190070018A KR102632690B1 (ko) 2019-06-13 2019-06-13 비휘발성 메모리 장치 및 그 프로그램 방법
KR10-2019-0070018 2019-06-13

Publications (1)

Publication Number Publication Date
CN112086111A true CN112086111A (zh) 2020-12-15

Family

ID=73734970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010528328.6A Pending CN112086111A (zh) 2019-06-13 2020-06-11 非易失性存储器设备及其编程方法

Country Status (3)

Country Link
US (2) US11127456B2 (zh)
KR (1) KR102632690B1 (zh)
CN (1) CN112086111A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11681464B2 (en) * 2020-06-08 2023-06-20 Western Digital Technologies, Inc. Predicting host access rates for variable bit rate data streams using a data storage controller

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231618B (zh) * 2002-10-02 2012-06-13 松下电器产业株式会社 非易失性存储器装置的控制方法
EP1883113B1 (en) * 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
KR101498669B1 (ko) 2007-12-20 2015-03-19 삼성전자주식회사 반도체 메모리 시스템 및 그것의 액세스 방법
KR101799765B1 (ko) * 2011-11-21 2017-11-22 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9728278B2 (en) 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
TWI569144B (zh) 2015-02-02 2017-02-01 慧榮科技股份有限公司 資料儲存裝置及其斷電事件判斷方法
CN106095699B (zh) 2015-03-20 2020-12-01 爱思开海力士有限公司 用于快闪存储器的可扩展spor算法
KR20180041428A (ko) 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
US9921898B1 (en) 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss
KR20180076605A (ko) 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180111157A (ko) 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법
KR102441551B1 (ko) * 2018-01-30 2022-09-08 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20190100782A (ko) * 2018-02-21 2019-08-29 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR102617411B1 (ko) * 2018-08-31 2023-12-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11348643B2 (en) * 2020-02-25 2022-05-31 Apple Inc. Identifying failure type in NVM programmed in SLC mode using a single programming pulse with no verification

Also Published As

Publication number Publication date
US20200395066A1 (en) 2020-12-17
KR102632690B1 (ko) 2024-02-01
US20210383863A1 (en) 2021-12-09
US11699485B2 (en) 2023-07-11
KR20200142761A (ko) 2020-12-23
US11127456B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
US9520185B2 (en) Method for performing memory access management, and associated memory device and controller thereof
US10381089B2 (en) Semiconductor memory system performing read operation based on counted memory cells and operating method thereof
US10108370B2 (en) Methods of reading nonvolatile memory devices
US9653176B2 (en) Read disturb reclaim policy
US20160124642A1 (en) Memory device, memory system, method of operating the memory device, and method of operating the memory system
CN113539340A (zh) 控制器及其操作方法
CN110970074B (zh) 存储器系统及其操作方法
KR102178141B1 (ko) 비휘발성 메모리 장치의 동작 방법
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
US20160124805A1 (en) Nonvolatile memory system and data recovery method thereof
KR20210129928A (ko) 메모리 장치 및 메모리 장치의 동작방법
KR20220008058A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190128283A (ko) 컨트롤러, 메모리 시스템 및 그 동작방법
KR20210099895A (ko) 메모리 시스템 및 그것의 동작방법
US11532364B2 (en) Controller and operation method thereof
US20190179563A1 (en) Memory system and operation method thereof
US20160253124A1 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
US11699485B2 (en) Nonvolatile memory device and method of programing with capability of detecting sudden power off
CN113096714A (zh) 存储器装置及其操作方法
KR20190108423A (ko) 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 저장 장치
KR20230027985A (ko) 펄스 듀티를 교정하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20220072284A (ko) 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
US20200310909A1 (en) Memory system and method for operating the same
US9824778B2 (en) Nonvolatile memory system and data recovery method thereof
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination