TWI668692B

TWI668692B - 動態隨機存取記憶體

Info

Publication number: TWI668692B
Application number: TW107109088A
Authority: TW
Inventors: 李忠勳; 劉獻文
Original assignee: 南亞科技股份有限公司
Priority date: 2017-12-04
Filing date: 2018-03-16
Publication date: 2019-08-11
Also published as: TW201926338A; CN109872742A; US10236035B1

Abstract

本揭露提供一種動態隨機存取記憶體（dynamic random access memory，DRAM）。該DRAM包括一更新單元、一存取元件、一更新元件。該更新單元具有複數個記憶列。該存取元件經配置以存取該等記憶列。該更新元件經配置以因應於一第一事件以一第一方式更新該更新單元，以及因應於一第二事件以一第二方式更新該更新單元，其中在該第一事件中，該更新單元的被存取記憶列的一數量不大於一臨界數量，以及其中在該第二事件中，該更新單元的被存取記憶列的該數量大於該臨界數量。

Description

動態隨機存取記憶體

本申請案主張2017年12月4日申請之美國臨時申請案第62/594,128號及2017年12月13日申請之美國正式申請案第15/840,083號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。本揭露係關於一種動態隨機存取記憶體（DRAM），並且更具體地涉及管理DRAM上的更新操作。

動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料儲存在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷儲存在電容器中，則根據所使用的慣例，該單元被稱為儲存邏輯高。如果不存在電荷，則稱該單元儲存邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新儲存在電容器中的電荷。由於電容器只能儲存非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對中的第一位被稱為位元線真（bit line true，BLT），另一個是位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）控制。上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元、一存取元件、一更新元件。該更新單元具有複數個記憶列。該存取元件經配置以存取該等記憶列。該更新元件經配置以因應於一第一事件以一第一方式更新該更新單元，以及因應於一第二事件以一第二方式更新該更新單元，其中在該第一事件中，該更新單元的被存取記憶列的一數量不大於一臨界數量，以及其中在該第二事件中，該更新單元的被存取記憶列的該數量大於該臨界數量。在本揭露之一些實施例中，該更新元件經配置以，因應於該第一事件，除了該更新單元的一鄰居記憶列之外，根據一第一更新率更新該更新單元，其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。在本揭露之一些實施例中，該更新元件經配置以，因應於該第一事件，根據大於該第一更新率的一第二更新率更新該鄰居記憶列。在本揭露之一些實施例中，該DRAM更包括一控制元件。該控制元件經配置以，從該全部的未被存取的記憶列，辨識出該鄰居記憶列。在本揭露之一些實施例中，該更新元件經配置以，因應於該第二事件，除了全部的未被存取的記憶列，根據一第一更新率更新該更新單元。在本揭露之一些實施例中，該更新元件經配置以，因應於該第二事件，根據大於該第一更新率的一第二更新率更新該全部的未被存取的記憶列。本揭露之一實施例提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元、一存取元件、一第一更新元件、一第二更新元件。該存取元件經配置以存取具有複數個記憶列的該更新單元。該第一更新元件經配置以更新該等記憶列。該第二更新元件經配置以，因應於一第一事件，更新一鄰居記憶列，其中在該第一事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數，並且該更新單元的被存取的記憶列的一數量不大於一第一臨界數量，以及其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。在本揭露之一些實施例中，該DRAM更包括一控制元件。該控制元件經配置以，從該全部的未被存取的記憶列，辨識出該鄰居記憶列。在本揭露之一些實施例中，該第二更新元件經配置以，因應於一第二事件，更新該全部的未被存取的記憶列，其中，在該第二事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取的記憶列的該數量大於該第一臨界數量。在本揭露之一些實施例中，該第一更新元件經配置以，因應於一第三事件，不在該自更新周期內更新該更新單元，其中，在該第三事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取的記憶列的該數量等於或大於一第二臨界數量，該第二臨界數量大於該第一臨界數量。在本揭露之一些實施例中，該DRAM更包括：一控制元件。該控制元件經配置以通過計數該存取元件存取該更新單元的次數來產生該更新單元的該存取次數，當該計數指出該第二事件時，該控制元件控制該第二更新元件更新該全部的未被存取的記憶列，以及當該計數指出該第一事件時，該控制元件控制該第二更新元件更新該鄰居記憶列。本揭露之一實施例提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元、一存取元件、一第一更新元件、一第二更新元件。該存取元件經配置以存取具有複數個記憶列的該更新單元。該第一更新元件經配置以根據一第一更新率更新該等記憶列。該第二更新元件經配置以，因應於一事件，被啟動，並且於被啟動時，根據一第二更新率，更新該更新單元的未被存取的記憶列，其中在該事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數。在本揭露之一些實施例中，該第二更新元件被啟動，其中該第二更新元件更經配置以，因應於一第一事件，更新一鄰居記憶列，其中在該第一事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數，並且該更新單元的被存取的記憶列的一數量不大於一第一臨界數量，以及其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。在本揭露之一些實施例中，該第二更新元件被啟動，其中該第二更新元件經配置以，因應於一第二事件，更新該全部的未被存取的記憶列，其中，在該第二事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取的記憶列的該數量大於該第一臨界數量。在本揭露之一些實施例中，該第一更新元件經配置以，因應於一第三事件，不在該自更新周期內更新該更新單元，其中，在該第三事件中，該更新單元的被存取的記憶列的該數量等於或大於一第二臨界數量，該第二臨界數量大於該第一臨界數量。在本實施例中，當一更新單元被存取臨界次數，例如非常高的5,000,000次時，該更新單元被更新。另外，根據該更新單元的不同存取情況，該更新單元可以以各種不同的方式被更新。結果，該更新操作相對多樣性。在一些現有方法中，當一存取更新單元被存取例如5,000,000次時，該更新單元僅以單一方式被更新。例如，該更新單元的全部的記憶列都根據相同的更新率進行被更新。結果，這種方法相對來說較不多樣性。上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。圖1是根據本揭露的一些實施例的一種動態隨機存取記憶體（dynamic random access memory，DRAM）10的示意圖。參考圖1，DRAM 10包括一儲存區域12、一更新元件14、一存取元件16和一控制元件18。儲存區域12包括以二維陣列佈置的複數個記憶體單元140。記憶體單元140用於儲存資料。同一行中的記憶體單元140可以被認為是一記憶列，並且可以為了方便而用方塊來圖示說明。除了記憶體單元140之外，儲存區域12更包括複數個字元線WL1至WLn和複數個位元線BL1至BLm，其中n和m是正整數。字元線WL1至WLn和位元線BL1至BLm用於控制相關記憶體單元140的操作。更新元件14用於以例如從一記憶列的記憶體單元140讀取電荷，並且隨後相同的電荷被立即寫回到記憶體單元140的方式來更新該記憶列，然而，本揭露不限於此。更新元件14可以以另一替代方式更新記憶列。存取元件16用於存取記憶列。例如，存取元件16可以從記憶列的記憶體單元140讀取資料或向其寫入資料。控制元件18用於基於記憶體單元140的存取環境來控制更新元件14。結果，控制元件18能夠管理更新元件14的一更新操作。該更新操作是相對多樣性地，如下面的詳細描述中所見。圖2是根據本揭露的一些實施例的一種DRAM的操作方法20的流程圖。參考圖2，操作方法20包括操作200、202、204和206。操作方法20從操作200開始，其中一更新單元在一自更新周期（self-refresh cycle）內被存取一臨界次數。操作方法20前進到操作202，其中判斷該更新單元的被存取記憶列的一數量是否大於一臨界數量。如果否定，則操作方法20進行到操作204。在操作204中，該更新單元以一第一方式被更新。如果是肯定的，則操作方法20進行到操作206，其中該更新單元以不同於該第一方式的一第二方式被更新。操作方法20僅僅是一個示例，並非旨在將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法20之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。在本實施例中，當一更新單元被存取一臨界次數，例如非常高的5,000,000次時，該更新單元被更新。另外，根據該更新單元的不同存取情況，該更新單元可以以各種不同的方式被更新。結果，該更新操作相對多樣性。在一些現有方法中，當一存取更新單元被存取例如5,000,000次時，該更新單元僅以單一方式被更新。例如，該更新單元的全部的記憶列都根據相同的更新率被進行更新。結果，這種方法相對來說較不多樣性。圖3是根據本揭露的一些實施例的圖1所示的DRAM 10包括一更新單元32的示意圖。參考圖3，儲存區域12包括包括記憶列33、34、35、36和37的更新單元32。在一些實施例中，更新單元32的記憶列33、34、35、36和37屬於單個記憶庫（bank）。在一些實施例中，記憶列33、34、35、36和37可以屬於不同的記憶庫。即，更新單元120可以包括單個記憶庫或複數個記憶庫。本揭露不限於任何特定類型。在本實施例中，一臨界次數指的是更新單元32變的容易受到一列錘子效應（row hammer effect）的影響的點。也就是說，當存取元件16在一自更新周期內存取更新單元32一臨界次數時，更新單元32容易受到列錘子效應。更詳細地說，當更新單元32的記憶列34在諸如一自更新周期內的一給定週期內被存取超過例如約300,000次時，記憶列34容易受到列錘子效應，即可能發生列錘子效應。為了便於更好地理解列錘子效應，假定記憶列33和35的記憶體單元140具有邏輯高電位。記憶列33和35緊鄰記憶列34。如果在給定的時間段內存取記憶列34的次數大於例如大約300,000次，則由記憶列33和35儲存的資料可以在沒有存取記憶列33和35的情況下從邏輯高電位變為邏輯低電位。這種情況被稱為列錘子效應。由於這種翻轉並非意圖，所以這種翻轉可能導致DRAM 10異常工作或提供錯誤的資料。然而，本揭露不限於此。臨界次數可以指示其他情況。在本揭露中，當更新單元32被存取臨界次數，例如非常高的5,000,000次時，更新單元32被更新。另外，取決於更新單元32的不同存取情況，更新單元32可以以各種不同的方式被更新。結果，更新操作是相對多樣性的，如將參照圖4至7所描述及圖示說明。在一些現有的DRAM中，當該DRAM的一更新單元被存取例如5,000,000次時，該更新單元僅以單一方式被更新。出於討論的目的，例如以更新單元32為例，當更新單元32被存取，例如，5,000,000次時，更新單元32以單一方式被更新，使得全部的記憶列33至37被以相同的更新率更新。結果，這種DRAM相對來說不是多樣性的。圖4的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM 10的第一種方案的一存取操作。參考圖4，存取元件16在一自更新周期內存取更新單元32一臨界次數。控制元件18判斷更新單元32的被存取的記憶列的一數量是否大於一第一臨界數量。為了討論的目的，假設第一臨界數量是2。在圖2中，僅存取單個記憶列34。控制元件18判斷出該數量的1不大於第一臨界數量的2。圖5的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM 10的該第一種方案的一更新操作。參考圖5，控制元件18從全部的未被存取的記憶列33、35、36和37中辨識出鄰居記憶列33和35。鄰居記憶列33和35是全部的未被存取的記憶列33、35、36和37中的兩個，並且緊鄰被存取的記憶列34。更新元件14，因應於一第一事件，除了鄰居記憶列33和35之外，根據一第一更新率REF0更新更新單元32，其中在該第一事件中，更新單元32的存取次數達到臨界次數以及更新單元32的被存取的記憶列的一數量不大於該第一臨界數量。此外，因應於該第一事件，更新元件14根據大於第一更新率REF0的一第二更新率REF0'更新鄰居記憶列33和35。由於例如5,000,000次的存取次數集中在單個記憶列34上，記憶列34上的列錘子效應相對較嚴重。也就是說，與其他非鄰居記憶列36和37相比，鄰居記憶列33和35的資料相對易於翻轉。在本實施例中，記憶列33和35根據相對較高的第二更新率REF0'被更新。結果，可以減輕或消除對鄰居記憶列33和35的這種不利影響。此外，僅鄰居記憶列33和35，而不是全部的未被存取的記憶列33、35、36和37，根據相對較高的第二更新率REF0'被更新。結果，DRAM 10相對節能。在一些現有的DRAM中，當存取該現有的DRAM的一更新單元例如5,000,000次時，其所有記憶列（包括類似於本揭露的鄰居記憶列的一記憶列）都根據相同的更新率被更新。更詳細地說，與其他非鄰居記憶列相比，該記憶列的資料相對易於翻轉。然而，該記憶列的更新率不會增加，並且該記憶列，根據其他非鄰居記憶列所根據的相同較低更新率，被更新。因此，即使該記憶列被更新，該記憶列上的資料翻轉問題仍然相對嚴重。因應於可能的資料翻轉，現有的DRAM可能功能異常且缺乏可靠性。圖6的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM 10的第二種方案的一存取操作。參考圖6，存取元件16在一自更新周期內存取更新單元32一臨界次數。如在圖5的實施例中所討論的，假設第一臨界數量是2。在圖6的實施例中，存取三個記憶列34、35和36。控制元件18判斷出該數量的3大於第一臨界數量的2。圖7的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM 10的該第二種方案的一更新操作。參考圖7，更新元件14，因應於一第二事件，除了全部的未被存取的記憶列33和37，根據第一更新率REF0更新更新單元32，其中在該第二事件中，更新單元32的存取次數達到該臨界次數，並且更新單元32的被存取的記憶列的該數量大於該第一臨界數量。此外，因應於該第二事件，更新元件14根據第二更新率REF0'更新全部的未被存取的記憶列33和37。更新單元32的被存取的記憶列的一數量大於一臨界數量的情況意味著：未被存取的記憶列33和37為全部的記憶列33至37的一少數，以及被存取的記憶列的34、35和36為全部的記憶列33至37的一多數。辨識出鄰居記憶列的一次數與被存取的記憶列的一數量正相關。隨著被存取的記憶列的該數量的增加，辨識鄰居記憶列的該次數增加。在該第二事件中，被存取的記憶列為全部的記憶列的一多數。因應於該第二事件，控制元件18不進行辨識鄰居記憶列的辨識操作。結果，DRAM 10具有相對較高的計算效率。圖8是根據本揭露的一些實施例的一種DRAM的操作方法40的流程圖。參考圖8，操作方法40類似於參照圖2描述和說明的操作方法20，除了例如操作方法40包括操作402、406、408、410、412和414之外。在操作402中，得到關於該更新單元的一全部的未被存取的記憶列的資訊。在操作202之後，如果否定，則操作方法40前進到操作410。在操作410中，從該全部的未被存取的記憶列中辨識出一鄰居記憶列，其中該鄰居記憶列緊鄰一被存取記憶列。操作方法40進行到操作412，其中除了該鄰居記憶列之外，根據一第一更新率更新該更新單元。操作方法40繼續操作414，其中根據大於該第一更新率的一第二更新率更新該鄰居記憶列。如果是肯定的，則操作方法40進行到操作406。在操作406中，除了該全部的未被存取的記憶列，根據該第一更新率更新該更新單元。操作方法40進行到操作408，其中根據該第二更新率更新該全部的未被存取的記憶列。操作方法40僅僅是一個例子，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法40之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。在本實施例中，當一更新單元被存取臨界次數，例如非常高的5,000,000次時，該更新單元被更新。另外，根據該更新單元的不同存取情況，該更新單元可以以各種不同的方式被更新。結果，該更新操作相對多樣性。在一些現有方法中，當一存取更新單元被存取例如5,000,000次時，該更新單元僅以單一方式被更新。例如，該更新單元的全部的記憶列都根據相同的更新率被進行更新。結果，這種方法相對來說較不多樣性。圖9是根據本揭露的一些實施例的圖1所示的另一DRAM 50包括一更新單元32的示意圖。參考圖9，DRAM 50與參考圖1描述和說明的DRAM 10類似，除了例如DRAM 50包括一第一更新元件52和一第二更新元件54之外。第一更新元件52用於根據一第一更新率REF1來更新更新單元32，特別的係，根據第一更新率REF1更新全部的記憶列33至37。第二更新元件54用於，因應於一事件，被啟動，其中在該事件中，更新單元32的一存取次數在一自更新周期內達到一臨界次數。此外，第二更新元件54於被啟動時，根據一第二更新率REF2，更新更新單元32。更詳細地說，第二更新元件54根據更新單元32的不同存取情況以各種不同的方式根據第二更新率REF2更新更新單元32的一部分的記憶列，其詳細描述及圖示說明於圖10、11和13至15。在一些實施例中，控制元件18用於通過計數存取元件16存取更新單元32的次數來產生更新單元32的存取次數。此外，當該計數指出一第二事件時，控制元件18控制第二更新元件54更新全部的未被存取的記憶列；以及，當該計數指出一第一事件時，控制元件18控制第二更新元件54更新該鄰居記憶列。因為有了第二更新元件54，在更新單元32上執行的一更新操作是相對多樣性的。圖10的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM 50的第一種方案的一存取操作。參考圖10，存取元件16在一自更新周期內存取更新單元32臨界次數。控制元件18判斷更新單元32的被存取的記憶列的一數量是否大於第一臨界數量。在圖10所示的實施例中，僅存取單個記憶列34。控制元件18判斷出該數量的1不大於第一臨界數量的2。圖11的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM 50的該第一種方案的一更新操作。參考圖11，控制元件18從全部的未被存取的記憶列33、35、36、37中辨識出鄰居記憶列33及35。第一更新元件52根據第一更新率REF1更新更新單元32的全部的記憶列33至37。第二更新元件54，因應於一第一事件，根據第二更新率REF2更新鄰居記憶列33和35，其中在該第一事件中，更新單元32的存取次數在一自更新周期內達到一臨界次數，並且更新單元32的被存取的記憶列的一數量不大於該第一臨界數量。由第二更新元件54執行的該更新操作獨立於第一更新元件52的更新操作。如圖12所示，施加到鄰居記憶列33和36的等效更新率（REF1 + REF2）大於第一更新率REF1。如在圖5的描述中所討論的，儲存在記憶列33和35中的資料容易被翻轉的不利影響可被減輕或消除。圖12是根據本揭露的一些實施例的圖示說明更新率的時序圖。參考圖12，頂部的波形表示第一更新率REF1；中間的波形表示第二更新率REF2；底部的波形表示等效更新率Req（或REF1 + REF2）。從圖12可以看出，交替地展現與第一更新率REF1相關聯的責任周期的啟動時間和與第二更新率REF2相關聯的責任周期的啟動時間。結果，等效更新率Req大於第一更新率REF1。圖13的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM 50的第二種方案的一存取操作。參考圖13，存取元件16在一自更新周期內存取更新單元32一臨界次數。如在圖5的實施例中所討論的，假設第一臨界數量是2。在圖13的實施例中，存取三個記憶列34、35和36。控制元件18判斷出該數量的3大於第一臨界數量的2。圖14的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM 50的該第二種方案的一更新操作。參考圖14，第一更新元件52根據第一更新率REF1更新更新單元32的全部的記憶列33至37。此外，第二更新元件54，因應於一第二事件，根據第二更新率REF2更新全部的未被存取的記憶列33和37，其中在該第二事件中，更新單元32的存取次數在該自更新周期內達到該臨界次數並且更新單元32的被存取的記憶列的數量大於第一臨界數量。如前所述，控制元件18，因應於該第二事件，不執行辨識出鄰居記憶列的一辨識操作。結果，DRAM 50具有相對較高的計算效率。圖15的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM 50的該第二種方案的另一更新操作。參考圖15，第一更新元件52，因應於一第三事件而不更新新單元32，其中在該第三事件中，更新單元32的存取次數在一自更新周期內達到臨界次數，並且被存取的記憶列的數量等於或大於一第二臨界數量，該第二臨界數量大於該第一臨界數量。為了便於討論，假定第一臨界數量為2，並且第二臨界數量為3。在圖13所示的實施例中，存取三個記憶列34、35和36。控制元件18判斷出該數量的3大於第一臨界數量的2並且等於第二臨界數量的3。因此，控制元件18控制第一更新元件52，使得第一更新元件52不更新更新單元32。一存取操作包括與一更新操作類似的一操作。例如，該存取操作包括一讀取操作。當執行該讀取操作時，從記憶體單元140讀取電荷，並且相同的電荷被立即寫回到記憶體單元140。因此，當多次存取一記憶列時，該記憶列可以被認為是更新了很多次。這樣，儲存在該記憶列中的資料相對可靠。由於記憶列34至36（其為全部的記憶列33至37的一多數）被存取多次，因此儲存在記憶列34至36中的資料是可靠的，即使第一更新元件52不更新更新單元32，特別是不更新記憶列34至36。由於第一更新元件52不執行更新操作，因此DRAM 50相對功率效率較高。此外，記憶列33和37仍由第二更新元件54更新。結果，記憶列33和37上由列錘子效應引起的資料翻轉的風險仍然可以是緩解或消除。圖16是根據本揭露的一些實施例的一種DRAM的操作方法60的流程圖。參考圖16，操作方法60類似於參考圖1描述和圖示說明的操作方法40，除了例如操作方法60包括操作604、606、608、610、614、616和618之外。在操作604中，由具有一第一更新率的一第一更新元件更新該更新單元。操作606類似於參照圖8描述和圖示說明的操作202，除了例如在圖8的實施例中的該臨界數量在圖16的實施例中被重命名為一第一臨界數量之外。在操作606中，如果是否定的，則操作方法60前進到操作614。在操作614中，由具有一第二更新率的一第二更新單元更新該鄰居記憶列。如果是肯定的，則操作方法60進行到操作608。在操作608中，由第二更新元件更新全部的未被存取的記憶列。操作方法60進行到操作610，其中判斷該更新單元的該存取次數是否等於或大於大於該第一臨界數量的一第二臨界數量。如果是肯定的，則操作方法60進行到操作616。在操作616中，該第一更新元件停止更新該更新單元。如果否定，則操作方法60進行到操作618。在操作618中，該第一更新元件保持更新該更新單元。操作方法60僅僅是一個示例，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法60之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。在本揭露中，當更新單元32被存取了一臨界次數，例如非常高的5,000,000次時，可以根據不同的存取情況以各種不同的方式更新更新單元32結果，更新操作是相對多樣性的。在一些現有的DRAM中，當該DRAM的一更新單元被存取例如5,000,000次時，該更新單元僅以單一方式被更新。出於討論的目的，例如以更新單元32為例，當更新單元32被存取，例如，5000000次時，更新單元32以單一方式被更新，使得全部的記憶列33至37被以相同的更新率更新。結果，這種DRAM相對來說不是多樣性的。本揭露之一實施例，提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元、一存取元件、一更新元件。該更新單元具有複數個記憶列。該存取元件經配置以存取該等記憶列。該更新元件經配置以因應於一第一事件以一第一方式更新該更新單元，以及因應於一第二事件以一第二方式更新該更新單元，其中在該第一事件中，該更新單元的被存取記憶列的一數量不大於一臨界數量，以及其中在該第二事件中，該更新單元的被存取記憶列的該數量大於該臨界數量。本揭露之一實施例，提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元、一存取元件、一第一更新元件、一第二更新元件。該存取元件經配置以存取具有複數個記憶列的該更新單元。該第一更新元件經配置以更新該等記憶列。該第二更新元件，經配置以，因應於一第一事件，更新一鄰居記憶列，其中在該第一事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數，並且該更新單元的被存取的記憶列的一數量不大於一第一臨界數量，以及其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。本揭露之一實施例，提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元、一存取元件、一第一更新元件、一第二更新元件。該存取元件經配置以存取具有複數個記憶列的該更新單元。該第一更新元件經配置以根據一第一更新率更新該等記憶列。該第二更新元件，經配置以，因應於一事件，被啟動，並且於被啟動時，根據一第二更新率，更新該更新單元的未被存取的記憶列，其中在該事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數。雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10 DRAM 12 儲存區域 14 更新元件 16 存取元件 18 控制元件 20 操作方法 32 更新單元 33 記憶列 34 記憶列 35 記憶列 36 記憶列 37 記憶列 40 操作方法 50 DRAM 52 第一更新元件 54 第二更新元件 60 操作方法 140 記憶體單元 200 操作 202 操作 204 操作 206 操作 402 操作 406 操作 408 操作 410 操作 412 操作 414 操作 604 操作 606 操作 608 操作 614 操作 616 操作 618 操作 BL1 位元線 BL2 位元線 BLm 位元線 WL1 字元線 WL2 字元線 WLn 字元線

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1是根據本揭露的一些實施例的一種動態隨機存取記憶體（dynamic random access memory，DRAM）的示意圖。圖2是根據本揭露的一些實施例的一種DRAM的操作方法的流程圖。圖3是根據本揭露的一些實施例的圖1所示的DRAM包括一更新單元的示意圖。圖4的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM的第一種方案的一存取操作。圖5的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM的該第一種方案的一更新操作。圖6的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM的第二種方案的一存取操作。圖7的示意圖圖示說明根據本揭露的一些實施例的操作圖3的DRAM的該第二種方案的一更新操作。圖8是根據本揭露的一些實施例的一種DRAM的操作方法的流程圖。圖9是根據本揭露的一些實施例的圖1所示的另一DRAM包括一更新單元的示意圖。圖10的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM的第一種方案的一存取操作。圖11的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM的該第一種方案的一更新操作。圖12是根據本揭露的一些實施例的圖示說明更新率的時序圖。圖13的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM的第二種方案的一存取操作。圖14的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM的該第二種方案的一更新操作。圖15的示意圖圖示說明根據本揭露的一些實施例的操作圖9的DRAM的該第二種方案的另一更新操作。圖16是根據本揭露的一些實施例的一種DRAM的操作方法的流程圖。

Claims

一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一更新單元，具有複數個記憶列；一存取元件，經配置以存取該等記憶列；以及一更新元件，經配置以因應於一第一事件以一第一方式更新該更新單元，以及因應於一第二事件以一第二方式更新該更新單元，其中在該第一事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數，並且該更新單元的被存取記憶列的一數量不大於一臨界數量，以及其中在該第二事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取記憶列的該數量大於該臨界數量。
如請求項1所述之DRAM，其中該更新元件經配置以，因應於該第一事件，除了該更新單元的一鄰居記憶列之外，根據一第一更新率更新該更新單元，其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。
如請求項2所述之DRAM，其中該更新元件經配置以，因應於該第一事件，根據大於該第一更新率的一第二更新率更新該鄰居記憶列。
如請求項3所述之DRAM，更包括：一控制元件，經配置以，從該全部的未被存取的記憶列，辨識出該鄰居記憶列。
如請求項1所述之DRAM，其中該更新元件經配置以，因應於該第二事件，除了全部的未被存取的記憶列，根據一第一更新率更新該更新單元。
如請求項5所述之DRAM，其中該更新元件經配置以，因應於該第二事件，根據大於該第一更新率的一第二更新率更新該全部的未被存取的記憶列。
一種動態隨機存取記憶體(DRAM)，包括：一更新單元；一存取元件，經配置以存取具有複數個記憶列的該更新單元；一第一更新元件，經配置以更新該等記憶列；以及一第二更新元件，經配置以，因應於一第一事件，更新一鄰居記憶列，其中在該第一事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數，並且該更新單元的被存取的記憶列的一數量不大於一第一臨界數量，以及其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。
如請求項7所述之DRAM，更包括：一控制元件，經配置以，從該全部的未被存取的記憶列，辨識出該鄰居記憶列。
如請求項8所述之DRAM，其中該第二更新元件經配置以，因應於一第二事件，更新該全部的未被存取的記憶列，其中，在該第二事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取的記憶列的該數量大於該第一臨界數量。
如請求項9所述之DRAM，其中該第一更新元件經配置以，因應於一第三事件，不在該自更新周期內更新該更新單元，其中，在該第三事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取的記憶列的該數量等於或大於一第二臨界數量，該第二臨界數量大於該第一臨界數量。
如請求項9所述之DRAM，更包括：一控制元件，經配置以通過計數該存取元件存取該更新單元的次數來產生該更新單元的該存取次數，當該計數指出該第二事件時，該控制元件控制該第二更新元件更新該全部的未被存取的記憶列，以及當該計數指出該第一事件時，該控制元件控制該第二更新元件更新該鄰居記憶列。
一種動態隨機存取記憶體(DRAM)，包括：一更新單元；一存取元件，經配置以存取具有複數個記憶列的該更新單元；一第一更新元件，經配置以根據一第一更新率更新該等記憶列；以及一第二更新元件，經配置以，因應於一事件，被啟動，並且於被啟動時，根據一第二更新率，更新該更新單元的未被存取的記憶列，其中在該事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數。
如請求項12所述之DRAM，其中該第二更新元件被啟動，其中該第二更新元件更經配置以，因應於一第一事件，更新一鄰居記憶列，其中在該第一事件中，該更新單元的一存取次數在一自更新周期內達到一臨界次數，並且該更新單元的被存取的記憶列的一數量不大於一第一臨界數量，以及其中該鄰居記憶列是該更新單元的全部的未被存取的記憶列之一者，並且該鄰居記憶列緊鄰該更新單元的一被存取的記憶列。
如請求項12所述之DRAM，其中該第二更新元件被啟動，其中該第二更新元件經配置以，因應於一第二事件，更新該全部的未被存取的記憶列，其中，在該第二事件中，該更新單元的該存取次數在該自更新周期內達到該臨界次數，並且該更新單元的被存取的記憶列的該數量大於該第一臨界數量。
如請求項14所述之DRAM，其中該第一更新元件經配置以，因應於一第三事件，不在該自更新周期內更新該更新單元，其中，在該第三事件中，該更新單元的被存取的記憶列的該數量等於或大於一第二臨界數量，該第二臨界數量大於該第一臨界數量。