TWI680372B - 動態隨機存取記憶體及其操作方法 - Google Patents

動態隨機存取記憶體及其操作方法 Download PDF

Info

Publication number
TWI680372B
TWI680372B TW107106035A TW107106035A TWI680372B TW I680372 B TWI680372 B TW I680372B TW 107106035 A TW107106035 A TW 107106035A TW 107106035 A TW107106035 A TW 107106035A TW I680372 B TWI680372 B TW I680372B
Authority
TW
Taiwan
Prior art keywords
update unit
updated
update
dram
target column
Prior art date
Application number
TW107106035A
Other languages
English (en)
Other versions
TW201918895A (zh
Inventor
李忠勳
Chung-Hsun Lee
劉獻文
Hsien-Wen Liu
Original Assignee
南亞科技股份有限公司
Nanya Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司, Nanya Technology Corporation filed Critical 南亞科技股份有限公司
Publication of TW201918895A publication Critical patent/TW201918895A/zh
Application granted granted Critical
Publication of TWI680372B publication Critical patent/TWI680372B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本揭露提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)及其操作方法。該DRAM包括一更新單元及一存取元件。該更新單元包括一目標列，其中該目標列被請求執行一讀/寫（read/write，R/W）操作。該存取元件經配置以當該更新單元正被更新時，對該目標列執行該R/W操作。

Description

動態隨機存取記憶體及其操作方法
本申請案主張2017年11月9日申請之美國正式申請案第15/808,448號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。 本揭露提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)及其操作方法，特別是關於DRAM的更新及其讀/寫方法。
動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料存儲在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷存儲在電容器中，則根據所使用的慣例，該單元被稱為存儲邏輯高。如果不存在電荷，則稱該單元存儲邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新存儲在電容器中的電荷。由於電容器只能存儲非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對中的第一位被稱為位線真（bit line true，BLT），另一個是位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）控制。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種動態隨機存取記憶體(DRAM)該DRAM包括：一更新單元以及一存取元件。該更新單元包括一目標列，其中該目標列被請求執行一讀/寫（read/write，R/W）操作。該存取元件經配置以當該更新單元正在被更新時，對該目標列執行該R/W操作。 在一些實施例中，該DRAM更包括一第一更新單元及一第二更新單元。該第一更新單元係被指派至一待處理排程之第一位置。該第二更新單元係被指派至該待處理排程之一第二位置，其中，若該第一更新單元目前沒有正在被更新，那麼當該第一更新單元被更新時，該第一更新單元做為該更新單元。 在一些實施例中，該DRAM更包括一第一更新單元及一第二更新單元。該第一更新單元係被指派至一待處理排程之一第一位置。該第二更新單元係被指派至該待處理排程之一第二位置。若該第一更新單元正在被更新，那麼當該第二更新單元被更新時，該第二更新單元做為該更新單元。 在一些實施例中，該第二位置在更新的順序上不緊接在該第一位置後面。 在一些實施例中，該第二位置在更新的順序上緊接在該第一位置後面。 在一些實施例中，該DRAM更包括一第一更新單元、一第二更新單元、一第三更新單元。該第一更新單元係被指派至一待處理排程之一第一位置。該第二更新單元係被指派至該待處理排程之一第二位置，其中該第二位置在該第一位置後面。該第三更新單元係被指派該待處理排程之一第三位置。若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第三更新單元由該待處理排程之該第三位置升等至該第二位置。 在一些實施例中，若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第二更新單元由該待處理排程之該第二位置被降等至該第三位置。 在一些實施例中，若該更新單元正在被更新且該目標列尚未被更新，那麼當該更新單元正在被更新時，該存取元件經配置以對該目標列執行該R/W操作。 在一些實施例中，當該更新單元正在被更新時，不更新該目標列。 在一些實施例中，當該目標列被更新時，資料自該目標列被讀取出來。 本揭露之另一實施例提供一種動態隨機存取記憶體(DRAM)的操作方法。該操作方法包括：提供包括一目標列的一更新單元，其中該目標列被請求執行一讀/寫（read/write，R/W）操作；更新該更新單元；以及當更新單元正在被更新時，對更新單元該目標列執行該R/W操作。 在一些實施例中，該操作方法更包括：提供一第一更新單元；提供一第二更新單元；指派該第一更新單元至一待處理排程之一第一位置；指派該第二更新單元至該待處理排程之一第二位置；以及，若該第一更新單元目前沒有正在被更新，那麼當該第一更新單元被更新時，該第一更新單元做為該更新單元。 在一些實施例中，該操作方法更包括：提供一第一更新單元；提供一第二更新單元；指派該第一更新單元至一待處理排程之一第一位置；指派該第二更新單元至該待處理排程之一第二位置；以及，若該第一更新單元正在被更新，那麼當該第二更新單元被更新時，該第二更新單元做為該更新單元。 在一些實施例中，該第二位置在更新的順序上不緊接在該第一位置後面。 在一些實施例中，其中該第二位置在更新的順序上緊接在該第一位置後面。 在一些實施例中，該操作方法更包括提供一第一更新單元；提供一第二更新單元；提供一第三更新單元；指派該第一更新單元至一待處理排程之一第一位置；指派該第二更新單元至該待處理排程之一第二位置，其中該第二位置在該第一位置之後；指派該第三更新單元至該待處理排程之一第三位置；以及若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第三更新單元由該待處理排程之該第三位置升等至該第二位置。 在一些實施例中，該操作方法更包括：若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第二更新單元由該待處理排程之該第二位置被降等至該第三位置。 在一些實施例中，該操作方法更包括：若該更新單元正在被更新且該目標列未被更新時，對該目標列執行該R/W操作。 在一些實施例中，該操作方法更包括：當該更新單元正在被更新時，不更新該目標列。 在一些實施例中，該操作方法更包括：當該目標列被更新時，資料自該目標列被讀取出來。 在本揭露中，因為當該更新單元正在被更新時，能對該更新單元的該記憶列執行該R/W操作，因此該DRAM的效率相對較佳。 在一些現有的方法中，舉例來說，直到現有的DRAM的所有更新單元的更新都已經完成後，才准許對一更新單元的一記憶列執行一R/W操作。結果，該現有的DRAM的效率相對較差。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 圖1是根據本揭露之一些實施例的一動態隨機存取記憶體(dynamic random access memory，DRAM)10之示意圖。參照圖1，DRAM 10包括一更新元件11、一儲存區12及一存取元件13。 儲存區12包括一更新單元120，更新單元120包括複數個記憶列122(memory row)。更新單元120用以儲存資料。更詳細地，該等記憶列122的每一者包括一記憶胞來儲存資料。在本實施例中，更新單元120包括複數記憶列122。然而，在其它實施例中，更新單元120可能包括單一個記憶列122。此外，在本實施例中，更新單元120中的複數個記憶列122屬於單個記憶庫(bank)，然而，本揭露不限於此。複數個記憶列122可以屬於不同記憶庫。換言之，更新單元120可以包括單個記憶庫、複數個記憶庫、單一記憶列122或複數個記憶列122。本揭露不限於上述之特定型態。 更新元件11經配置以一種方式更新更新單元120，其中該種方式指的是，例如，一電荷從記憶列122的一記憶胞中被讀取，並隨後立即寫回至該記憶胞。然而，本揭露不限於此，該更新操作可以更包括其它細節操作。 存取元件13經配置以，當更新單元120正在被更新時，對更新單元120之記憶列122執行一讀/寫(read/write，R/W)操作。在下面的討論中，例如，該R/W操作指的不是一讀取操作，就是一寫入操作。 在一實施例中，存取元件13，當更新單元120正在被更新時，對更新單元120的記憶列122執行該寫入操作。如前所述，該更新操作包括將電荷寫回記憶胞。另外，該寫入操作包括將電荷寫入該記憶胞。因此，在更新單元120正在被更新的情況下，又對記憶列122執行該寫入操作，記憶列122此時是不需要被更新的。因為，對記憶列122執行該寫入操作就能夠達到對記憶列122更新的效果。 在一實施例中，如前所述，該更新操作包括從記憶胞讀取電荷。另外，該讀取操作包括從記憶胞讀取電荷。因此，不需要執行額外的讀取操作。當記憶列122被更新時，就能夠從記憶列122中順便讀取資料。 在本揭露中，由於當更新單元120正在被更新時，能對更新單元120的記憶列122執行該R/W操作，所以DRAM 10的效率相對較佳。 在一些現有的DRAM中，例如圖1所示的DRAM 10，舉例來說，當更新單元120正在被更新時，不能對更新單元120的記憶列122執行該R/W操作。例如，直到現有的DRAM的所有更新單元的更新都已經完成後，才准許對記憶列122執行該R/W操作。也就是說，該R/W操作不能在合理的時間內完成。結果，該現有的DRAM的效率相對較差。 圖2是根據本揭露之一些實施例的DRAM之一操作方法20的流程圖。參照圖2，其描述圖1所示的DRAM 10之操作方法20，操作方法20包括操作21及22。 操作方法20開始於操作21，其中提供包括一記憶列122的一更新單元120。 操作方法20繼續至操作22，當更新單元120正在被更新時，對更新單元120的記憶列122執行該R/W操作。 在本實施例中，由於當更新單元120正在被更新時，能對更新單元120的記憶列122執行該R/W操作，所以，DRAM 10的效率相對較佳。 在一些現在的方法中，以圖1所示的DRAM 10為例，直到，舉例來說，在現有的DRAM的所有更新單元的更新都已經完成後，才准許對記憶列122執行該R/W操作。結果，該現有的DRAM的效率相對較差。 圖3是根據本揭露之一些實施例的另一DRAM 30之示意圖。參照圖3，DRAM 30與參照圖1描述和說明的DRAM 10類似，除了例如DRAM 30包括一控制元件32和包括一第一更新單元340和一第二更新單元342的一儲存區34之外。 第一更新單元340和第二更新單元342每一者的功能與更新單元120的功能相同。因此，省略對第一更新單元340和第二更新單元342的詳細描述。此外，為了清楚圖式說明，未描繪第一更新單元340和第二更新單元342每一者的記憶列122。 第一更新單元340被指派至一待處理排程的一第一位置P1。第二更新單元342被指派至一待處理排程之一第n位置Pn，其中n是除了1以外的正整數。 在本揭露中，術語「待處理(pending)」包括兩種可能的方案。在第一種方案中，一更新單元尚未被更新（於下文中，也可稱為：沒有正在被更新）。在第二種方案中，一更新單元正在被更新，但該更新單元的該更新尚未完成。因此，待處理排程指的是：待處理更新單元的時間表。 另外，更新元件11，根據待處理排程，執行更新操作。舉例來說，因為第一更新單元340被指派為第一位置P1，所以第一單元340將首先被更新。被指派為待處理排程(與更新順序關聯)第二位置的更新單元直到第一更新元件340的更新已經完成後才開始更新，依此類推。在本揭露之一些實施例中，第n位置是待處理排程的第二位置，這表示被指派為第二位置的更新單元將直到第一更新元件340的更新已經完成後才開始更新。 控制元件32用於判斷第一更新單元340是否正在被更新，並且基於該判斷結果來控制更新元件11的該更新操作和存取元件13的一R/W操作，其將於圖4至圖7進行詳細描述和說明。 圖4的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的DRAM 30在一方案中的一操作。圖5的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的DRAM 30在該方案中的另一操作。在圖4與圖5所圖式說明的該方案中，第一更新單元340正在被更新，以及第二更新單元342包括一目標列TR，目標列TR被請求執行一讀/寫（read/write，R/W）操作。 在圖4的操作中，控制元件32判斷出第一更新單元340正在被更新，如實線框所示。據此，控制元件32控制更新元件11及存取元件13，如圖5所示。接著，參照圖5，第一更新單元340的更新已經完成，如虛線框所示；以及，第二更新單元342正在被更新，如實線框所示。存取元件13，當第二更新單元342正在被更新時，對第二更新單元342的目標列TR執行該R/W操作。 圖6的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的DRAM 30在另一方案中的一操作。圖7的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的DRAM 30在該另一方案中的另一操作。在圖6與圖7所圖式說明的該另一方案中，第一更新單元340目前沒有正在被更新，以及第一更新單元340包括目標列TR。如前所述，「待處理」包括兩種方案。圖6與圖7所圖式說明的該另一方案不是「待處理」的該第二種方案，而是「待處理」的該第一種方案。在「待處理」的該第一種方案中，第一更新單元340尚未被更新。 在圖6的操作中，控制元件32判斷出第一更新單元340沒有正在被更新（亦即，第一更新單元340尚未被更新），如虛線框所示。據此，控制元件32控制更新元件11及存取元件13，如圖7所示。接著，參照圖7，更新元件11更新第一更新單元340，如實線框所示。存取元件13，當第一更新單元340正被更新時，對第一更新單元340的目標列TR執行該R/W操作。 在本揭露中，由於當第一更新單元340正在被更新時，能對第一更新單元340的目標列TR執行該R/W操作，或在第二更新單元342正在被更新時，能對第二更新單元342的目標列TR執行該R/W操作，所以，DRAM 30的效率相對較佳。 圖8是根據本揭露之一些實施例的圖3所示的DRAM 30之一操作方法40的流程圖。參照圖8，操作方法40包括操作41、42、43及44。 操作方法40開始於操作41，其中提供一更新單元340。 操作方法40繼續至操作42，其中控制元件32判斷是否第一更新單元340正在被更新。若否，操作方法40繼續至操作43，其中存取元件13，當第一更新單元340包括目標列TR時且當第一更新單元340正在被更新時，對第一更新單元340的目標列TR執行該R/W操作。若是，操作方法40繼續至操作44，其中存取元件13，當第二更新單元342包括目標列TR時以及當第二更新單元342被更新時，對第二更新單元342的目標列TR執行該R/W操作。 在本揭露中，在第一更新單元340正在被更新時，能對第一更新單元340的目標列TR執行該R/W操作，或在第二更新單元342正在被更新時，能對第二更新單元342的目標列TR執行該R/W操作，因此採用操作方法40的DRAM效率相對較佳。 圖9是根據本揭露之一些實施例的另一動態隨機存取記憶體(DRAM) 50之示意圖。參照圖9，DRAM 50與參照圖3描述和說明的DRAM 30類似，除了例如DRAM 50包括包含了一第一更新單元542、一第二更新單元544和一第三更新單元546的一儲存區540之外。 第一更新單元542、第二更新單元544和第三更新單元546的每一者功能與更新單元120的功能相同。因此，在此省略對這此功能的詳細描述。此外，為了清楚說明，未描繪第一更新單元542、第二更新單元544和第三更新單元546每一者的記憶列122。 第一更新單元542被指派至一待處理排程之一第一位置P1。第二更新單元544被指派至第一位置P1後之一第二位置P2。第三更新單元546被指派至一第n位置Pn，其中n是除了1及2以外的正整數。 與圖3之實施例不同，控制元件32進一步執行一升等(promotion)操作，其將參考圖9至圖15詳細描述和說明。因此，DRAM 50的效率相對更佳。 圖10的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的DRAM 50在一第一方案中的一操作。圖11的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的DRAM 50在該第一方案中的另一操作。在圖10與圖11所圖式說明的該第一方案中，第一更新單元542目前沒有正在被更新，以及第一更新單元542包括目標列TR。如前所述，「待處理」包括兩種方案。圖10與圖11所圖式說明的該第一方案不是「待處理」的該第二種方案，而是「待處理」的該第一種方案。在「待處理」的該第一種方案中，第一更新單元542尚未被更新。 在圖10的操作中，控制元件32判斷出第一更新單元542沒有正在被更新（亦即，第一更新單元542尚未被更新），如虛線框所示。據此，控制元件32控制更新元件11及存取元件13，如圖11所示。接著，參照圖11，更新元件11更新第一更新單元542，如實線框所示。存取元件13在第一更新單元542正在被更新時，對第一更新單元542的目標列TR執行該R/W操作。 圖12的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的DRAM 50在一第二方案中的一操作。圖13的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的DRAM 50在該第二方案中的另一操作。在圖12與圖13所圖式說明的該第二方案中，第一更新單元542目前正在被更新，以及第二更新單元544包括目標列TR。 在圖12的操作中，控制元件32判斷出第一更新單元542目前正在被更新，如實線框所示。而且，控制元件32判斷出第二更新單元544包括目標列TR。據此，控制元件32控制更新元件11及存取元件13，如圖13所示。接著，參照圖13，完成第一更新單元542的更新，如虛線框所示；以及，第二更新單元544正在被更新，如實線框標示。存取元件13，在第二更新單元544正在被更新時，對第二更新單元544的目標列TR執行該R/W操作。 圖14的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的DRAM 50在一第三方案中的一操作。圖15的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的DRAM 50在該第三方案中的另一操作。在圖14與圖15所圖式說明的該第三方案中，第一更新單元542目前正在被更新，以及第三更新單元546包括目標列TR。 在圖14的操作中，控制元件32判斷出第一更新單元542正在被更新，如實線框所示。而且，控制元件32判斷出在第二位置P2的第二更新單元544未包括目標列TR，和判斷出在第n位置Pn的第三更新單元546包括目標列TR。據此，控制元件32控制更新元件11、存取元件13和儲存區540，如圖14和圖15所示。 參照圖14及15，控制元件32將第三更新單元546從第n位置Pn升等到第二位置P2。因此，在第一更新單元542的更新完成後，更新元件11更新在第二位置P2的第三更新單元546。存取元件13，在第三更新單元546正在被更新時，對第三更新單元546的目標列TR執行該R/W操作。 由於包括目標列TR之第三更新單元546被升等至第二位置P2，該R/W操作可以立刻被執行。因此，DRAM 50的效率相對更佳。否則，如果第三更新單元546沒有被升等，直到第n位置Pn之第三更新單元546被更新時，該R/W操作才被執行。 在一些實施例中，控制元件32，藉由比較第二更新單元544的記憶列的更新位址和目標列TR的讀/寫位址，來判斷是否第二新單元544包括目標列TR。當該更新位址與該讀/寫位址一致時，控制元件32判斷出第二更新單元544包括目標列TR。 在一些實施例中，控制元件32升等第三更新單元546是藉由互相交換第三更新單元546的位置和第二更新單元544的位置。舉例來說，第三更新單元546被從第n位置Pn升等至第二位置P2，和第二更新單元544從第二位置P2被降等至第n位置Pn。然而，本揭露不限於此，第二更新單元544可以被降等至待處理排程的任何位置。 圖16是根據本揭露之一些實施例的圖9所示的該DRAM 50之一操作方法 60的流程圖。參照圖16，操作方法60與參照圖8描述和說明的操作方法40類似，除了例如操作方法60包括操作61、62、63及64。 在操作42之後，如果是肯定的，操作方法60繼續至操作61。在操作61中，控制元件32判斷是否第二更新單元544包括該目標列TR。若是，操作方法60繼續至操作64，其中存取元件13，當第二更新單元544正在被更新時，對目標列TR執行該R/W操作。若否，操作方法60繼續至操作62，其中，當第三更新單元546包括目標列TR時，藉由重新排程該待處理排程，第三更新單元546從第n位置Pn升等至第二位置P2。 操作方法60繼續至操作63，其中存取元件13，當第三更新單元546正在被更新時，對第三更新單元546的目標列TR執行該R/W操作。 圖17是根據本揭露之一些實施例的圖9所示的DRAM 50之另一操作方法的流程圖。參照圖17，操作方法70與參照圖16描述和說明的操作方法60類似，除了例如操作方法70包括操作71、72、73、74、75、76、77及78。 在操作42之後，如果是肯定，操作方法70繼續至操作71，其中控制元件32判斷是否檢查第一更新單元542。若否，操作方法70繼續至操作61。若是，操作方法71繼續至操作72。 在操作72中，控制元件32判斷是否第一更新單元542包括目標列TR。在一實施例中，控制元件32執行該判斷是藉由比較第一更新單元542的記憶列的更新位址和目標列TR的讀/寫位址。若否，操作方法70返回至操作61。若是，操作方法70繼續至操作73。 在操作73中，控制元件32判斷是否目標列TR已經被更新。若否，操作方法70繼續至操作74，其中存取元件13，當第一更新單元542正在被更新時，對目標列TR執行該R/W操作。舉例來說，第一更新單元542包括兩個記憶列122，第二記憶列122做為目標列TR。在這情況下，第一記憶列122正在被更新。因此，控制元件32判斷出第一更新單元542正在被更新。然而，第二記憶列122尚未被更新。因此，當存取元件11更新到第一更新單元542的第二記憶列122時，存取元件13對第二記憶列122執行該R/W操作。若是，操作方法70繼續至操作78，其中存取元件13，在第一更新單元542被更新完成後和第二更新單元544被更新前，對目標列TR執行該R/W操作。 在操作61之後，若否，操作方法70繼續至操作75。在操作75中，控制元件32判斷是否第三更新單元546包括目標列TR。若否，操作方法70繼續至操作78。若是，控制元件32將第三更新單元546從待處理排程的第n位置Pn升等到第二位置P2。在操作76之後，在操作77中，存取元件13，當第三更新單元546正在被更新時，對目標列TR執行該R/W操作。 在本揭露中，因為當更新單元120正在被更新時，能對該更新單元120的記憶列122執行該R/W操作，因此該DRAM 10的效率相對較佳。 在一些現在的方法中，以圖1所示的DRAM 10為例，直到，舉例來說，現有的DRAM的所有更新單元的更新都已經完成後，才准許對記憶列122執行該R/W操作。結果，該現有的DRAM的效率相對較差。 本揭露提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一更新單元及一存取元件。該更新單元包括一目標列，其中該目標列被請求執行一讀/寫（read/write，R/W）操作。該存取元件經配置以當該更新單元正在被更新時，對該目標列執行該R/W操作。 本揭露提供一種操作方法，包括：提供包括一目標列的一更新單元，其中該目標列被請求執行一讀/寫（read/write，R/W）操作；更新該更新單元；以及當該更新單元正在被更新時，對該更新單元的該目標列執行該R/W操作。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10‧‧‧DRAM
11‧‧‧更新元件
12‧‧‧儲存區
13‧‧‧存取元件
20‧‧‧操作方法
21‧‧‧操作
22‧‧‧操作
30‧‧‧DRAM
32‧‧‧控制元件
34‧‧‧儲存區
40‧‧‧操作方法
41‧‧‧操作
42‧‧‧操作
43‧‧‧操作
44‧‧‧操作
50‧‧‧DRAM
60‧‧‧操作方法
61‧‧‧操作
62‧‧‧操作
63‧‧‧操作
64‧‧‧操作
70‧‧‧操作方法
71‧‧‧操作
72‧‧‧操作
73‧‧‧操作
74‧‧‧操作
75‧‧‧操作
76‧‧‧操作
77‧‧‧操作
78‧‧‧操作
120‧‧‧更新單元
122‧‧‧記憶列
340‧‧‧第一更新單元
342‧‧‧第二更新單元
540‧‧‧儲存區
542‧‧‧第一更新單元
544‧‧‧第二更新單元
546‧‧‧第三更新單元
P1‧‧‧第一位置
P2‧‧‧第二位置
Pn‧‧‧第n位置
R/W‧‧‧讀/寫
REF‧‧‧更新
TR‧‧‧目標列
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是根據本揭露之一些實施例的一動態隨機存取記憶體(dynamic random access memory，DRAM)之示意圖。 圖2是根據本揭露之一些實施例的DRAM之一操作方法的流程圖。 圖3是根據本揭露之一些實施例的另一DRAM之示意圖。 圖4的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的該DRAM在一方案中的一操作。 圖5的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的該DRAM在該方案中的另一操作。 圖6的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的該DRAM在另一方案中的一操作。 圖7的示意圖圖式說明根據本揭露之一些實施例的圖3顯示的該DRAM在該另一方案中的另一操作。 圖8是根據本揭露之一些實施例的圖3所示的該DRAM之一操作方法的流程圖。 圖9是根據本揭露之一些實施例的另一動態隨機存取記憶體(DRAM)之示意圖。 圖10的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的該DRAM在一第一方案中的一操作。 圖11的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的該DRAM在該第一方案中的另一操作。 圖12的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的該DRAM在一第二方案中的一操作。 圖13的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的該DRAM在該第二方案中的另一操作。 圖14的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的該DRAM在一第三方案中的一操作。 圖15的示意圖圖式說明根據本揭露之一些實施例的圖9顯示的該DRAM在該第三方案中的另一操作。 圖16是根據本揭露之一些實施例的圖9所示的該DRAM之一操作方法的流程圖。 圖17是根據本揭露之一些實施例的圖9所示的該DRAM之另一操作方法的流程圖。

Claims (20)

  1. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括： 一更新單元，包括一目標列，其中該目標列被請求執行一讀/寫（read/write，R/W）操作；以及 一存取元件，經配置以，當該更新單元正在被更新時，對該目標列執行該R/W操作。
  2. 如請求項1所述之DRAM，更包括： 一第一更新單元，係被指派至一待處理排程之一第一位置；以及 一第二更新單元，係被指派至該待處理排程之一第二位置， 其中，若該第一更新單元目前沒有正在被更新，那麼當該第一更新單元被更新時，該第一更新單元做為該更新單元。
  3. 如請求項1所述之DRAM，更包括： 一第一更新單元，係被指派至一待處理排程之一第一位置；及 一第二更新單元，係被指派至該待處理排程之一第二位置， 其中，若該第一更新單元正在被更新，那麼當該第二更新單元被更新時，該第二更新單元做為該更新單元。
  4. 如請求項3所述之DRAM，其中該第二位置在更新的順序上不緊接在該第一位置後面。
  5. 如請求項3所述之DRAM，其中該第二位置在更新的順序上緊接在該第一位置後面。
  6. 如請求項1所述之DRAM，更包括： 一第一更新單元，係被指派至一待處理排程之一第一位置； 一第二更新單元，係被指派至該待處理排程之一第二位置，其中該第二位置在該第一位置後面；以及 一第三更新單元，係被指派至該待處理排程之一第三位置， 其中，若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第三更新單元由該待處理排程之該第三位置升等至該第二位置。
  7. 如請求項6所述之DRAM，其中若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第二更新單元由該待處理排程之該第二位置被降等至該第三位置。
  8. 如請求項1所述之DRAM，其中若該更新單元正在被更新且該目標列尚未被更新，那麼當該更新單元正在被更新時，該存取元件經配置以對該目標列執行該R/W操作。
  9. 如請求項1所述之DRAM，其中當該更新單元正在被更新時，不更新該目標列。
  10. 如請求項1所述之DRAM，其中當該目標列被更新時，資料自該目標列被讀取出來。
  11. 一種DRAM的操作方法，包括： 提供包括一目標列的一更新單元，其中該目標列被請求執行一讀/寫（read/write，R/W）操作； 更新該更新單元；以及 當該更新單元正在被更新時，對該更新單元的該目標列執行該R/W操作。
  12. 如請求項11所述的操作方法，更包括： 提供一第一更新單元； 提供一第二更新單元； 指派該第一更新單元至一待處理排程之一第一位置； 指派該第二更新單元至該待處理排程之一第二位置；以及 若該第一更新單元目前沒有正在被更新，那麼當該第一更新單元被更新時，該第一更新單元做為該更新單元。
  13. 如請求項11所述的操作方法，更包括： 提供一第一更新單元； 提供一第二更新單元； 指派該第一更新單元至一待處理排程之一第一位置； 指派該第二更新單元至該待處理排程之一第二位置；以及 若該第一更新單元正在被更新，那麼當該第二更新單元被更新時，該第二更新單元做為該更新單元。
  14. 如請求項13所述的操作方法，其中該第二位置在更新的順序上不緊接在該第一位置後面。
  15. 如請求項13所述的操作方法，其中該第二位置在更新的順序上緊接在該第一位置後面。
  16. 如請求項13所述的操作方法，更包括： 提供一第一更新單元； 提供一第二更新單元； 提供一第三更新單元； 指派該第一更新單元至一待處理排程之一第一位置； 指派該第二更新單元至該待處理排程之一第二位置，其中該第二位置在該第一位置後面； 指派該第三更新單元至該待處理排程之一第三位置；以及 若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第三更新單元由該待處理排程之該第三位置升等至該第二位置。
  17. 如請求項16所述的操作方法，更包括： 若該第一更新單元正在被更新以及該第三更新單元做為該更新單元，那麼該第二更新單元由該待處理排程之該第二位置被降等至該第三位置。
  18. 如請求項11所述的操作方法，更包括： 若該更新單元正在被更新且該目標列未被更新時，對該目標列執行該R/W操作。
  19. 如請求項11所述的操作方法，更包括： 當該更新單元正在被更新時，不更新該目標列。
  20. 如請求項11所述的操作方法，更包括： 當該目標列被更新時，資料自該目標列被讀取出來。
TW107106035A 2017-11-09 2018-02-22 動態隨機存取記憶體及其操作方法 TWI680372B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/808,448 2017-11-09
US15/808,448 US10127967B1 (en) 2017-11-09 2017-11-09 DRAM and method for operating the same

Publications (2)

Publication Number Publication Date
TW201918895A TW201918895A (zh) 2019-05-16
TWI680372B true TWI680372B (zh) 2019-12-21

Family

ID=64050975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106035A TWI680372B (zh) 2017-11-09 2018-02-22 動態隨機存取記憶體及其操作方法

Country Status (3)

Country Link
US (1) US10127967B1 (zh)
CN (1) CN109767796A (zh)
TW (1) TWI680372B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300568A1 (en) * 2011-05-25 2012-11-29 Samsung Electronics Co., Ltd. Method of Refreshing a Memory Device, Refresh Address Generator and Memory Device
TW201733001A (zh) * 2016-01-22 2017-09-16 格羅方德半導體公司 控制ｅＤＲＡＭ深溝槽上方的磊晶生長以及如此形成的ｅＤＲＡＭ
TW201737259A (zh) * 2016-03-16 2017-10-16 美光科技公司 Feram-dram混合式記憶體

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221953B (zh) * 2007-11-22 2011-06-22 林殷茵 多端口、多沟道的嵌入式动态随机存储器及其操作方法
CN102024490B (zh) * 2009-09-23 2012-12-05 北京兆易创新科技有限公司 伪静态存储器及其读操作与刷新操作的控制方法
CN102237128A (zh) * 2010-04-22 2011-11-09 复旦大学 一种刷新操作方法以及基于该刷新操作方法的psram
US9245604B2 (en) * 2013-05-08 2016-01-26 International Business Machines Corporation Prioritizing refreshes in a memory device
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
US9349431B1 (en) * 2015-03-17 2016-05-24 Qualcomm Incorporated Systems and methods to refresh storage elements
US9514800B1 (en) * 2016-03-26 2016-12-06 Bo Liu DRAM and self-refresh method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300568A1 (en) * 2011-05-25 2012-11-29 Samsung Electronics Co., Ltd. Method of Refreshing a Memory Device, Refresh Address Generator and Memory Device
TW201733001A (zh) * 2016-01-22 2017-09-16 格羅方德半導體公司 控制ｅＤＲＡＭ深溝槽上方的磊晶生長以及如此形成的ｅＤＲＡＭ
TW201737259A (zh) * 2016-03-16 2017-10-16 美光科技公司 Feram-dram混合式記憶體

Also Published As

Publication number Publication date
TW201918895A (zh) 2019-05-16
CN109767796A (zh) 2019-05-17
US10127967B1 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
US9799391B1 (en) Dram circuit, redundant refresh circuit and refresh method
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
TW201621902A (zh) 半導體記憶裝置
JP2008146687A (ja) 半導体記憶装置
US8750053B2 (en) SRAM multiplexing apparatus
TWI668692B (zh) 動態隨機存取記憶體
TWI687929B (zh) 混合記憶體系統及其操作方法
TWI680457B (zh) 動態隨機存取記憶體及其操作方法
TWI652573B (zh) 動態隨機存取記憶體及其操作方法
CN106847331A (zh) 具有存储器管理机制的电子系统
JP6746522B2 (ja) 半導体記憶装置
US9325321B2 (en) Background auto-refresh apparatus and method for non-volatile memory array
US9502095B1 (en) Memory system
TWI680372B (zh) 動態隨機存取記憶體及其操作方法
US20120233394A1 (en) Memory controller and a controlling method adaptable to dram
TWI722278B (zh) 動態隨機存取記憶體及其操作方法
CN109961816B (zh) 动态随机存取存储器及其操作方法
TWI644315B (zh) 動態隨機存取記憶體及其操作方法
TWI660270B (zh) 動態隨機存取記憶體及其操作方法
TWI652674B (zh) 動態隨機存取記憶體
JP2014238902A (ja) 半導体装置
TW201913393A (zh) 動態隨機存取記憶體及其操作方法
TW202326726A (zh) 用於控制刷新操作的裝置及方法
KR20070076787A (ko) 의사 에스램의 동작 제어 방법
JP2014238903A (ja) 半導体装置