TWI722278B

TWI722278B - 動態隨機存取記憶體及其操作方法

Info

Publication number: TWI722278B
Application number: TW107111848A
Authority: TW
Inventors: 李忠勳; 劉獻文
Original assignee: 南亞科技股份有限公司
Priority date: 2017-12-05
Filing date: 2018-04-03
Publication date: 2021-03-21
Also published as: CN109872745A; US10380024B2; US20190171572A1; TW201926348A; CN109872745B

Abstract

本揭露提供一種動態隨機存取記憶體（dynamic random access memory，DRAM）及其操作方法。該DRAM包括一記憶列以及一緩衝器。該記憶列經配置以儲存資料，其中該記憶列，因應於讀取該資料的一請求，不提供該資料。該緩衝器經配置以將該資料臨時儲存為一臨時儲存資料，其中該緩衝器，因應於該請求，提供該臨時儲存資料。

Description

動態隨機存取記憶體及其操作方法

本申請案主張2017年12月5日申請之美國臨時申請案第62/594,650號及2018年1月2日申請之美國正式申請案第15/860,032號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。本揭露係關於一種動態隨機存取記憶體（dynamic random access memory，DRAM）及其操作方法，並且更具體地係關於管理DRAM中的一讀取操作。

動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料儲存在單獨的電容器中。最簡單的DRAM胞包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷儲存在電容器中，則根據所使用的慣例，該胞被稱為儲存邏輯高。如果不存在電荷，則稱該胞儲存邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新儲存在電容器中的電荷。由於電容器只能儲存非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對中的第一位被稱為位元線真（bit line true，BLT），另一個是位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）控制。上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種動態隨機存取記憶體（dynamic random access memory，DRAM）。該DRAM包括一記憶列以及一緩衝器。該記憶列經配置以儲存資料，其中該記憶列，因應於讀取該資料的一請求，不提供該資料。該緩衝器經配置以將該資料臨時儲存為一臨時儲存資料，其中該緩衝器，因應於該請求，提供該臨時儲存資料。在本揭露之一實施例中，當該緩衝器，因應於該請求，而提供該臨時儲存資料時，該記憶列被保持為停用。在本揭露之一實施例中，該請求是一第一請求之後的一第二請求，其中該緩衝器經配置以，因應於讀取該資料的該第一請求，而臨時儲存該臨時儲存資料。在本揭露之一實施例中，該DRAM還包括一位址暫存器及一控制邏輯。該位址暫存器包括一第一閂鎖器、一第二閂鎖器。該第一閂鎖器，經配置以，因應於該第一請求，而閂鎖指出該記憶列的一第一位址。該第二閂鎖器，經配置以，因應於該第二請求，而閂鎖該第一位址。該控制邏輯，經配置以保持該記憶列為停用，並且，因應於一事件而控制該緩衝器直接提供該臨時儲存資料，在該事件中，該第一閂鎖器和該第二閂鎖器都閂鎖該第一位址。在本揭露之一實施例中，該請求是一第一請求之後的一第二請求，其中該緩衝器經配置以，因應於將該資料寫入該記憶列的一第一請求，而臨時儲存該臨時儲存資料。在本揭露之一實施例中，該DRAM還包括一位址暫存器及一控制邏輯。該位址暫存器包括一第一閂鎖器、一第二閂鎖器。該第一閂鎖器，經配置以，因應於該第一請求，而閂鎖指出該記憶列的一第一位址。該第二閂鎖器，經配置以，因應於該第二請求，而閂鎖該第一位址。該控制邏輯，經配置以因應於一事件而保持該記憶列為停用，在該事件中，該第一閂鎖器和該第二閂鎖器都閂鎖該第一位址。本揭露之一實施例提供一種動態隨機存取記憶體（dynamic random access memory，DRAM）。該DRAM包括一第一記憶列、一第二記憶列、一第一緩衝器、一第二緩衝器。該第一記憶列經配置以儲存一第一資料。該第二記憶列經配置以儲存一第二資料。該第一緩衝器經配置以，因應於讀取該第一資料的一第一請求，將該第一資料臨時儲存為一第一臨時儲存資料。該第二緩衝器經配置以，因應於讀取該第二資料的一第二請求，將該第二資料臨時儲存為一第二臨時儲存資料，該第二請求在該第一請求之後，其中該第一緩衝器，因應於該第二請求，保持該第一臨時儲存資料，並且其中該第一緩衝器，因應於讀取該第一資料的一第三請求，而提供該第一臨時儲存資料，該第三請求在該第二請求之後。在本揭露之一實施例中，該第二緩衝器，因應於讀取該第二資料的一第四請求，提供該第二臨時儲存資料，該第四請求在該第二請求之後。在本揭露之一實施例中，該第一緩衝器，因應於該第二請求，不將該第二資料臨時儲存為該第二臨時儲存資料。在本揭露之一實施例中，當該第一緩衝器因應於該第三請求而提供該第一臨時儲存資料時，該記憶列被保持為停用。在本揭露之一實施例中，該DRAM還包括一位址暫存器及一控制邏輯。該位址暫存器包括一第一閂鎖器、一第二閂鎖器。該第一閂鎖器經配置以，因應於該第一請求，而閂鎖指出該第一記憶列的一第一位址。該第二閂鎖器經配置以，因應於該第二請求，而閂鎖一第二位址。該第三閂鎖器經配置以，因應於該第三請求，而閂鎖該第一位址。該控制邏輯經配置以保持該第一記憶列為停用，並且因應於一事件而控制該第一緩衝器直接提供該第一臨時儲存資料，在該事件中該第一閂鎖器和該第三閂鎖器都閂鎖該第一位址。在本揭露之一實施例中，該DRAM還包括一第三記憶列。該第三記憶列經配置以儲存第三資料，其中該第一緩衝器和該第二緩衝器中的一者，因應讀取該第三資料的一第五請求，將該第三資料臨時儲存為第三臨時儲存資料，該第五請求在該第二請求之後。在本揭露之一實施例中，該第一緩衝器，因應於該第五請求，臨時儲存該第三臨時儲存資料。在本揭露之一實施例中，該第二緩衝器，因應於讀取該第二資料的一第六請求，提供該第二臨時儲存資料，該第六請求在該第五請求之後。在本揭露之一實施例中，該第一記憶列是該DRAM的一第一記憶庫，並且該第二記憶列是該DRAM的一第二記憶庫。本揭露之一實施例提供一種DRAM的操作方法。該操作方法包括：通過一記憶列儲存一資料；以及因應於讀取該資料的一請求，而不提供來自該記憶列的該資料。在本揭露之一實施例中，該操作方法還包括：將該資料儲存為在一緩衝器中的一臨時儲存資料；以及因應於該請求，從該緩衝器提供該臨時儲存資料。在本揭露之一實施例中，該操作方法還包括：當該緩衝器，因應於該請求，提供該臨時儲存資料時，保持該記憶列為停用。在本揭露之一實施例中，該請求是該第一請求之後的一第二請求。該操作方法還包括：因應於讀取該資料的一第一請求，將該臨時儲存資料儲存在該緩衝器中。在本揭露之一實施例中，該請求是該第一請求之後的一第二請求。該操作方法還包括：因應於將該資料寫入該記憶列的一第一請求，將該臨時儲存資料儲存在該緩衝器中。在本揭露中，在該第二請求要求與該第一請求相同的資料的情況下，不需要因應於該第二請求來啟用該記憶列。該緩衝器能夠提供如該第二請求所請求的該臨時儲存資料。結果，節省了該DRAM的讀取時間，並且該DRAM是時間效率高的。在一些現有的DRAM中，在一記憶列因應於一第一請求提供一第一資料之後，即使在該第一請求之後的一第二請求要求與該第一資料相同的資料，記憶列也是被關閉的。因此，需要，因應於該第二請求，再次啟用記憶列。結果，這樣的DRAM不具有時間效率。在一些應用中，儘管如果該第一請求和該第二請求要求相同的資料時，該記憶列能夠被保持啟用，但仍然需要時間將該資料從該記憶列移動到一緩衝器。結果，這樣的DRAM仍然不具有時間效率。上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。圖1是根據本揭露的一些實施例的一動態隨機存取記憶體（dynamic random access memory，DRAM）10的示意圖。參考圖1，DRAM 10包括一記憶體陣列12、一位址暫存器14、一緩衝器16和一控制邏輯18。記憶體陣列12包括以二維陣列佈置的複數個記憶胞120。記憶胞120用於儲存資料。除了記憶胞120之外，記憶體陣列12更包括複數個字元線WL1至WLn和複數個位元線BL1至BLm，其中n和m是正整數。字元線WL1至WLn和位元線BL1至BLm用於控制相關記憶胞120的操作。位址暫存器14包括閂鎖器140和142。閂鎖器140和142中的每一者用於儲存一位址，記憶胞120根據該位址被定址。緩衝器16用於將同一列的記憶胞120提供的一資料臨時儲存為一臨時儲存資料，並且在適當時將這樣的資料稱為一列資料。即，該列資料包括同一列中的每個儲存單元120的資料。在一些實施例中，緩衝器16根據儲存在位址暫存器14中的該位址的一列位址來提供該臨時儲存資料。控制邏輯18用於基於由閂鎖器140和142儲存的位址來控制記憶體陣列12的一啟用，其將詳細說明於圖2至10。在本實施例中，DRAM 10包括兩個閂鎖器140和142。因此，在閂鎖器140和142儲存相同列位址的情況下，不需要啟用由相同的列位址指出的一記憶列，DRAM 10仍然能夠提供儲存在該記憶列中的資料，其將詳細說明於圖2至10。結果，節省了DRAM 10的讀取時間，並且DRAM 10是時間效率高的。圖2是示意圖，說明圖1所示的DRAM 10的一初始狀態。參考圖2，記憶體陣列12包括一記憶列122。記憶列122在初始狀態下儲存包括一資料D1的一列資料R1。而且，為了清楚討論，在該初始狀態下，閂鎖器140和142中的每一者不儲存任何位址，並且緩衝器16不儲存任何列資料。另外，當記憶列122未被存取時，記憶列122被保持為停用，如虛線框所示。即，記憶列122處於一停用狀態。圖3是示意圖，說明圖1所示的DRAM 10的一第一方案中的一操作。在該第一方案中，接收到讀取資料D1的一第一請求Req1，如圖3所示；以及，接收到讀取資料D1的一第二請求Req2，第二請求Req2緊接在第一請求Req1之後，如圖5所示。參考圖3，接收到第一個請求Req1。因應於第一請求Req1，閂鎖器140儲存指出記憶列122的一位址ADDR1。為了讀取資料D1，記憶列122，因應於例如一啟用(ACTIVE)命令，被啟用，如實框所示。也就是說，記憶列122從一停用狀態改變為一啟用狀態。因應於第一請求Req1，記憶列122將列資料R1提供給緩衝器16，並且緩衝器16將列資料R1臨時儲存為一臨時儲存列資料R10。類似地，緩衝器16將資料D1臨時儲存為一臨時儲存資料D10。在本揭露中，資料D1的內容基本上與臨時儲存資料D10的內容相同。不考慮傳輸過程中資料的失真。隨後，因應於第一請求Req1，緩衝器16提供臨時儲存資料D10。圖4是示意圖，說明圖1所示的DRAM 10的該第一方案中的另一操作。參考圖4，在記憶列122提供列資料R1之後，記憶列122因應於例如一預充電(PRE-CHARGE)命令而改變回一停用狀態。如在圖2至4的實施例中所提及的，當想要讀取一記憶列儲存的一資料時，需要花費時間來啟用該記憶列。而且，在該記憶列提供該資料之後，需要消耗額外的電力來停用該記憶列。在本揭露中，可能會發生未在圖2到4的實施例中提及的存取一記憶列的其他操作。圖5是示意圖，說明圖1所示的DRAM 10的該第一方案中的又另一操作。參考圖5，接收到第一請求Req1之後的第二請求Req2。因應於第二請求Req2，閂鎖器142閂鎖位址ADDR1。控制邏輯18，因應於一事件，保持記憶列122如由虛線框所描繪的那樣的停用，在該事件中，閂鎖器140和142兩者都儲存位址ADDR1。因此，停用的記憶列122，因應於第二請求Req2，而不將列資料R1提供給緩衝器16（亦即，因為記憶列122已經被停用，所以無法提供列資料R1）。類似地，停用的記憶列122不將資料D1提供給緩衝器16。控制邏輯18，因應於第二請求Req2，控制緩衝器16，使得緩衝器16因應於第一請求Req1直接提供臨時儲存在其自身中的臨時儲存資料D10。當緩衝器16因應於第二請求Req2提供臨時儲存資料D10時，記憶列122被保持停用。在本揭露中，在第二請求Req2要求與第一請求Req1相同的資料D1的情況下，不需要，因應於第二請求Req2，啟用記憶列122。緩衝器16能夠按照第二請求Req2的要求提供臨時儲存資料D10。結果，節省了DRAM 10的讀取時間，並且DRAM 10是時間效率高的。在一些現有的DRAM中，在一記憶列因應於一第一請求提供一第一資料之後，即使在該第一請求之後的一第二請求要求與該第一資料相同的資料，記憶列也是被關閉的。因此，需要，因應於該第二請求，再次啟用記憶列。結果，這樣的DRAM不具有時間效率。在一些應用中，儘管如果該第一請求和該第二請求要求相同的資料時，該記憶列能夠被保持啟用，但仍然需要時間將該資料從該記憶列移動到一緩衝器。結果，這樣的DRAM仍然不具有時間效率。圖6是示意圖，說明圖1所示的DRAM 10的一第二方案中的一操作。在該第二方案中，接收到寫入一資料D11的一第一請求Req1；並且，接收到緊接在第一請求Req1之後讀取資料D11的一第二請求Req2。參照圖6，想要將資料D11寫入記憶列122。將資料D11寫入緩衝器16，隨後緩衝器16將資料D11提供給記憶列122。另外，閂鎖器140閂鎖指出記憶列122的一位址ADDR1。圖7是示意圖，說明圖1所示的DRAM 10的該第二方案中的另一操作。參考圖7，列資料R1被更新為包含資料D11的一列資料R1'。列資料R1'中除了資料D11以外的資料可能與列資料R1中除了資料D1以外的資料相同。圖8是示意圖，說明圖1所示的DRAM 10的該第二方案中的又另一操作。參考圖8，在列資料R1被更新為列資料R1'的該更新之後，記憶列122將列資料R1'提供給緩衝器16。緩衝器16將列資料R1'臨時儲存為一臨時儲存列資料R11。類似地，緩衝器16將資料D11臨時儲存為一臨時儲存資料D12。在圖6至8的實施例中描述的該寫入操作只是一個例子。本揭露包括其他可能的實現方式。圖9是示意圖，說明圖1所示的DRAM 10的該第二方案中的又更另一操作。參考圖9，在記憶列122將列資料R1'提供給緩衝器16之後，記憶列122因應於一預充電（PRE-CHARGE）命令而關閉，如虛線框所示。圖10是示意圖，說明圖1所示的DRAM 10的該第二方案中的再又更另一操作。參考圖10，接收到第二請求Req2。因應於第二請求Req2，閂鎖器142閂鎖位址ADDR1。類似於圖5的實施例中描述的操作，控制邏輯18保持記憶列122停用。停用的記憶列122，因應於第二請求Req2，不將包括資料D11的列資料R1'提供給緩衝器16。另外，緩衝器16，因應於第二請求Req2，提供臨時儲存資料D12，其中臨時儲存資料D12係因應於第一請求Req1儲存在緩衝器16中。在本揭露中，在第二請求Req2要求與第一請求Req1相同的資料D11的情況下，不需要因應於第二請求Req2來啟用記憶列122。緩衝器16能夠提供第二請求Req2所要求的臨時儲存資料D12。結果，節省了DRAM 10的讀取時間，並且DRAM 10是時間效率高的。在一些現有的DRAM中，在因應於一第一請求將一第一資料寫入到一記憶列之後，即使在該第一請求之後的一第二請求要求與該第一資料相同的資料，該記憶列也是被關閉。因此，為了因應於該第二請求，需要再次啟用該記憶列。結果，這樣的DRAM不具有時間效率。圖11是根據本揭露的一些實施例的一操作方法20的流程圖。參考圖11，操作方法20包括操作21、22、23、24和25。操作方法20從操作21開始，其中藉由一記憶列儲存一資料。操作方法20進行到操作22，其中藉由一緩衝器將該資料臨時儲存為一臨時儲存資料。操作方法20繼續進行操作23，其中接收到讀取該資料的一請求。操作方法20進行到操作24，其中因應於該請求，不從該記憶列提供資料。操作方法20繼續操作25，其中因應於該請求，藉由該緩衝器提供該臨時儲存資料。操作方法20僅僅是一個示例，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法20之前，期間和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。在本揭露中，通過使用操作方法20來操作一DRAM，該DRAM的讀取時間被節省，並且該DRAM是時間效率的。圖12是示意圖，說明根據本揭露的一些實施例的另一動態隨機存取記憶體（dynamic random access memory，DRAM）30的一操作。參考圖12，DRAM 30與參考圖1描述和說明的DRAM 10類似，除了例如DRAM 30包括包含閂鎖器140、142和144的一位址暫存器34、包括記憶列122和124的一記憶體陣列32、包括緩衝器36和38的一緩衝區35之外。在一些實施例中，記憶列122和124位於同一記憶庫中。在一些實施例中，記憶列122和124位於不同的記憶庫中。記憶列122儲存包括一資料D1的一列資料R1。記憶列124儲存包括一資料D2的一列資料R2。根據如圖3和5所示實施例中所述的類似操作，緩衝器36，因應於讀取資料D1的第一請求Req1，來臨時儲存包括一臨時儲存資料D10的一臨時儲存列資料R10。緩衝器38保持空置。另外，閂鎖器140閂鎖指出記憶列122的一位址ADDR1。此外，儘管在本實施例中，第一請求Req1係要讀取一資料，但是本揭露不限於此。在一些實施例中，第一請求Req1係要寫入資料，如圖6至8的實施例中所述。圖13是示意圖，說明圖12的DRAM 30的另一操作。參考圖13，緩衝器38，因應於讀取資料D2的一第三請求Req3，將列資料R2臨時儲存為一臨時儲存列資料R20，第三請求Req3係在第一請求Req1之後。類似地，緩衝器38將資料D2臨時儲存為一臨時儲存資料D20。應該注意的是，記憶列124也會經歷因應於啟用命令和預充電命令而執行的操作，如圖3至5的實施例中所述。在此省略詳細說明。因應於第三請求Req3，緩衝器36保留臨時儲存資料D10。即，緩衝器36不使用資料D2覆寫臨時儲存資料D10。圖14是示意圖，說明圖12的DRAM 30的又另一操作。參考圖14，接收讀取第二資料D2的一第四請求Req4，第四請求Req4係在第三請求Req3之後。閂鎖器144，因應於第四請求Req4，而閂鎖指出記憶列124的位址ADDR2。根據由閂鎖器142和144閂鎖的位址ADDR2，控制邏輯18判斷出存在已儲存與資料D2相關聯的臨時儲存資料D20的一緩衝器。另外，控制邏輯18還判斷出該緩衝器就是緩衝器38。因此，緩衝器38，因應於第四請求Req4，提供第二臨時儲存資料D20。不需要，因應於第四請求Req4，啟用記憶列124，以使記憶列124提供第二資料D2。結果，節省了DRAM 30的讀取時間，並且DRAM 30具有時間效率。此外，如上所述，儘管第三請求Req3要求資料D2，但是臨時儲存資料D10被保留在緩衝器36中。結果，如果第四請求Req4係要讀取第一資料D1，則緩衝器36能夠提供臨時儲存資料D10。隨著緩衝區35的緩衝器的數量的增加，緩衝區35保持資料的能力增加。無論第四請求Req4是要讀取資料D1還是資料D2，記憶列122和124都被保持停用。圖15是根據本揭露的一些實施例的另一操作方法40的流程圖。參考圖15，操作方法40包括操作400、402、404、406、408、410、412、414、416和418。操作方法40從操作400開始，其中藉由一第一記憶列儲存一第一資料。操作方法40前進到操作402，其中將該第一資料臨時儲存為一第一臨時儲存資料在一第一緩衝器中。操作方法40繼續操作404，其中藉由一第二記憶列儲存一第二資料。操作方法40進行到操作406，在操作406中，接收到讀取該第二資料的一第一請求。操作方法40繼續操作408，其中因應於該第一請求，將該第一臨時儲存資料保留在該第一緩衝器中。操作方法40進行到操作410，其中因應於該第一請求，不在該第一緩衝器中將該第二資料臨時儲存為一第二臨時儲存資料。操作方法40繼續操作412，其中因應於該第一請求，將該第二資料臨時儲存為該第二臨時儲存資料在該第二緩衝器。操作方法40進行到操作414，其中該第二緩衝器因應於該第一請求提供該第二臨時儲存資料。操作方法40繼續到操作416，其中接收到讀取該第二資料的一第二請求。操作方法40繼續到操作418，其中因應於該第二請求，由該第二緩衝器提供該第二臨時儲存資料。操作方法40僅僅是一個示例，並不意圖將本揭露限制在權利要求中明確記載的範圍之外。可以在操作方法40之前，之中和之後提供額外的操作，並且可以替換，消除或移動所描述的一些操作以用於該方法的另外的實施例。在本揭露中，通過使用操作方法40來操作DRAM，DRAM的讀取時間被節省，並且DRAM是時間效率的。圖16是示意圖，說明根據本揭露的一些實施例的又另一動態隨機存取記憶體（dynamic random access memory，DRAM）50的一操作。參考圖16，DRAM 50與參照圖12描述和說明的DRAM 30類似，除了例如DRAM 50包括包含記憶列122、124和126的一記憶體陣列52以外。在一些實施例中，記憶列122、124和126位於同一記憶庫中。在一些實施例中，記憶列122、124和126位於不同的記憶庫中。記憶列126用於儲存包括一資料D3的一列資料R3。緩衝器36和38根據圖13的實施例中描述的操作分別儲存臨時儲存資料D10和D20。接收讀取第三資料D3的一第五請求Req5，第五請求Req5係在圖13所示的第三請求Req3之後。閂鎖器144閂鎖指出記憶列126的一位址ADDR3。控制邏輯18根據分別由閂鎖器140、142和144閂鎖的位址ADDR1、ADDR2和ADDR3判斷出不存在已儲存與資料D3相關聯的臨時儲存資料的一緩衝器。結果，臨時儲存資料D10和D20中的一者被抹除（erased）。在本實施例中，臨時儲存資料D10被抹除。因此，緩衝器36是空的。因此，因應於第五請求Req5，緩衝器36將列資料R3儲存為臨時儲存列資料R30。類似地，緩衝器36將資料D3儲存為一臨時儲存資料D30。在一些實施例中，控制邏輯18用於判斷出一記憶列未被擊中（miss hit）多少次，並且抹除一臨時儲存資料，該臨時儲存資料與具有最多次的未被擊中的次數的一記憶列儲存的資料相關聯。例如，當接收到讀取記憶列124儲存的資料D2的第三請求Req3時，控制邏輯18判斷出記憶列122係第一次未被擊中，第三請求Req3係在讀取資料D1的第一請求Req1之後。隨後，當接收到讀取記憶列126儲存的資料D3的第五請求Req5時，控制邏輯18判斷出記憶列122係第二次未被擊中，並且記憶列124係第一次未被擊中。記憶列122未被擊中的次數大於記憶列124未被擊中的次數。因此，控制邏輯18抹除與儲存在記憶列122中的資料D1相關聯的臨時儲存資料D10。即，緩衝器36和38儲存的是與記憶列124和126相關聯的臨時儲存資料，緩衝器36和38係相對經常被存取的。如前所述，緩衝器36和38能夠替換相對經常被存取的記憶列124和126，以提供臨時儲存資料。結果，DRAM 50的時間效率相對較高。在本揭露中，在第二請求Req2要求與第一請求Req1相同的資料D1的情況下，不需要因應於第二請求Req2來啟用記憶列122。緩衝器16能夠提供如第二請求Req2所請求的臨時儲存資料D10。結果，節省了DRAM 10的讀取時間，並且DRAM 10是時間效率高的。在一些現有的DRAM中，在一記憶列因應於一第一請求提供一第一資料之後，即使在該第一請求之後的一第二請求要求與該第一資料相同的資料，記憶列也是被關閉的。因此，需要，因應於該第二請求，再次啟用記憶列。結果，這樣的DRAM不具有時間效率。在一些應用中，儘管如果該第一請求和該第二請求要求相同的資料時，該記憶列能夠被保持啟用，但仍然需要時間將該資料從該記憶列移動到一緩衝器。結果，這樣的DRAM仍然不具有時間效率。本揭露之一實施例，提供一種動態隨機存取記憶體（dynamic random access memory，DRAM）。該DRAM包括一記憶列以及一緩衝器。該記憶列，經配置以儲存資料，其中該記憶列，因應於讀取該資料的一請求，不提供該資料。該緩衝器，經配置以將該資料臨時儲存為一臨時儲存資料，其中該緩衝器，因應於該請求，提供該臨時儲存資料。本揭露之一實施例，提供一種動態隨機存取記憶體（dynamic random access memory，DRAM）。該DRAM包括一第一記憶列、一第二記憶列、一第一緩衝器、一第二緩衝器。該第一記憶列經配置以儲存一第一資料。該第二記憶列經配置以儲存一第二資料。該第一緩衝器經配置以，因應於讀取該第一資料的一第一請求，將該第一資料臨時儲存為一第一臨時儲存資料。該第二緩衝器經配置以，因應於讀取該第二資料的一第二請求，將該第二資料臨時儲存為一第二臨時儲存資料，該第二請求在該第一請求之後，其中該第一緩衝器，因應於該第二請求，保持該第一臨時儲存資料，並且其中該第一緩衝器，因應於讀取該第一資料的一第三請求，而提供該第一臨時儲存資料，該第三請求在該第二請求之後。本揭露之一實施例，提供一種DRAM的操作方法。該操作方法包括：通過一記憶列儲存一資料；以及因應於讀取該資料的一請求，而不提供來自該記憶列的該資料。雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10‧‧‧動態隨機存取記憶體12‧‧‧記憶體陣列14‧‧‧位址暫存器16‧‧‧緩衝器18‧‧‧控制邏輯20‧‧‧操作方法21‧‧‧操作22‧‧‧操作23‧‧‧操作24‧‧‧操作25‧‧‧操作30‧‧‧動態隨機存取記憶體32‧‧‧記憶體陣列34‧‧‧位址暫存器35‧‧‧緩衝區36‧‧‧緩衝器38‧‧‧緩衝器40‧‧‧操作方法120‧‧‧記憶胞124‧‧‧記憶列140‧‧‧閂鎖器142‧‧‧閂鎖器144‧‧‧閂鎖器400‧‧‧操作402‧‧‧操作404‧‧‧操作406‧‧‧操作408‧‧‧操作410‧‧‧操作412‧‧‧操作414‧‧‧操作416‧‧‧操作418‧‧‧操作ADDR1‧‧‧位址BL1‧‧‧位元線BL2‧‧‧位元線BLm‧‧‧位元線D1‧‧‧資料D10‧‧‧臨時儲存資料D11‧‧‧資料D12‧‧‧臨時儲存資料D20‧‧‧臨時儲存資料R1‧‧‧列資料R1’‧‧‧列資料R10‧‧‧臨時儲存列資料R11‧‧‧臨時儲存列資料R20‧‧‧臨時儲存列資料Req1‧‧‧第一請求Req2‧‧‧第二請求Req4‧‧‧第四請求WL1‧‧‧字元線WL2‧‧‧字元線WLn‧‧‧字元線

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1是根據本揭露的一些實施例的一動態隨機存取記憶體（dynamic random access memory，DRAM）的示意圖。圖2是示意圖，說明圖1所示的該DRAM的一初始狀態。圖3是示意圖，說明圖1所示的該DRAM的一第一方案中的一操作。圖4是示意圖，說明圖1所示的該DRAM的該第一方案中的另一操作。圖5是示意圖，說明圖1所示的該DRAM的該第一方案中的又另一操作。圖6是示意圖，說明圖1所示的該DRAM的一第二方案中的一操作。圖7是示意圖，說明圖1所示的該DRAM的該第二方案中的另一操作。圖8是示意圖，說明圖1所示的該DRAM的該第二方案中的又另一操作。圖9是示意圖，說明圖1所示的該DRAM的該第二方案中的又更另一操作。圖10是示意圖，說明圖1所示的該DRAM的該第二方案中的再又更另一操作。圖11是根據本揭露的一些實施例的一操作方法的流程圖。圖12是示意圖，說明根據本揭露的一些實施例的另一動態隨機存取記憶體（dynamic random access memory，DRAM）的一操作。圖13是示意圖，說明圖12的該DRAM的另一操作。圖14是示意圖，說明圖12的該DRAM的又另一操作。圖15是根據本揭露的一些實施例的另一操作方法的流程圖。圖16是示意圖，說明根據本揭露的一些實施例的又另一動態隨機存取記憶體（dynamic random access memory，DRAM）的一操作。

20‧‧‧操作方法

21‧‧‧操作

22‧‧‧操作

23‧‧‧操作

24‧‧‧操作

25‧‧‧操作

Claims

一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一記憶列，經配置以儲存一資料，其中該記憶列因應於存取該資料的一第一請求，提供該資料，該記憶列因應於讀取該資料的一第二請求，不提供該資料，該第二請求緊接在該第一請求之後；以及一緩衝器，經配置以因應於該第一請求，將該資料臨時儲存為一臨時儲存資料，其中該緩衝器因應於該第二請求，提供該臨時儲存資料，其中，該第一請求是將資料寫入該記憶列的請求。
如請求項1所述之DRAM，其中當該緩衝器，因應於該第二請求，而提供該臨時儲存資料時，該記憶列被保持為停用。
如請求項1所述之DRAM，還包括：一位址暫存器，包括：一第一閂鎖器，經配置以因應於該第一請求，而閂鎖指出該記憶列的一第一位址；以及一第二閂鎖器，經配置以因應於該第二請求，而閂鎖該第一位址；以及一控制邏輯，經配置以保持該記憶列為停用，並且因應於一事件而控制該緩衝器而直接提供該臨時儲存資料，其中在該事件中，該第一閂鎖器和該第二閂鎖器都閂鎖該第一位址。
如請求項3所述之DRAM，還包括：一位址暫存器，包括：一第一閂鎖器，經配置以因應於該第一請求，而閂鎖指出該記憶列的一第一位址；以及一第二閂鎖器，經配置以因應於該第二請求，而閂鎖該第一位址；以及一控制邏輯，經配置以因應於一事件而保持該記憶列為停用，其中在該事件中，該第一閂鎖器和該第二閂鎖器都閂鎖該第一位址。
一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一第一記憶列，經配置以儲存一第一資料；一第二記憶列，經配置以儲存一第二資料；一第一緩衝器，經配置以因應於讀取該第一資料的一第一請求，將該第一資料臨時儲存為一第一臨時儲存資料；以及一第二緩衝器，經配置以因應於讀取該第二資料的一第二請求，將該第二資料臨時儲存為一第二臨時儲存資料，該第二請求在該第一請求之後，其中該第一緩衝器因應於該第二請求，保持該第一臨時儲存資料，並且其中該第一緩衝器因應於讀取該第一資料的一第三請求，而提供該第一臨時儲存資料，該第三請求在該第二請求之後，其中，該第一請求是將資料寫入該記憶列的請求。
如請求項5所述之DRAM，其中該第二緩衝器因應於讀取該第二資料的一第四請求，提供該第二臨時儲存資料，該第四請求在該第二請求之後。
如請求項5所述之DRAM，其中該第一緩衝器因應於該第二請求，不將該第二資料臨時儲存為該第二臨時儲存資料。
如請求項5所述之DRAM，其中當該第一緩衝器因應於該第三請求而提供該第一臨時儲存資料時，該第一記憶列被保持為停用。
如請求項5所述之DRAM，還包括：一位址暫存器，包括：一第一閂鎖器，經配置以因應於該第一請求，而閂鎖指出該第一記憶列的一第一位址；以及一第二閂鎖器，經配置以因應於該第二請求，而閂鎖一第二位址；以及一第三閂鎖器，經配置以因應於該第三請求，而閂鎖該第一位址；以及一控制邏輯，經配置以保持該第一記憶列為停用，並且因應於一事件而控制該第一緩衝器直接提供該第一臨時儲存資料；其中在該事件中，該第一閂鎖器和該第三閂鎖器都閂鎖該第一位址。
如請求項5所述之DRAM，還包括：一第三記憶列，經配置以儲存第三資料，其中該第一緩衝器和該第二緩衝器中的一者，因應讀取該第三資料的一第五請求，將該第三資料臨時儲存為第三臨時儲存資料，該第五請求在該第二請求之後。
如請求項10所述之DRAM，其中，該第一緩衝器，因應於該第五請求，臨時儲存該第三臨時儲存資料。
如請求項11所述之DRAM，其中該第二緩衝器，因應於讀取該第二資料的一第六請求，提供該第二臨時儲存資料，該第六請求在該第五請求之後。
如請求項11所述之DRAM，其中該第一記憶列是該DRAM的一第一記憶庫，並且該第二記憶列是該DRAM的一第二記憶庫。
一種DRAM的操作方法，包括：通過一記憶列儲存一資料，其中該記憶列因應於存取資料的一第一請求提供該資料；以及因應於讀取該資料的一第二請求，而不提供來自該記憶列的該資料，其中該第二請求緊接在該第一請求之後，其中，該第一請求是將資料寫入記憶列的請求。
如請求項14所述之操作方法，還包括：因應於該第一請求將該資料儲存為在一緩衝器中的一臨時儲存資料；以及因應於該第二請求，從該緩衝器提供該臨時儲存資料。
如請求項15所述之操作方法，還包括：當該緩衝器，因應於該第二請求，提供該臨時儲存資料時，保持該記憶列為停用。