CN109961816B - 动态随机存取存储器及其操作方法 - Google Patents

动态随机存取存储器及其操作方法 Download PDF

Info

Publication number
CN109961816B
CN109961816B CN201810798328.0A CN201810798328A CN109961816B CN 109961816 B CN109961816 B CN 109961816B CN 201810798328 A CN201810798328 A CN 201810798328A CN 109961816 B CN109961816 B CN 109961816B
Authority
CN
China
Prior art keywords
sensing frequency
temperature
dram
refresh rate
adjusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810798328.0A
Other languages
English (en)
Other versions
CN109961816A (zh
Inventor
李忠勋
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109961816A publication Critical patent/CN109961816A/zh
Application granted granted Critical
Publication of CN109961816B publication Critical patent/CN109961816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Dram (AREA)

Abstract

本公开提供一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其操作方法。该动态随机存取存储器包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该动态随机存取存储器的一温度。该控制元件经配置以基于该存储器阵列的一保留能力来调整一感测频率以得到一调整感测频率，且根据该调整感测频率来启动该温度感测器。

Description

动态随机存取存储器及其操作方法
本公开主张2017/12/22申请的美国临时申请案第62/609,618号及2018/02/20申请的美国正式申请案第15/900,298号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
本公开关于一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其操作方法，特别涉及一种动态随机存取存储器的温度感测的管理。
背景技术
动态随机存取存储器是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对的第一个被称为位线真数(bit line true，BLT)，另一个则称为位元线补数(bit linecomplement，BLC)。单个NMOS晶体管的栅极则由字元线(word line，WL)予以控制。
上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一种动态随机存取存储器(DRAM)。该动态随机存取存储器包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该DRAM的一温度。该控制元件经配置以基于该存储器阵列的一保留能力调整一感测频率以得到一调整感测频率，且根据该调整感测频率启动该温度感测器。
在一些实施例中，该控制元件更经配置以基于该温度调整该感测频率。
在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第一感测频率，其中在该事件中，该温度满足一临界温度。
在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第二感测频率，其中在该事件中，该温度不满足该临界温度。
在一些实施例中，该控制元件更经配置以基于该存储器阵列的一自更新操作的一更新率来调整该感测频率。
在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第一感测频率，其中在该事件中，该更新率满足一临界更新率。
在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第二感测频率，其中在该事件中，该更新率不满足该临界更新率。
在一些实施例中，该控制元件更经配置以，基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整该感测频率。
在一些实施例中，该控制元件更经配置以，基于该温度以一粗调方式调整该感测频率，以及基于该更新率以一微调方式调整该感测频率。
在一些实施例中，该动态随机存取存储器还包括由该控制元件控制的一开关。该控制元件经配置以，通过根据该调整感测频率改变开关的一导通状态的方式，以启动该温度感测器。
本公开另提供一种动态随机存取存储器(DRAM)。该动态随机存取存储器包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该动态随机存取存储器的一温度。该控制元件经配置以基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整该感测频率以得到一调整感测频率，且根据该调整感测频率来启动该温度感测器。该调整感测频率包括一第一感测频率，因应于一第一事件，其中在该第一事件中，该温度满足一临界温度且该更新率满足一第一临界更新率。
在一些实施例中，该调整感测频率包括大于该第一感测频率的一第二感测频率，因应于一第二事件，其中在该第二事件中，该温度满足该临界温度且该更新率不满足该第一临界更新率。
在一些实施例中，该调整感测频率包括大于该第二感测频率的一第三感测频率，因应于一第三事件，其中在该第三事件中，该温度不满足该临界温度且该更新率满足该第二临界更新率，其中该第二临界更新率小于该第一临界更新率。
在一些实施例中，该调整感测频率包括大于该第三感测频率的一第四感测频率，因应于一第四事件，其中在该第四事件中，该温度不满足该临界温度且该更新率不满足该第二临界更新率。
本公开另提供一种动态随机存取存储器(DRAM)的操作方法，包括：通过一温度感测器感测该动态随机存取存储器的一温度；基于一存储器阵列的一保留能力调整一感测频率以得到一调整频率；以及根据该调整感测频率启动该温度感测器。
在一些实施例中，该操作方法还包括：基于该温度调整该感测频率。
在一些实施例中，该操作方法还包括：基于该存储器阵列的一自更新操作的一更新率来调整该感测频率。
在一些实施例中，该操作方法还包括：基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整该感测频率。
在一些实施例中，该操作方法还包括：基于该温度以一粗调方式调整该感测频率；以及基于该更新率以一微调方式调整该感测频率。
在一些实施例中，该操作方法还包括：基于该更新率以一粗调方式调整该感测频率；以及基于该温度以一微调方式调整该感测频率。
在本公开中，在动态随机存取存储器的温度相对较低的一环境下，例如30摄氏度(℃)，存储器阵列12的保留能力较佳。因应于较佳的保留能力，更新元件根据相对较低的更新率，更新存储器阵列，控制元件根据更大的感测频率来启动温度感测器。如此，温度感测器在一给定的时间内，以更大的频率运行。例如，温度感测器在给定的时间内，感测相对较多次的温度。如果温度突然升高，更新元件能够迅速提高自更新操作的更新率。如此，存储在存储器阵列的数据较不易遗失。
此外，在本公开中，在动态随机存取存储器温度相对较高的一环境下，例如60摄氏度(℃)，存储器阵列的保留能力较差。因应于较差的保留能力，更新元件根据相对较高的更新率，更新存储器阵列，控制元件根据更小的感测频率来启动温度感测器。如此，温度感测器在一给定的时间内，以更小的频率运行。例如，温度感测器在给定的时间内，感测相对较少次的温度。因此，动态随机存取存储器较省电。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1是示意图，例示本公开的一些实施例的动态随机存取存储器；
图2是流程图，例示本公开的一些实施例的动态随机存取存储器的操作方法；
图3是示意图，例示说明本公开的一些实施例图1的动态随机存取存储器的操作；
图4是示意图，例示说明本公开的一些实施例图3的第一方案的操作；
图5是示意图，例示说明本公开的一些实施例图3的第二方案的操作；
图6是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法；
图7是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法；
图8是示意图，例示说明本公开的一些实施例图1的动态随机存取存储器的另一操作；
图9是示意图，例示说明本公开的一些实施例图8的第一方案的操作。
图10是示意图，例示说明本公开的一些实施例图8的第二方案的操作。
图11是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法；
图12是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法；
图13是示意图，例示说明本公开的一些实施例图1的动态随机存取存储器的另一操作；
图14是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法；
图15是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法。
附图标记说明：
10 动态随机存取存储器
12 存储器阵列
14 更新元件
16 温度感测器
18 开关
19 控制元件
20 方法
22 操作
24 操作
30 方法
32 操作
34 操作
40 方法
42 操作
44 操作
46 操作
48 操作
50 方法
52 操作
54 操作
60 方法
62 操作
64 操作
66 操作
68 操作
70 方法
72 操作
80 方法
120 存储胞
800 操作
802 操作
804 操作
806 操作
808 操作
810 操作
812 操作
814 操作
BL1…BLm 位元线
R 更新率
R1 更新率
R2 更新率
SF1 较对较低的感测频率
SF2 较对较高的感测频率
T 温度
T1 温度
WL1…WLn 字元线
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1是示意图，例示本公开的一些实施例的动态随机存取存储器(DRAM)10。参照图1，动态随机存取存储器10包括存储器阵列12、更新元件14、温度感测器16、开关18及控制元件19。
存储器阵列12经配置以存储数据。存储器阵列12包括复数个存储胞120。存储胞120经配置以存储数据。除了存储胞120，存储器阵列12还包括复数个字元线(WL至WLn)，和复数个位元线(BL1至BLm)，其中n和m是正整数。字元线(WL1至WLn)和位元线(BL1至BLm)用于控制关联的存储胞120的操作。存储胞120在一单个列中，字元线经配置以存取该等存储胞120，该等存储胞120可视为是一个存储列。
更新元件14经配置以对存储器阵列12执行自更新操作。自更新操作指的是更新元件14通过，例如，使用内部更新计数器自动执行更新操作的过程。更新元件14不需从例如，动态随机存取存储器10外部的处理器获得任何信息来执行自更新操作。动态随机存取存储器10中的更新元件14和/或其他元件可以自己产生执行自更新操作所需的任何信息。此外，更新元件14以一种方式更新存储器体阵列12，例如，从存储胞120读取电荷，并立即将电荷写回存储胞120。但是，本公开不限于此。更新操作可更包括其他细节的操作。
温度感测器16经配置以感测动态随机存取存储器10的温度，特别是存储器阵列12的温度。随着温度升高，存储器阵列12保留存储数据的保留能力降低，导致数据遗失的可能性增加。为避免这种不利的影响，当温度较高时，更新元件14根据相对较高的更新率，更新存储器体阵列12，亦即温度与更新率正相关。
开关18可由控制元件19控制。当开关18导通时，启动温度感测器16。相反地，当开关18不导通时，停用温度感测器16。例如，开关18耦合于温度感测器16和电源之间。当开关不导通时，温度感测器16无法接收电源。因此，温度感测器16停用。
控制元件19经配置以控制更新元件14、温度感测器16和开关18。更详细地说，控制元件19经配置以基于存储器阵列12的保留能力来调整一感测频率以得到一调整感测频率。此外，控制元件19经配置以根据调整感测频率来启动温度感测器16。在一实施例中，控制元件19经配置以根据调整感测频率，改变开关18的导通状态来启动温度感测器16。
在本公开中，在动态随机存取存储器的10的温度相对较低的一环境下，例如30℃，存储器阵列12的保留能力较佳。因应于较佳的保留能力，更新元件14根据相对较低的更新率，更新存储器阵列12，控制元件19根据更大的感测频率来启动温度感测器16。如此，温度感测器16在一给定的时间内，以更大的频率运行。例如，温度感测器16在给定的时间内，感测相对较多次的温度。如果温度突然升高，更新元件16能够迅速提高自更新操作的更新率。如此，存储器阵列12存储的数据较不易遗失。
在操作动态随机存取存储器的一些可能的现有方法中，动态随机存取存储器的温度感测器是以固定频率来感测温度。或者，温度感测器仅因应于来自动态随机存取存储器外部的处理器的命令来感测温度。亦即，温度感测器的感测频率不能动态改变，特别是不能根据动态随机存取存储器的保留能力而改变。如此，如果温度突然增加，在下一个温度感测之前，处于相对较高温度的动态随机存取存储器的更新元件，根据在相对较低温度下更新存储器阵列的更新率，继续更新动态随机存取存储器的存储器阵列。结果，存储在存储的数据更可能遗失。
此外，在本公开中，在动态随机存取存储器10温度相对较高的一环境下，例如60℃，存储器阵列12的保留能力较差。因应于较差的保留能力，更新元件14根据较高的更新率，更新存储器阵列12，控制元件19根据更小的感测频率来启动温度感测器16。如此，温度感测器16在一给定的时间内，以更小的频率运行。例如，温度感测器16在给定的时间内，感测相对较少次的温度。因此，动态随机存取存储器10较省电。
在操作动态随机存取存储器的一些可能的现有方法中，不论动态随机存取存储器的保留能力何，动态随机存取存储器的温度感测器是以固定频率来感测温度。由于温度感测器的感测频率不能降低，特别是更新元件14根据在相对较高温度下，相对较高的更新率更新存储器阵列12的一事件，动态随机存取存储器较耗电。
图2是流程图，例示本公开的一些实施例的动态随机存取存储器20的操作方法。参照图2，操作方法20包括操作22和操作24。
操作方法20从操作22开始，其中基于存储器阵列的一保留能力调整一感测频率以得到一调整感测频率。
操作方法20继续操作24，其中根据该调整感测频率启动一温度感测器。该温度感测器经配置以感测操作的一温度。
操作方法20仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法20之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
图3是示意图，例示说明本公开的一些实施例图1的动态随机存取存储器10的操作。参照图3，控制元件19经配置以基于温度感测器16感测的温度来调整一感测频率而得到一调整感测频率。控制元件19经配置以根据该调整感测频率，改变开关18的导通状态来启动温度感测器16。
控制元件19基于温度的详细操作，请参照后文图4和图5的图示和说明。
图4是示意图，例示说明本公开的一些实施例图3的第一方案的操作。参照图4，温度感测器16感测到相对较高的温度T1。控制元件19基于相对较高的温度T1，调整该感测频率到较相对较低的感测频率SF1，并根据相对较低的感测频率SF1，启动温度感测器16。
图5是示意图，例示说明本公开的一些实施例图3的第二方案的操作。参照图5，温度感测器16感测到低于温度T1的相对较低的温度T2。控制元件19基于相对较低的温度T2，调整该感测频率到高于感测频率SF1的相对较高的感测频率SF2，并根据相对较高的感测频率SF2，启动温度感测器16。
如前所述，在本公开中，控制元件19能够动态地改变温度感测器16的感测频率。因此，如果温度突然升高，更新元件16能够迅速提高自更新操作的更新率。如此，存储在存储器阵列12的数据较不易遗失。此外，当温度相对较高时，温度感测器16在一给定时间内，感测相对较少次的温度。因此，种动态随机存取存储器10较省电。
图6是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法30。参照图6，操作方法30与图2描述和说明的操作方法20类似，操作方法30包括操作32和操作34。
操作方法30从操作32开始，其中通过温度感测器感测动态随机存取存储器的一温度。
操作方法30继续操作34，其中基于该温度来调整一感测频率。
操作方法30仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法30之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
图7是流程图，例示本公开一些实施例的动态随机存取存储器的另一操作方法40。参照图7，操作方法40与图6描述和说明的操作方法30类似，操作方法40更包括操作42、44、46和44之外。
在操作42中，判断温度是否满足一临界温度(Tth)。如果温度满足该临界温度，操作方法40继续操作44，其中调整感测频率到一第一感测频率(1stSF)。如果温度不满足该临界温度，操作方法40继续操作48，其中该感测频率调整到大于该第一感测频率的一第二感测频率(2nd SF)。
在操作44和操作48之后，在操作46中，根据该调整感测频率启动一温度感测器。
操作方法40仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法40之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
图8是示意图，例示说明本公开的一些实施例图1的动态随机存取存储器10的另一操作。参照图8，控制元件19经配置以基于一自更新操作的一更新率来调整一感测频率，借此得到一调整感测频率。控制元件19经配置以根据该调整感测频率，改变开关18的导通状态来启动温度感测器16。
控制元件19基于更新率的详细操作，请参照图9和图10的图示和说明。
图9是示意图，例示说明本公开的一些实施例图8的第一方案的操作。参照图9，控制元件19获得相对较高的更新率R1的自更新操作信息。控制元件19基于相对较高的更新率R1，调整感测频率到较低的感测频率SF1，并基于相对较低的感测频率SF1，启动温度感测器16。
图10是示意图，例示说明本公开的一些实施例图8的第二方案的操作。参照图10，控制元件19获得相对较低的更新率R2，其中更新率R2低于更新率R1。控制元件19根据较低的更新率R2，调整该感测频率到高于感测频率SF1的相对较高的感测频率SF2，并基于相对较高的感测频率SF2，启动温度感测器16。
如前文所述，本公开中，控制元件19能够动态地改变温度感测器16的感测频率。因此，如果温度突然升高，更新元件16能够迅速提高自更新操作的更新率。如此，存储在存储器阵列12的数据较不易遗失。此外，当更新率较大时，温度感测器16在给一定时间区段内，感测相对较少次的温度。因此，动态随机存取存储器10较省电。
图11是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法50。参照图11，操作方法50与图2描述和说明的操作方法20类似，操作方法50包括操作52和操作54。
操作方法50从操作52开始，其中获得关于一更新率的信息。
操作方法50继续操作54，其中基于该更新率来调整一感测频率，以获得一调整感测频率。
操作方法50仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法50之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
图12是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作操作方法60。参照图7，操作方法60与图11描述和说明的操作方法50类似，操作方法60更包括操作62、64、66和68。
在操作62中，判断该更新率是否到达一临界更新率(Rth)。如果该更新率到达该临界更新率，操作方法60继续操作64，其中调整一感测频率到一第一感测频率(1st SF)。如果该更新率未到达该临界更新率，操作方法60继续操作68，其中调整该感测频率到大于该第一感测频率的一第二感测频率(2nd SF)。
在操作64和操作68之后，在操作66中，根据该调整感测频率，启动一温度感测器。
操作方法60仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法60之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
图13是示意图，例示说明本公开的一些实施例图1的动态随机存取存储器的10的另一操作。参照图13，控制元件19经配置以根据存储器阵列12的自更新操作的温度T和更新率R之两者来调整感测频率。
控制元件19基于温度和更新率之两者的详细操作，请参照如下图14和图15的图示和说明。
图14是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法70。参照图14，操作方法70与图11描述和说明的操作方法50及图6描述和说明的操作方法30类似，操作方法70更包括操作72。
在操作72中，根据温度和更新率之两者来调整感测频率。
操作方法70仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法70之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
图15是流程图，例示本公开的一些实施例的动态随机存取存储器的另一操作方法80。参照图15，操作方法80与图14描述和说明的操作方法70类似，操作方法80包括操作800、802、804、806、808、810、812和814。
在操作800中，判断该温度是否到达一临界温度(Tth)。如果该温度到达该临界温度，操作方法80继续操作802，其中判断该更新率是否到达一第一临界更新率(1st Rth)。如果该更新率到达该第一临界更新率，操作方法80继续操作804，其中调整一感测频率到一第一感测频率(1st SF)。如果该更新率未到达该第一临界更新率，操作方法80继续操作808，其中调整一感测频率到大于该第一感测频率的一第二感测频率(2nd SF)。
在操作800，如果温度未到达该临界温度，操作方法80继续操作810，其中判断该更新率是否到达小于该第一临界更新率的一第二临界更新率(2nd Rth)。如果该更新率到达该第二临界更新率，操作方法80继续操作812，其中调整一感测频率到大于该第二感测频率的一第三感测频率(3rd SF)。如果该更新率未到达该第二临界更新率，操作方法80继续操作814，其中调整一感测频率到大于该第三感测频率的一第四感测频率(4th SF)。
在操作804、808、812和操作814之后，在操作806中，根据该调整感测频率，启动一温度感测器。
操作方法80仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法80之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
在操作方法80中，在判断存储器阵列12的保留能力方面，温度是相对较显着的，而更新率则相对较不显着。因此，温度作为判断如何调整感测频率的第一阶段，更新率作为第二阶段。亦即，基于温度以一粗调方式调整感测频率。其次，基于更新率以一微调方式调整感测频率。但是，本公开不限于此。在一些实施例中，更新率可以作为第一阶段，温度亦可作为第二阶段。
本公开中，控制元件19能够动态地改变温度感测器16的感测频率。因此，如果温度突然升高，更新元件16能够迅速提高自更新操作的更新率。如此，存储在存储器阵列12的数据较不易遗失。此外，当更新率较大时，温度感测器16在一给定时间区段内，感测相对较少次的温度。因此，动态随机存取存储器10更较省电。
本公开提供一动态随机存取存储器，包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该动态随机存取存储器的一温度。该控制元件经配置以基于该存储器阵列的一保留能力来调整一感测频率以得到一调整感测频率，且根据该调整感测频率来启动该温度感测器。
本公开另提供一种动态随机存取存储器，包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该动态随机存取存储器的一温度。该控制元件经配置以基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整该感测频率以得到一调整感测频率，且根据该调整感测频率来启动该温度感测器。该调整感测频率因应于该温度到达一临界温度且该更新率到达一第一临界更新率的一事件包括一第一感测频率。
本公开另提供一种动态随机存取存储器的操作方法。该操作方法包括：通过一温度感测器感测该操作的一温度；基于该存储器阵列的一保留能力调整一感测频率以得到一调整感测频率；以及基于该调整感测频率启动该温度感测器。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (20)

1.一种动态随机存取存储器DRAM，包括：
一存储器阵列；
一温度感测器，经配置以感测该动态随机存取存储器的一温度；以及
一控制元件，经配置以基于该存储器阵列的一保留存储数据的保留能力调整一感测频率以得到一调整感测频率，且根据该调整感测频率启动该温度感测器。
2.如权利要求1所述的DRAM，其中该控制元件更经配置以基于该温度调整该感测频率。
3.如权利要求2所述的DRAM，其中该控制元件更经配置以基于一第一事件将该感测频率调整为一第一感测频率，其中在该第一事件中，该温度到达一临界温度。
4.如权利要求3所述的DRAM，其中该控制元件更经配置以基于一第二事件将该感测频率调整为大于该第一感测频率的一第二感测频率，其中在该第二事件中，该温度不满足该临界温度。
5.如权利要求1所述的DRAM，其中该控制元件更经配置以基于该存储器阵列的一自更新操作的一更新率来调整该感测频率。
6.如权利要求5所述的DRAM，其中该控制元件更经配置以基于一事件将该感测频率调整为一第一感测频率，其中在该事件中，该更新率到达一临界更新率。
7.如权利要求6所述的DRAM，其中该控制元件更经配置以基于另一事件将该感测频率调整为大于该第一感测频率的一第二感测频率，其中在该另一事件中，该更新率未到达一临界更新率。
8.如权利要求1所述的DRAM，其中该控制元件更经配置以，基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整该感测频率。
9.如权利要求8所述的DRAM，其中该控制元件更经配置以，基于该温度以一粗调方式调整该感测频率，以及基于该更新率以一微调方式调整该感测频率。
10.如权利要求1所述的DRAM，还包括：
一开关，可由该控制元件控制；
其中该控制元件经配置以，通过根据该调整感测频率改变该开关的一导通状态的方式，以启动该温度感测器。
11.一种动态随机存取存储器DRAM，包括：
一存储器阵列；
一温度感测器，经配置以感测该动态随机存取存储器的一温度；以及
一控制元件，经配置基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整一感测频率以得到一调整感测频率，且根据该调整感测频率来启动该温度感测器；
其中该调整感测频率包括一第一感测频率，该第一感测频率基于一第一事件，在该第一事件中，该温度到达一临界温度且该更新率到达一第一临界更新率。
12.如权利要求11所述的DRAM，其中该调整感测频率包括大于该第一感测频率的一第二感测频率，该第二感测频率基于一第二事件，在该第二事件中，该温度到达该临界温度且该更新率未到达该第一临界更新率。
13.如权利要求12所述的DRAM，其中该调整感测频率包括大于该第二感测频率的一第三感测频率，该第三感测频率基于一第三事件，在该第三事件中，该温度未到达该临界温度且该更新率到达一第二临界更新率，其中该第二临界更新率小于该第一临界更新率。
14.如权利要求13所述的DRAM，其中该调整感测频率包括大于该第三感测频率的一第四感测频率，该第四感测频率基于一第四事件，在该第四事件中，该温度未到达该临界温度且该更新率未到达该第二临界更新率。
15.一种动态随机存取存储器DRAM的操作方法，包括：
通过一温度感测器感测该DRAM的一温度；
基于一存储器阵列的一保留存储数据的保留能力调整一感测频率以得到一调整感测频率；以及
根据该调整感测频率启动该温度感测器。
16.如权利要求15所述的操作方法，还包括：
基于该温度调整该感测频率。
17.如权利要求15所述的操作方法，还包括：
基于该存储器阵列的一自更新操作的一更新率来调整该感测频率。
18.如权利要求15所述的操作方法，还包括：
基于该温度及该存储器阵列的一自更新操作的一更新率的两者来调整该感测频率。
19.如权利要求18所述的操作方法，还包括：
基于该温度以一粗调方式调整该感测频率；以及
基于该更新率以一微调方式调整该感测频率。
20.如权利要求18所述的操作方法，还包括：
基于该更新率以一粗调方式调整该感测频率；以及
基于该温度以一微调方式调整该感测频率。
CN201810798328.0A 2017-12-22 2018-07-19 动态随机存取存储器及其操作方法 Active CN109961816B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762609618P 2017-12-22 2017-12-22
US62/609,618 2017-12-22
US15/900,298 US10276228B1 (en) 2017-12-22 2018-02-20 DRAM and method of operating the same
US15/900,298 2018-02-20

Publications (2)

Publication Number Publication Date
CN109961816A CN109961816A (zh) 2019-07-02
CN109961816B true CN109961816B (zh) 2021-01-08

Family

ID=66248366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810798328.0A Active CN109961816B (zh) 2017-12-22 2018-07-19 动态随机存取存储器及其操作方法

Country Status (3)

Country Link
US (1) US10276228B1 (zh)
CN (1) CN109961816B (zh)
TW (1) TWI668693B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560894A (zh) * 2015-10-05 2017-04-12 爱思开海力士有限公司 半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10002374C2 (de) * 2000-01-20 2002-10-17 Infineon Technologies Ag Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
DE112011105998T5 (de) * 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
US8787105B2 (en) * 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
TWI475562B (zh) * 2012-06-07 2015-03-01 Elite Semiconductor Esmt 具有自我更新時序電路的半導體記憶體元件
US9679490B2 (en) * 2015-08-04 2017-06-13 Qualcomm Incorporated Opportunistic unmanned autonomous vehicle energy harvesting
KR102321745B1 (ko) * 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560894A (zh) * 2015-10-05 2017-04-12 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
US10276228B1 (en) 2019-04-30
TWI668693B (zh) 2019-08-11
CN109961816A (zh) 2019-07-02
TW201928965A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
US10964378B2 (en) Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US20210158860A1 (en) Apparatuses and methods for analog row access tracking
CN106710621B (zh) 刷新控制电路及包括其的存储器件
US9847118B1 (en) Memory device and method for operating the same
US9336852B2 (en) Memory and memory system including the same
US8730712B2 (en) SRAM including write assist circuit and method of operating same
US7317648B2 (en) Memory logic for controlling refresh operations
CN106158005B (zh) 半导体存储器件和包括半导体存储器件的存储系统
US20080025105A1 (en) Nonvolatile ferroelectric memory device and refresh method thereof
KR102403340B1 (ko) 리프레쉬 제어 장치
CN109961815B (zh) 动态随机存取存储器及其操作方法
TW201926338A (zh) 動態隨機存取記憶體
TWI687929B (zh) 混合記憶體系統及其操作方法
CN109390010B (zh) 动态随机存取存储器及其操作方法
CN109961816B (zh) 动态随机存取存储器及其操作方法
JP2016212934A (ja) 半導体装置及びその制御方法
US10354713B2 (en) DRAM and method for determining binary logic using a test voltage level
TWI722278B (zh) 動態隨機存取記憶體及其操作方法
US20240021234A1 (en) Memory device performing refresh operation
TWI652674B (zh) 動態隨機存取記憶體
CN109859789B (zh) 动态随机存取存储器及其操作方法
TWI652672B (zh) 動態隨機存取記憶體及其操作方法
JP2015191676A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant