JP6746522B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP6746522B2
JP6746522B2 JP2017052652A JP2017052652A JP6746522B2 JP 6746522 B2 JP6746522 B2 JP 6746522B2 JP 2017052652 A JP2017052652 A JP 2017052652A JP 2017052652 A JP2017052652 A JP 2017052652A JP 6746522 B2 JP6746522 B2 JP 6746522B2
Authority
JP
Japan
Prior art keywords
voltage
word line
information
memory cell
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017052652A
Other languages
English (en)
Other versions
JP2018156707A (ja
Inventor
池田　圭司
圭司 池田
千加 田中
千加 田中
沼田　敏典
敏典 沼田
手塚　勉
勉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2017052652A priority Critical patent/JP6746522B2/ja
Priority to TW107107247A priority patent/TWI659420B/zh
Priority to US15/916,427 priority patent/US10332581B2/en
Publication of JP2018156707A publication Critical patent/JP2018156707A/ja
Application granted granted Critical
Publication of JP6746522B2 publication Critical patent/JP6746522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

実施形態は、半導体記憶装置に関する。
メモリシステムは、メモリ階層構造を有する。メモリ階層構造は、動作速度の異なる複数のメモリを含む。より具体的には、メモリ階層構造は、動作速度の速い順に、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、およびＮＡＮＤフラッシュメモリ等を含む。これらのメモリは、動作速度に加えて、データリテンションも異なる。データリテンションの異なるメモリ間でデータ転送を行うと、これに伴うオーバヘッドが生じてしまう。このため、メモリシステムにおいて、システムの広範囲をＤＲＡＭでカバーすることで、メモリ階層構造を単純化し、上記オーバヘッドを減少させることが求められている。
しかし、従来のＤＲＡＭでは、データリテンションや動作速度を任意に設定することはできない。このため、メモリ階層構造における問題を解消することができない。
特開２０１３−０１６２４６号公報 特開２００７−１４１２８６号公報 特開２０１１−１５１３８４号公報
データリテンションおよび動作速度を任意に設定できる半導体記憶装置を提供する。
実施形態による半導体記憶装置は、第１トランジスタと第１キャパシタとを含む第１メモリセルと、第２トランジスタと第２キャパシタとを含む第２メモリセルと、前記第１トランジスタに電気的に接続される第１ワード線と、前記第２トランジスタに電気的に接続される第２ワード線と、スリープモード時において、前記第１ワード線に第１電圧を供給し、かつ前記第２ワード線に前記第１電圧と異なる第２電圧を供給する第１回路と、を具備する。第１回路は、書き込み時において、第１メモリセルが書き込み対象の場合に第１ワード線に第３電圧を供給し、かつ第２メモリセルが書き込み対象の場合に第２ワード線に第３電圧と異なる第４電圧を供給する。
実施形態に係る半導体記憶装置を含むメモリシステムを示す図。 実施形態に係る半導体記憶装置を示す図。 実施形態に係る半導体記憶装置におけるメモリセルアレイを示す図。 実施形態に係る半導体記憶装置における選択トランジスタのゲート電圧と選択トランジスタのオフリーク電流との関係を示す図。 実施形態に係る半導体記憶装置におけるメモリセルのデータリテンションと選択トランジスタのオフリーク電流との関係を示す図。 実施形態に係る半導体記憶装置におけるワード線制御回路を示す図。 実施形態に係る半導体記憶装置の動作シーケンスを示す図。 実施形態に係る半導体記憶装置における第１記憶領域の書き込み動作を示す図。 実施形態に係る半導体記憶装置における第２記憶領域の書き込み動作を示す図。 実施形態に係る半導体記憶装置における第１記憶領域および第２記憶領域のスリープモードを示す図。 実施形態に係る半導体記憶装置における第１記憶領域のリフレッシュを示す図。 実施形態に係る半導体記憶装置における第２記憶領域のリフレッシュを示す図。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
＜実施形態＞
以下に図１乃至図１２を用いて、実施形態に係る半導体記憶装置について説明する。以下では、半導体記憶装置がＤＲＡＭである場合について説明する。また、以下の説明において、「接続」は直接接続される場合だけではなく、任意の素子を介して接続される場合も含む。また、トランジスタの第１端子はソースまたはドレインの一方を示し、トランジスタの第２端子はソースまたはドレインの他方を示す。また、トランジスタの制御端子は、ゲートを示す。
［構成例］
まず、実施形態に係る半導体記憶装置の構成例について説明する。
図１は、実施形態に係る半導体記憶装置（ＤＲＡＭ）を含むメモリシステム１００を示す図である。
図１に示すように、メモリシステム１００は、プロセッサ１１０、ＤＲＡＭ１２０、およびＮＡＮＤフラッシュメモリ１３０を含む。
プロセッサ１１０は、メモリシステム１００全体の動作を制御する。プロセッサ１１０は、ＳＲＡＭ１１１を含む。ＳＲＡＭ１１１は、プロセッサ１１０内のバッファとして機能する。ＤＲＡＭ１２０は、プロセッサ１１０のワーキングメモリとして機能する。ＮＡＮＤフラッシュメモリ１３０は、ユーザデータを不揮発に記憶する。プロセッサ１１０、ＤＲＡＭ１２０、およびＮＡＮＤフラッシュメモリ１３０は、バスを介してホスト２００に電気的に接続される。
後述するように、本実施形態におけるＤＲＡＭ１２０は、データリテンションおよび動作速度を任意に設定できる。このため、ＤＲＡＭ１２０の一部は、ワーキングメモリだけでなく、ＳＲＡＭ１１１またはＮＡＮＤフラッシュメモリ１３０の代わりに用いられてもよい。
図２は、実施形態に係る半導体記憶装置を示す図である。
図２に示すように、ＤＲＡＭ１２０は、コントローラ１２１、ワード線制御回路１２２、ビット線制御回路１２３、およびメモリセルアレイ１２５を含む。
メモリセルアレイ１２５は、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂを含む。第１記憶領域１２５Ａと第２記憶領域１２５Ｂとでは、データリテンションが異なる。また、第１記憶領域１２５Ａと第２記憶領域１２５Ｂとでは、動作速度（例えば書き込み動作速度）が異なる。より具体的には、例えば、第１記憶領域１２５Ａのデータリテンションは第２記憶領域１２５Ｂのデータリテンションより高い。一方、第１記憶領域１２５Ａの動作速度は第２記憶領域１２５Ｂの動作速度より遅い。このため、例えば、第１記憶領域１２５Ａは、第２記憶領域１２５Ｂよりも重要性の高いデータを記憶する。
図３は、実施形態に係る半導体記憶装置におけるメモリセルアレイ１２５を示す図である。
図３に示すように、メモリセルアレイ１２５は、複数のビット線ＢＬ（ＢＬ０〜ＢＬｊ）、複数のワード線ＷＬ（ＷＬ０〜ＷＬｉ）、および複数のメモリセルＭＣを含む。
複数のビット線ＢＬ０〜ＢＬｊは、第１方向に延び、第１方向に交差する第２方向に並ぶ。複数のワード線ＷＬ０〜ＷＬｉは、第２方向に延び、第１方向に並ぶ。複数のメモリセルＭＣのそれぞれは、複数のビット線ＢＬ０〜ＢＬｊと複数のワード線ＷＬ０〜ＷＬｉとの各交差部に設けられる。すなわち、複数のメモリセルＭＣは、マトリクス状に配置される。
複数のメモリセルＭＣのそれぞれは、選択トランジスタＳＴとキャパシタＣを含む。選択トランジスタＳＴの第１端子は、複数のビット線ＢＬ０〜ＢＬｊのいずれかに電気的に接続される。選択トランジスタＳＴの制御端子は、複数のワード線ＷＬ０〜ＷＬｉのいずれかに電気的に接続される。選択トランジスタＳＴの第２端子は、キャパシタＣの第１端子に電気的に接続される。キャパシタＣの第２端子は、接地端子に電気的に接続される。
ここで、例えば、第１記憶領域１２５Ａは複数のワード線ＷＬ０〜ＷＬｋに電気的に接続される複数のメモリセルＭＣを含み、第２記憶領域１２５Ｂは複数のワード線ＷＬｋ＋１〜ＷＬｉに電気的に接続される複数のメモリセルＭＣを含む。すなわち、第１記憶領域１２５Ａと第２記憶領域１２５Ｂとは、ワード線単位（ここでは、複数のワード線ＷＬ０〜ＷＬｋと複数のワード線ＷＬｋ＋１〜ＷＬｉ）で分割される。
なお、第１記憶領域１２５Ａと第２記憶領域１２５Ｂとの分割は、上記に限らない。第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂのワード線ＷＬの本数はそれぞれ、任意である。また、第１記憶領域１２５Ａと第２記憶領域１２５Ｂとの２つに限らず、３つ以上に分割されてもよい。
図４は、実施形態に係る半導体記憶装置における選択トランジスタＳＴのゲート電圧と選択トランジスタＳＴのオフリーク電流との関係を示す図である。図５は、実施形態に係る半導体記憶装置におけるメモリセルＭＣのデータリテンションと選択トランジスタＳＴのオフリーク電流との関係を示す図である。
本例において、選択トランジスタＳＴのチャネルは、酸化物半導体を含む。酸化物半導体チャネルは、極低リーク特性を有する。すなわち、図４に示すように、選択トランジスタＳＴは、そのゲート電圧を小さくすればするほど、オフリーク電流は極めて小さくなる。選択トランジスタＳＴのオフリーク電流を小さくすることができれば、図５に示すように、メモリセルＭＣのデータリテンションを高くすることができる。したがって、本例では、スリープモード時の選択トランジスタＳＴのゲート電圧（オフ電圧）を小さくすることで、メモリセルＭＣのデータリテンションを高くすることができる。
コントローラ１２１は、ホスト２００からのコマンドにしたがって、ワード線制御回路１２２、およびビット線制御回路１２３の諸動作を制御する。コントローラ１２１は、キャッシュメモリ１２１Ａを含む。ホスト２００は、書き込み時に書き込みデータとともに書き込みデータのリテンション情報をコントローラ１２１に送信する。リテンション情報とは、書き込みデータの保持すべき期間を示す情報である。キャッシュメモリ１２１Ａは、ホスト２００からの書き込みデータおよびリテンション情報に基づいて、書き込みデータのアドレス情報、ワード線設定電圧情報、およびリフレッシュサイクル情報を記憶する。
ここで、書き込みデータのアドレス情報とは、書き込みデータのアドレスを示す情報であり、例えば書き込みデータが第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂのいずれに書き込まれるかを示す情報である。ワード線設定電圧情報とは、スリープモード時に第１記憶領域１２５Ａのワード線ＷＬ（ＷＬ〜ＷＬｋ）に供給される電圧および第２記憶領域１２５Ｂのワード線ＷＬ（ＷＬｋ＋１〜ＷＬｉ）に供給される電圧を示す情報である。また、リフレッシュサイクル情報とは、第１記憶領域１２５ＡのメモリセルＭＣに行われるリフレッシュの周期および第２記憶領域１２５ＢのメモリセルＭＣに行われるリフレッシュの周期を示す情報である。
スリープモード時にワード線ＷＬに供給される電圧により、メモリセルＭＣのデータリテンション（例えば１年）が決まる。そして、リフレッシュの周期は、メモリセルＭＣのデータリテンション以内（例えば半年）の周期に設定される。これにより、メモリセルＭＣのデータがほぼ不揮発（例えば半年）で保障される。
図２に示すように、ビット線制御回路１２３は、ビット線デコーダ１２３Ａおよびセンスアンプ１２３Ｂを含む。ビット線デコーダ１２３Ａは、コントローラ１２１の制御にしたがって、ビット線ＢＬを選択する。センスアンプ１２３Ｂは、選択されたビット線ＢＬの電圧に基づいて、メモリセルＭＣに記憶されたデータを検出する。また、センスアンプ１２３Ｂは、ビット線ＢＬを所定の電圧にプリチャージする。
図６は、実施形態に係る半導体記憶装置におけるワード線制御回路１２２を示す図である。
図６に示すように、ワード線制御回路１２２は、ワード線デコーダ１２２Ａ、ワード線ドライバ１２２Ｂ、および電圧シフトレギュレータ１２２Ｃを含む。
ワード線デコーダ１２２Ａは、コントローラ１２１の制御にしたがって、ワード線ＷＬを選択する。ワード線ドライバ１２２Ｂは、選択されたワード線ＷＬに所定の電圧を供給する。電圧シフトレギュレータ１２２Ｃは、電源電圧の電圧レベルをシフトさせ、ワード線ＷＬに供給される電圧範囲を調整する。
より具体的には、電圧シフトレギュレータ１２２Ｃは、キャッシュメモリ１２１Ａのアドレス情報およびワード線設定電圧情報に基づいて、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂに供給される電圧範囲を調整する。ワード線ドライバ１２２Ｂは、電圧シフトレギュレータ１２２Ｃによって調整された電圧をワード線ＷＬに供給する。ここでは、ワード線ドライバ１２２Ｂは、第１記憶領域１２５Ａのワード線ＷＬ０〜ＷＬｋに電圧Ｖ１〜Ｖ２を供給し、第２記憶領域１２５Ｂのワード線ＷＬｋ＋１〜ＷＬｉに電圧Ｖ１´〜Ｖ２´を供給する（Ｖ１´＞Ｖ１、Ｖ２´＞Ｖ２）。電圧Ｖ１は、例えば負電圧である。
すなわち、ワード線ドライバ１２２Ｂは、第１記憶領域１２５Ａのワード線ＷＬ０〜ＷＬｋに選択トランジスタＳＴのオン電圧として電圧Ｖ２を供給し、オフ電圧として電圧Ｖ１を供給する。一方、ワード線ドライバ１２２Ｂは、第２記憶領域１２５Ｂのワード線ＷＬｋ＋１〜ＷＬｉに選択トランジスタＳＴのオン電圧として電圧Ｖ２´を供給し、オフ電圧として電圧Ｖ１´を供給する。
なお、電圧Ｖ１〜Ｖ２と電圧Ｖ１´〜Ｖ２´とは、その電圧範囲が一定である（Ｖ２−Ｖ１＝Ｖ２´−Ｖ１´）。したがって、書き込みデータのデータリテンションを優先する場合に電圧範囲が低く設定され、書き込みデータの書き込み速度を優先する場合に電圧範囲が高く設定される。
［動作シーケンス例］
次に、実施形態に係る半導体記憶装置の動作シーケンス例について説明する。
図７は、実施形態に係る半導体記憶装置の動作シーケンスを示す図である。
ここでは、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂにおいて、書き込み動作が行われ、その後、スリープモードとなるシーケンスを示している。リフレッシュは、スリープモード時に定期的に行われる。ここで、スリープモードとは、書き込み、読み出し、および消去等の諸動作以外のデータを保持する期間であって、システム内の電力がオフしている期間を示す。また、第１記憶領域１２５Ａでは、リフレッシュが周期Ｔ１で行われた後、データの書き換え（２回目の書き込み動作）とともに周期Ｔ３（＞Ｔ１）に動的に変更される。一方、第２記憶領域１２５Ｂでは、リフレッシュが周期Ｔ２（＜Ｔ１）で行われた後、データの書き換えとともに周期Ｔ１に動的に変更される。以下に、動作シーケンスについて詳説する。
まず、図７に示すように、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂにおいて、書き込み動作が行われる。この書き込み動作は、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂのいずれにもホスト２００からのデータが書き込まれる例である。このとき、まず、ホスト２００は、コントローラ１２１に書き込みデータとともにリテンション情報を送信する。コントローラ１２１は、ホスト２００からの書き込みデータに基づいて、その書き込みデータのアドレス情報を設定してキャッシュメモリ１２１Ａにアドレス情報を記憶する。また、コントローラ１２１は、ホスト２００からのリテンション情報に基づいて、ワード線設定電圧情報およびリフレッシュサイクル情報を設定してキャッシュメモリ１２１Ａにワード線設定電圧情報およびリフレッシュサイクル情報を記憶する。
ここでは、ワード線設定電圧情報として、スリープモード時に第１記憶領域１２５Ａのワード線ＷＬに供給される電圧（オフ電圧）Ｖ１、スリープモード時に第２記憶領域１２５Ｂのワード線ＷＬに供給される（オフ電圧）電圧Ｖ１´が記憶される。また、リフレッシュサイクル情報として、第１記憶領域１２５ＡのメモリセルＭＣへのリフレッシュの周期Ｔ１、および第２記憶領域１２５ＢのメモリセルＭＣへのリフレッシュの周期Ｔ２が記憶される。
また、選択トランジスタのオフ電圧を電圧Ｖ１，Ｖ１´に設定することで、書き込み動作時に第１記憶領域１２５Ａのワード線ＷＬに供給される電圧（オン電圧）Ｖ２、および書き込み動作時に第２記憶領域１２５Ｂのワード線ＷＬに供給される電圧（オン電圧）Ｖ２´が設定される。すなわち、第１記憶領域１２５Ａのワード線ＷＬには諸動作において電圧Ｖ１〜Ｖ２が供給され得、第２記憶領域１２５Ｂのワード線ＷＬには諸動作において電圧Ｖ１´〜Ｖ２´が供給され得る。
なお、ビット線ＢＬ０〜ＢＬｊには、諸動作において所定の電圧が順に供給されるが、以下の説明では省略している。
図８は、実施形態に係る半導体記憶装置における第１記憶領域１２５Ａの書き込み動作を示す図である。図９は、実施形態に係る半導体記憶装置における第２記憶領域１２５Ｂの書き込み動作を示す図である。図８ではワード線ＷＬ０に電気的に接続されたメモリセルＭＣへの書き込みを示し、図９ではワード線ＷＬｋ＋１に電気的に接続されたメモリセルＭＣへの書き込みを示している。
図８に示すように、第１記憶領域１２５Ａへのデータ書き込み時、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第１記憶領域１２５Ａの選択ワード線ＷＬ０に電圧Ｖ２を供給する。また、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第１記憶領域１２５Ａの非選択ワード線ＷＬ１〜ＷＬｋに電圧Ｖ１を供給する。また、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第２記憶領域１２５Ｂの非選択ワード線ＷＬｋ＋１〜ＷＬｉに電圧Ｖ１´を供給する。これにより、選択ワード線ＷＬ０に電気的に接続された選択トランジスタＳＴがオンし、オンした選択トランジスタＳＴを含むメモリセルＭＣに書き込みが行われる。一方、非選択ワード線ＷＬ１〜ＷＬｉに電気的に接続された選択トランジスタＳＴがオフする。
図９に示すように、第２記憶領域１２５Ｂへのデータ書き込み時、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第２記憶領域１２５Ｂの選択ワード線ＷＬｋ＋１に電圧Ｖ２´を供給する。また、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第２記憶領域１２５Ｂの非選択ワード線ＷＬｋ＋２〜ＷＬｉに電圧Ｖ１´を供給する。また、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第１記憶領域１２５Ａの非選択ワード線ＷＬ０〜ＷＬｋに電圧Ｖ１を供給する。これにより、選択ワード線ＷＬｋ＋１に電気的に接続された選択トランジスタＳＴがオンし、オンした選択トランジスタＳＴを含むメモリセルＭＣに書き込みが行われる。一方、非選択ワード線ＷＬ０〜ＷＬｋ，ＷＬｋ＋２〜ＷＬｉに電気的に接続された選択トランジスタＳＴがオフする。
ここで、第１記憶領域１２５Ａの書き込み時の電圧Ｖ２よりも第２記憶領域１２５Ｂの書き込み時の電圧Ｖ２´のほうが大きい。このため、第１記憶領域１２５Ａへの書き込み動作速度よりも第２記憶領域１２５Ｂへの書き込み動作速度のほうが速い。
次に、図７に示すように、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂが、スリープモードとなる。
図１０は、実施形態に係る半導体記憶装置における第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂのスリープモードを示す図である。
図１０に示すように、スリープモード時において、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第１記憶領域１２５Ａのワード線ＷＬ０〜ＷＬｋに電圧Ｖ１を供給する。一方、スリープモード時において、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第２記憶領域１２５Ｂのワード線ＷＬｋ＋１〜ＷＬｉに電圧Ｖ１´を供給する。これにより、全てのワード線ＷＬ０〜ＷＬｉに電気的に接続された選択トランジスタＳＴがオフする。
ここで、第１記憶領域１２５Ａのスリープモード時の電圧Ｖ１よりも第２記憶領域１２５Ｂのスリープモード時の電圧Ｖ１´のほうが大きい。このため、第１記憶領域１２５ＡのメモリセルＭＣからのオフリーク電流よりも第２記憶領域１２５ＢのメモリセルＭＣからのオフリーク電流のほうが大きい。すなわち、第２記憶領域１２５Ｂのデータリテンションよりも第１記憶領域１２５Ａのデータリテンションのほうが高い。
したがって、図７に示すように、スリープモード時において、第１記憶領域１２５Ａではリフレッシュサイクル情報に基づいて周期Ｔ１でリフレッシュが行われ、第２記憶領域１２５Ｂではリフレッシュサイクル情報に基づいて周期Ｔ２でリフレッシュが行われる。
図１１は、実施形態に係る半導体記憶装置における第１記憶領域１２５Ａのリフレッシュを示す図である。
図１１に示すように、第１記憶領域１２５Ａのリフレッシュ時、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第１記憶領域１２５Ａのワード線ＷＬ０〜ＷＬｋに電圧Ｖ２を順に供給する。これにより、ワード線ＷＬ０〜ＷＬｋに電気的に接続された選択トランジスタＳＴが順にオンし、オンした選択トランジスタＳＴを含むメモリセルＭＣにリフレッシュが行われる。また、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第２記憶領域１２５Ｂのワード線ＷＬｋ＋１〜ＷＬｉに電圧Ｖ１´を供給する。これにより、ワード線ＷＬｋ＋１〜ＷＬｉに電気的に接続された選択トランジスタＳＴがオフする。
図１２は、実施形態に係る半導体記憶装置における第２記憶領域１２５Ｂのリフレッシュを示す図である。
図１２に示すように、第２記憶領域１２５Ｂのリフレッシュ時、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第２記憶領域１２５Ｂのワード線ＷＬｋ＋１〜ＷＬｉに電圧Ｖ２´を順に供給する。これにより、ワード線ＷＬｋ＋１〜ＷＬｉに電気的に接続された選択トランジスタＳＴが順にオンし、オンした選択トランジスタＳＴを含むメモリセルＭＣにリフレッシュが行われる。また、ワード線制御回路１２２は、ワード線設定電圧情報に基づいて第１記憶領域１２５Ａのワード線ＷＬ０〜ＷＬｋに電圧Ｖ１を供給する。これにより、ワード線ＷＬ０〜ＷＬｋに電気的に接続された選択トランジスタＳＴがオフする。
その後、図７に示すように、第１記憶領域１２５Ａおよび第２記憶領域１２５Ｂにおいて、２回目の書き込み動作が行われる。この書き込み動作は、第１記憶領域１２５Ａのみにホスト２００からのデータが書き込まれる例である。このとき、まず、ホスト２００は、コントローラ１２１に書き込みデータとともにリテンション情報を送信する。一方、先に書き込まれていた第１記憶領域１２５Ａのデータは、第２記憶領域１２５Ｂに書き直される。コントローラ１２１は、ホスト２００からの書き込みデータに基づいて、その書き込みデータのアドレス情報を再設定してキャッシュメモリ１２１Ａにアドレス情報を記憶する。また、コントローラ１２１は、ホスト２００からのリテンション情報に基づいて、ワード線設定電圧情報およびリフレッシュサイクル情報を再設定してキャッシュメモリ１２１Ａにワード線設定電圧情報およびリフレッシュサイクル情報を記憶する。
このとき、ホスト２００からのリテンション情報がない場合であっても、すでに記憶されているキャッシュメモリ１２１Ａの情報に基づいて、アドレス情報、ワード線設定電圧情報およびリフレッシュサイクル情報が再設定される。
ここでは、ワード線設定電圧情報として、スリープモード時に第１記憶領域１２５Ａのワード線ＷＬに供給される電圧（オフ電圧）Ｖ３（＜Ｖ１）、スリープモード時に第２記憶領域１２５Ｂのワード線ＷＬに供給される電圧（オフ電圧）Ｖ１が記憶される。また、リフレッシュサイクル情報として、第１記憶領域１２５ＡのメモリセルＭＣへのリフレッシュの周期Ｔ３（＞Ｔ１）、および第２記憶領域１２５ＢのメモリセルＭＣへのリフレッシュの周期Ｔ１が記憶される。
また、選択トランジスタＳＴのオフ電圧を電圧Ｖ３，Ｖ１に設定することで、書き込み動作時に第１記憶領域１２５Ａのワード線ＷＬに供給される電圧（オン電圧）Ｖ４（＜Ｖ２）、および書き込み動作時に第２記憶領域１２５Ｂのワード線ＷＬに供給される電圧（オン電圧）Ｖ２が設定される。すなわち、第１記憶領域１２５Ａのワード線ＷＬには諸動作において電圧Ｖ３〜Ｖ４が供給され得、第２記憶領域１２５Ｂのワード線ＷＬには諸動作において電圧Ｖ１〜Ｖ２が供給され得る。
その後、第１記憶領域１２５Ａでは、書き込み時に選択ワード線ＷＬに電圧Ｖ４が供給され、非選択ワード線ＷＬに電圧Ｖ３が供給される。また、第１記憶領域１２５Ａでは、スリープモード時に周期Ｔ３でリフレッシュが行われる。また、第１記憶領域１２５Ａでは、スリープモード時にワード線ＷＬに電圧Ｖ３が供給される。また、第１記憶領域１２５Ａでは、リフレッシュ時にワード線ＷＬに電圧Ｖ４が順に供給される。
一方、第２記憶領域１２５Ｂでは、先に第１記憶領域１２５Ａに書き込まれたデータが書き直されているため、先の第１記憶領域１２５Ａと同様の動作が行われる。
［効果］
上記実施形態によれば、コントローラ１２１は、キャッシュメモリ１２１Ａを含む。キャッシュメモリ１２１Ａは、ホスト２００からの書き込みデータおよびリテンション情報に基づいて、書き込みデータのアドレス情報、ワード線設定電圧情報、およびリフレッシュサイクル情報を記憶する。これらの情報に基づいて、各記憶領域のリフレッシュ時のワード線の電圧およびリフレッシュサイクルを設定することができる。これにより、各記憶領域において、データリテンションをそれぞれ任意に設定することができる。
また、各記憶領域のリフレッシュ時のワード線の電圧（オフ電圧）に伴って、各記憶領域の書き込み時の選択ワード線の電圧（オン電圧）も設定することができる。これにより、各記憶領域において、書き込み動作速度をそれぞれ任意に設定することができる。
上述したように、ＤＲＡＭ１２０の各記憶領域のデータリテンションおよび書き込み動作速度を任意に設定することで、メモリシステム１００の広範囲のメモリとしてＤＲＡＭ１２０を用いることができる。すなわち、ＮＡＮＤフラッシュメモリ１３０およびＳＲＡＭ１１１の代わりに、ＤＲＡＭ１２０が用いられ得る。これにより、メモリシステム１００におけるメモリ階層構造を単純化することができ、メモリシステム１００のコスト低減を図ることができる。また、メモリシステム１００におけるデータリテンションの異なるメモリ間でのデータ転送に伴うオーバヘッドを最小限にすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を実行することができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＳＴ…選択トランジスタ、Ｃ…キャパシタ、ＭＣ…メモリセル、ＷＬ…ワード線、１２１…コントローラ、１２２…ワード線制御回路。

Claims (15)

  1. 第１トランジスタと第１キャパシタとを含む第１メモリセルと、
    第２トランジスタと第２キャパシタとを含む第２メモリセルと、
    前記第１トランジスタに電気的に接続される第１ワード線と、
    前記第２トランジスタに電気的に接続される第２ワード線と、
    スリープモード時において、前記第１ワード線に第１電圧を供給し、かつ前記第２ワード線に前記第１電圧と異なる第２電圧を供給する第１回路と、
    を具備し、
    前記第１回路は、書き込み時において、前記第１メモリセルが書き込み対象の場合に前記第１ワード線に第３電圧を供給し、かつ前記第２メモリセルが書き込み対象の場合に前記第２ワード線に前記第３電圧と異なる第４電圧を供給する、半導体記憶装置。
  2. スリープモード時において前記第１ワード線に供給される第１電圧情報、およびスリープモード時において前記第２ワード線に供給される第２電圧情報を記憶するコントローラをさらに具備する請求項１の半導体記憶装置。
  3. 前記コントローラは、前記第１メモリセルの第１リフレッシュサイクル情報、および前記第２メモリセルの第２リフレッシュサイクル情報を記憶する請求項２の半導体記憶装置。
  4. 前記第１回路は、前記第１リフレッシュサイクル情報に基づいて前記第１メモリセルに対して第１周期でリフレッシュを行い、かつ前記第２リフレッシュサイクル情報に基づいて前記第２メモリセルに対して前記第１周期とは異なる第２周期でリフレッシュを行う請求項３の半導体記憶装置。
  5. 前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１電圧情報および前記第２電圧情報を設定して記憶する請求項２の半導体記憶装置。
  6. 前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１リフレッシュサイクル情報および前記第２リフレッシュサイクル情報を設定して記憶する請求項３の半導体記憶装置。
  7. 第１トランジスタと第１キャパシタとを含む第１メモリセルと、
    第２トランジスタと第２キャパシタとを含む第２メモリセルと、
    前記第１トランジスタに電気的に接続される第１ワード線と、
    前記第２トランジスタに電気的に接続される第２ワード線と、
    前記第１ワード線に第１範囲の電圧を供給し、かつ前記第２ワード線に前記第１範囲と異なる第２範囲の電圧を供給する第１回路と、
    スリープモード時において前記第１ワード線に供給される第１電圧情報、およびスリープモード時において前記第２ワード線に供給される第２電圧情報を記憶するコントローラと、
    を具備し、
    前記第１回路は、書き込み時において、前記第１メモリセルが書き込み対象の場合に前記第１ワード線に第３電圧を供給し、かつ前記第２メモリセルが書き込み対象の場合に前記第２ワード線に前記第３電圧と異なる第４電圧を供給する、半導体記憶装置。
  8. 前記コントローラは、前記第１メモリセルの第１リフレッシュサイクル情報、および前記第２メモリセルの第２リフレッシュサイクル情報を記憶する請求項７の半導体記憶装置。
  9. 前記第１回路は、前記第１リフレッシュサイクル情報に基づいて前記第１メモリセルに対して第１周期でリフレッシュを行い、かつ前記第２リフレッシュサイクル情報に基づいて前記第２メモリセルに対して前記第１周期とは異なる第２周期でリフレッシュを行う請求項８の半導体記憶装置。
  10. 前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１電圧情報および前記第２電圧情報を設定して記憶する請求項７の半導体記憶装置。
  11. 前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１リフレッシュサイクル情報および前記第２リフレッシュサイクル情報を設定して記憶する請求項８の半導体記憶装置。
  12. 第１トランジスタと第１キャパシタとを含む第１メモリセルと、
    第２トランジスタと第２キャパシタとを含む第２メモリセルと、
    前記第１トランジスタに電気的に接続される第１ワード線と、
    前記第２トランジスタに電気的に接続される第２ワード線と、
    スリープモード時において、前記第１ワード線に第１電圧を供給し、かつ前記第２ワード線に前記第１電圧と異なる第２電圧を供給する第１回路と、
    スリープモード時において前記第１ワード線に供給される第１電圧情報、およびスリープモード時において前記第２ワード線に供給される第２電圧情報を記憶するコントローラと、
    を具備し、
    前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１電圧情報および前記第２電圧情報を設定して記憶する、半導体記憶装置。
  13. 第１トランジスタと第１キャパシタとを含む第１メモリセルと、
    第２トランジスタと第２キャパシタとを含む第２メモリセルと、
    前記第１トランジスタに電気的に接続される第１ワード線と、
    前記第２トランジスタに電気的に接続される第２ワード線と、
    スリープモード時において、前記第１ワード線に第１電圧を供給し、かつ前記第２ワード線に前記第１電圧と異なる第２電圧を供給する第１回路と、
    スリープモード時において前記第１ワード線に供給される第１電圧情報、およびスリープモード時において前記第２ワード線に供給される第２電圧情報を記憶するコントローラと、
    を具備し、
    前記コントローラは、前記第１メモリセルの第１リフレッシュサイクル情報、および前記第２メモリセルの第２リフレッシュサイクル情報を記憶し、
    前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１リフレッシュサイクル情報および前記第２リフレッシュサイクル情報を設定して記憶する、半導体記憶装置。
  14. 第１トランジスタと第１キャパシタとを含む第１メモリセルと、
    第２トランジスタと第２キャパシタとを含む第２メモリセルと、
    前記第１トランジスタに電気的に接続される第１ワード線と、
    前記第２トランジスタに電気的に接続される第２ワード線と、
    前記第１ワード線に第１範囲の電圧を供給し、かつ前記第２ワード線に前記第１範囲と異なる第２範囲の電圧を供給する第１回路と、
    スリープモード時において前記第１ワード線に供給される第１電圧情報、およびスリープモード時において前記第２ワード線に供給される第２電圧情報を記憶するコントローラと、
    を具備し、
    前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１電圧情報および前記第２電圧情報を設定して記憶する、半導体記憶装置。
  15. 第１トランジスタと第１キャパシタとを含む第１メモリセルと、
    第２トランジスタと第２キャパシタとを含む第２メモリセルと、
    前記第１トランジスタに電気的に接続される第１ワード線と、
    前記第２トランジスタに電気的に接続される第２ワード線と、
    前記第１ワード線に第１範囲の電圧を供給し、かつ前記第２ワード線に前記第１範囲と異なる第２範囲の電圧を供給する第１回路と、
    スリープモード時において前記第１ワード線に供給される第１電圧情報、およびスリープモード時において前記第２ワード線に供給される第２電圧情報を記憶するコントローラと、
    を具備し、
    前記コントローラは、前記第１メモリセルの第１リフレッシュサイクル情報、および前記第２メモリセルの第２リフレッシュサイクル情報を記憶し、
    前記コントローラは、書き込み時において、外部からの書き込みデータと前記書き込みデータのリテンション情報とに基づいて、前記第１リフレッシュサイクル情報および前記第２リフレッシュサイクル情報を設定して記憶する、半導体記憶装置。
JP2017052652A 2017-03-17 2017-03-17 半導体記憶装置 Active JP6746522B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017052652A JP6746522B2 (ja) 2017-03-17 2017-03-17 半導体記憶装置
TW107107247A TWI659420B (zh) 2017-03-17 2018-03-05 半導體記憶體裝置
US15/916,427 US10332581B2 (en) 2017-03-17 2018-03-09 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017052652A JP6746522B2 (ja) 2017-03-17 2017-03-17 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2018156707A JP2018156707A (ja) 2018-10-04
JP6746522B2 true JP6746522B2 (ja) 2020-08-26

Family

ID=63520209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017052652A Active JP6746522B2 (ja) 2017-03-17 2017-03-17 半導体記憶装置

Country Status (3)

Country Link
US (1) US10332581B2 (ja)
JP (1) JP6746522B2 (ja)
TW (1) TWI659420B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726544B2 (en) 2020-07-03 2023-08-15 Mediatek Inc. Dynamic agent for multiple operators optimization
US20220004399A1 (en) * 2020-07-03 2022-01-06 Mediatek Inc. Dynamic loading neural network inference at dram/on-bus sram/serial flash for power optimization
JP2022064497A (ja) 2020-10-14 2022-04-26 キオクシア株式会社 メモリシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234365B1 (ko) * 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
CN1357890A (zh) * 2000-12-05 2002-07-10 简篇 动态随机存取存储器结构及操作方法
US7002874B1 (en) * 2005-03-16 2006-02-21 United Memories, Inc. Dual word line mode for DRAMs
US7313033B2 (en) * 2005-09-28 2007-12-25 Infineon Technologies Ag Random access memory including first and second voltage sources
JP2007141286A (ja) 2005-11-15 2007-06-07 Nec Electronics Corp 半導体集積回路装置及びその制御方法
US20080285367A1 (en) * 2007-05-18 2008-11-20 Chang Ho Jung Method and apparatus for reducing leakage current in memory arrays
KR20210138135A (ko) 2009-12-25 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8958263B2 (en) 2011-06-10 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102111738B1 (ko) * 2013-06-05 2020-05-15 삼성전자주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
TWM485348U (zh) * 2014-04-18 2014-09-01 jia-cheng Zhang 汽機車燈具改良結構
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP6517720B2 (ja) 2016-03-16 2019-05-22 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US10332581B2 (en) 2019-06-25
TWI659420B (zh) 2019-05-11
US20180268893A1 (en) 2018-09-20
TW201835918A (zh) 2018-10-01
JP2018156707A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
US10559362B2 (en) Non-volatile memory device and a read method thereof
US7599208B2 (en) Nonvolatile ferroelectric memory device and refresh method thereof
US8743587B2 (en) Semiconductor memory device
KR101155451B1 (ko) Ｄｒａｍ 보안 소거
US10453549B2 (en) Memory device including virtual fail generator and memory cell repair method thereof
JP2009205757A (ja) 強誘電体メモリ装置
KR20100054985A (ko) 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
JP2002170387A (ja) 高電圧発生器を有する半導体装置及びその高電圧供給方法
JP6746522B2 (ja) 半導体記憶装置
KR20190054812A (ko) 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치
US11735260B2 (en) Semiconductor memory device
KR101326361B1 (ko) 메모리
CN115995248A (zh) 存储装置及操作其的方法
US7675767B2 (en) Semiconductor memory device for achieving high reliability without increasing process complexity and cost
KR20090075063A (ko) 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
CN112908382B (zh) 具有软着陆的子字线驱动器
US7038943B2 (en) Memory array having 2T memory cells
US9361983B2 (en) Semiconductor device and method of refresh thereof
US10269406B2 (en) Adaptive refreshing and read voltage control scheme for a memory device such as an FeDRAM
US9263127B1 (en) Memory with specific driving mechanism applied on source line
JP2008041157A (ja) メモリセル及び不揮発性記憶装置
JP4408057B2 (ja) 記憶装置及び半導体装置
US20230221871A1 (en) Memory device and operating method thereof
JP2015191676A (ja) 半導体装置
KR20230108676A (ko) 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200805

R150 Certificate of patent or registration of utility model

Ref document number: 6746522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150