CN105989870B - 存储器件和包括存储器件的存储系统 - Google Patents

存储器件和包括存储器件的存储系统 Download PDF

Info

Publication number
CN105989870B
CN105989870B CN201510071279.7A CN201510071279A CN105989870B CN 105989870 B CN105989870 B CN 105989870B CN 201510071279 A CN201510071279 A CN 201510071279A CN 105989870 B CN105989870 B CN 105989870B
Authority
CN
China
Prior art keywords
refresh
refreshed
memory
refresh operation
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510071279.7A
Other languages
English (en)
Other versions
CN105989870A (zh
Inventor
林禹日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105989870A publication Critical patent/CN105989870A/zh
Application granted granted Critical
Publication of CN105989870B publication Critical patent/CN105989870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器件包括：多个存储块；地址计数器，其适于产生用于正常刷新操作且当刷新了所有的存储块时被改变的计数地址；目标地址发生器，其适于产生用于目标刷新操作的目标地址，其中，所述目标地址对应于在所述存储块中的要另外刷新的字线的地址；以及刷新控制器，其适于基于所述刷新命令，控制所述存储块在第一正常刷新操作期间在不同的时间进行刷新；控制所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块经由所述目标刷新操作来刷新；以及控制在所述第一正常刷新操作中首先刷新的存储块在第二正常刷新操作期间被最后刷新。

Description

存储器件和包括存储器件的存储系统
相关申请的交叉引用
本申请要求2014年8月22日提交的申请号为10-2014-0109423的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及存储器件和包括所述存储器件的存储系统。
背景技术
存储器件包括多个存储器单元。存储器单元可以包括：晶体管，其用作开关；以及电容器，其用于储存对应于数据的电荷。储存在存储器单元的电容器中的数据根据储存在电容器中的电荷量来确定。当电荷大时，对应存储器单元被确定为储存高数据(逻辑1)。当对电荷进行了放电时，对应存储器单元被确定为储存低数据(逻辑0)。
由于数据以电容器中电荷的形式来保持，所以原则上不消耗功率。然而，由于初始电荷流失至经由MOS晶体管的PN结等的泄漏电流，所以数据可能丢失。为了防止这样的数据丢失，要在数据丢失之前读取储存在存储器单元中的数据，并且要根据读取信息对电容器再次充电。被称为刷新操作的这样的再次充电操作需要定期性地重复以保持数据。
每当刷新命令从存储器控制器输入至存储器件时，就执行刷新操作。考虑到存储器件的数据保持时间，在每个预定时刻存储器控制器向存储器输入刷新命令。数据保持时间可以指示在无刷新操作的情况下，存储器单元的数据可以保持的时间。由于包括在存储器件中的存储器单元被设计成具有等于或大于预定参考时间的数据保持时间，所以可考虑参考时间来确定刷新操作之间的间隔。
然而，当一些存储器单元具有小于参考时间的数据保持时间时，由于外部因素或内部因素的原因，存储器单元的数据可能会变差或丢失。内部因素包括存储器单元缺陷。内部因素的实例包括存储器单元的具有相对低电容的电容器或具有大量泄漏电流的晶体管。此外，外部因素包括相邻字线的激活-预充电操作的影响。
图1图示了包括在存储器件中的单元阵列。在图1中，“BL”表示位线。
参见图1，WLK-1、WLK和WLK+1表示三个依次并列布置的字线，具有ATTACK_WL的WLK表示激活数或激活频率高的高激活字线或激活时间长的高激活字线。WLK-1和WLK+1表示与高激活字线WLK相邻布置的相邻字线。此外，CELL_K-1、CELL_K和CELL_K+1表示分别耦接至字线WLK-1、WLK和WLK+1的存储器单元。存储器单元CELL_K-1、CELL_K和CELL_K+1分别包括单元晶体管TR_K-1、TR_K和TR_K+1和单元电容器CAP_K-1、CAP_K和CAP_K+1。
在图1中，当字线WLK被激活很多次，或者高频率地激活或长时间激活时，字线WLK的电压会被频繁触发，或长时间维持在高电压，从而由于高激活字线WLK与相邻字线WLK-1和WLK+1之间的耦接的原因影响了储存在耦接至相邻字线WLK-1和WLK+1的存储器单元CELL_K-1和CELL_K+1中的数据。这样的影响会降低数据保持时间。
发明内容
各种实施例针对一种能够改变多个存储块在正常刷新操作期间刷新的次序从而降低执行正常刷新操作和目标刷新操作所需的时间的存储器件，以及包括所述存储器件的存储系统。
另外，各种实施例针对一种能够经由目标刷新操作减少故障的存储器件和包括所述存储器件的存储系统。
在本发明的一个实施例中，一种存储器件可以包括：多个存储块；地址计数器，其适于产生用于正常刷新操作且当刷新了所有的存储块时被改变的计数地址；目标地址发生器，其适于产生用于目标刷新操作的目标地址，其中，所述目标地址对应于所述存储块中的要另外刷新的字线的地址；以及刷新控制器，其适于基于所述刷新命令,控制所述存储块在第一正常刷新操作期间在不同的时间进行刷新；控制所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块经由所述目标刷新操作被刷新；以及控制在所述第一正常刷新操作中首先刷新的存储块在第二正常刷新操作期间被最后刷新。
在本发明的一个实施例中，一种存储器件可以包括：第一存储块至第N存储块；以及刷新控制器，其适于基于所述刷新命令，控制所述第一存储块至所述第N存储块在第一正常刷新操作中以特定次序刷新；控制所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块经由目标刷新操作刷新；以及控制所述第一存储块至所述第N存储块在第二正常刷新操作中以与所述特定次序相反的次序刷新。
在本发明的一个实施例中，一种存储系统可以包括：存储器件，其包括多个存储块且适于基于所述刷新命令：在第一正常刷新操作期间在不同的时间刷新所述存储块；经由目标刷新操作刷新所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块；以及在第二正常刷新操作期间刷新所述存储块，使得在所述第一正常刷新操作中首先刷新的存储块被最后刷新；以及存储器控制器，其适于将所述刷新命令定期地施加至所述存储器件。
在本发明的一个实施例中，一种具有多个存储块的存储器件的操作方法，所述方法可以包括：在第一正常刷新期间以特定次序在不同的时间刷新所述存储块；经由目标刷新操作刷新所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块；以及在第二正常刷新操作期间以与所述特定次序相反的次序刷新所述存储块，使得在所述第一正常刷新操作中首先刷新的存储块被最后刷新。
附图说明
图1是图示包括在存储器件中的单元阵列的示图；
图2是用于解释高级刷新(AR)操作的示图；
图3是用于解释目标刷新(TR)操作的示图；
图4A和图4B是用于解释当一起执行AR操作和TR操作时存储器件的操作的示图；
图5是图示根据本发明的一个实施例的存储器件的框图；
图6是用于解释在图5中所示的存储器件的刷新操作的时序图；
图7是在图5中所示的刷新控制器的详细示图；
图8是图示根据本发明的一个实施例的存储系统的框图。
具体实施方式
以下将参照附图更详细地描述各种实施例。然而，本发明可以以不同形式体现，且不应当被解释为限于本文所列实施例。更确切地，提供了这些实施例，使得本公开将充分而完整，且将向本领域的技术人员全面地传达本发明的范围。在本公开中，相同的附图标记表示本发明的各种附图和实施例中的相同部分。
在本说明书中还应当注意，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要在句中未特意提及，单数形式可以包括复数形式。应该容易理解的是，本公开中的“上”和“之上”的含义应该以最宽泛的方式来解释，使得“上”不仅表示“直接在…上”，还表示在它们之间具有(多个)中间特征或(多个)层的情况，“之上”不仅意味着在直接在某物的顶部上，还意味着以与某物的顶部之间存在(多个)中间特征或(多个)层的方式的在某物的顶部之上。当第一层被称为在第二层“上”或衬底“上”时，其不仅表示第一层直接形成在第二层上或直接形成在衬底上，还表示在第一层和第二层之间或在第一层和衬底之间存在第三层的情况。
图2是用于解释高级刷新(AR)操作的示图。在图2中，附图标记210表示通用刷新操作，而附图标记220表示AR操作。图2图示了包括四个存储块BK0至BK3的存储器件的刷新操作，以及刷新信号REF_BK0至REF_BK3可以表示对应存储块被刷新(即，激活-预充电)。
在通用刷新操作210的情况下，每当输入刷新命令时，就可以执行一个刷新操作。当刷新信号REF_BK0至REF_BK3被激活一次时，它可以指示响应于一个刷新命令而执行一个刷新操作。另一方面，在AR操作220的情况下，每当输入刷新命令时，可以执行两次刷新操作。在每当输入刷新命令221或222时刷新信号REF_BK0至REF_BK3被激活两次时，它可以指示响应于一个刷新命令221或222而执行两个刷新操作。
图2图示了每当输入刷新命令时，经由通用刷新操作210对刷新目标块的一个字线进行刷新，而经由AR操作220对刷新目标块的两个字线进行刷新。照此，AR操作可以增加刷新操作数(或减少刷新操作的间隔)，因而即使当存储器单元的数据保持时间降低时也保持存储器单元的数据。
参见图2，刷新信号REF_BK0至REF_BK3可以被激活成在它们之间存在微小的时间差，以便降低由刷新操作引起的峰值电流。这样的刷新方案可以被称为堆叠的刷新方案(piled refresh scheme)。在图2中，由于刷新信号被激活四次，所以刷新方案可以被称为四堆叠刷新方案。
仅供参考，虽然图2图示了平均刷新操作数是每一个刷新命令REF两个的情况，但每一个刷新命令REF的平均刷新操作数可以根据设计而不同。例如，当在第一次、第二次和第三次输入刷新命令REF时执行一个刷新操作时，以及当在第四次输入刷新命令REF时执行两次刷新操作时，每一个刷新命令REF的平均刷新操作数可以被设置成1.25(5/4:在四次输入刷新命令时执行五个刷新操作)。
图3是用于解释目标刷新(TR)操作的示图。图3图示了包括在块中的多个字线WL0至WLN。
参见图3，在不是目标刷新操作的刷新操作(在下文中，被称为正常刷新操作)期间，每当输入刷新命令时，就可以刷新一个或更多个字线，并且字线WL0至WLN可以沿着箭头301所指示的方向顺序刷新。此外，在针对字线WLN的刷新操作完成之后，可以从字线WL0再次顺序刷新字线。
在目标刷新操作的情况下，可以根据如附图标记302或303所指示的预设条件来刷新选中字线，而与是否执行正常刷新操作无关。这时，目标刷新的字线可以包括需要另外刷新的字线，这是因为它难以仅经由正常刷新操作而保持数据。因而，在目标刷新操作的情况下，要刷新的字线不是连续的，但是每当输入刷新命令时可以刷新不同的字线。
当目标刷新操作用来解决参照图1描述的问题时，图1的字线WLK可以根据预设条件来检测，检测结果可以用来产生目标地址，并且目标地址可以用来刷新字线WLK-1和WLK+1。
图4A和图4B是用于解释当高级刷新和目标刷新操作一起执行时存储器件的操作的示图。
参见图4A，存储器件可以包括地址计数器410、目标地址发生器420、刷新控制器430和存储块BK0至BK3，存储块BK0至BK3中的每个包括多个字线WL0至WLN。图4B是图示存储器件的操作的波形图。在图4B中，REF1_BK0至REF1_BK3可以表示对应存储块BK0至BK3的正常刷新操作，以及REF2_BK0至REF2_BK3可以表示对应存储块BK0至BK3的目标刷新操作。
每当如附图标记401至404所示输入刷新命令REF时，刷新控制器430可以经由正常刷新操作NR1和NR2控制存储块BK0至BK3刷新两次，并且每当如附图标记401至404所示输入刷新命令REF时，经由目标刷新操作TR1和TR2控制存储块BK0至BK3一个接一个地顺序刷新。刷新控制器430可以在第一次输入刷新命令REF(如附图标记401所示)时控制存储块BK0被目标刷新，当第二次输入刷新命令REF(如附图标记402所示)时控制存储块BK1被目标刷新，当第三次输入刷新命令REF(如附图标记403所示)时控制存储块BK2被目标刷新，以及当第四次输入刷新命令REF(如附图标记404所示)时，控制存储块BK3被目标刷新。
用于在正常刷新操作NR1和NR2中选择字线的地址可以包括由地址计数器410产生的计数地址CA，以及用于在目标刷新操作TR1和TR2中选择字线的地址可以包括目标地址发生器420产生的目标地址TA0至TA3。
每当所有的存储块BK0至BK3都完全刷新时，地址计数器410可以将计数地址CA的值加1，使得在存储块BK0至BK3的每个中顺序地刷新字线。为了每当所有存储块BK0至BK3都完全刷新时更新计数地址CA，每当刷新信号REF1_BK3如附图标记405至408所示被去激活时，地址计数器410可以将计数地址CA的值加一。信号REF1_BK3可以用来控制在存储块之中最后刷新(即，刷新的最末一个)的存储块BK3的刷新操作。此外，当地址的值加一时，它可以指示计数地址CA被改变，使得在当前选中了第K字线时，下一个选中第K+1字线。
目标地址发生器420可以检测且储存参照图3描述的字线WLK的地址。当刷新信号REF2_BK0至REF2_BK3被激活时，目标地址发生器420可以产生且输出对应于激活的刷新信号的目标地址TA0至TA3。例如，假定从存储块BK0至BK3检测到的地址由具有不同的值的WLK1至WLK4表示。在这种情况下，目标地址发生器420可以在第一次激活刷新信号REF2_BK0至REF2_BK3时产生且输出对应于字线WLK1-1至WLK4-1的地址，并且当第二次激活刷新信号REF2_BK0至REF2_BK3时，产生且输出对应于字线WLK1+1至WLK4+1的地址。
当刷新信号REF1_BK0至REF1_BK3被激活时，存储块BK0至BK3可以刷新对应于计数地址CA的字线，并且当信号REF2_BK0至REF2_BK3被激活时，存储块BK0至BK3可以刷新对应于目标地址TA0至TA3的字线。这时，在第一刷新操作中最后刷新的存储块BK3完全刷新之后，可以更新计数地址CA。正常刷新操作的第二刷新操作可以在计数地址CA更新之后开始。此外，目标刷新操作需要在存储块(在其中执行目标刷新操作)的第二刷新操作之后的预定时间开始。因而，可能需要相当大量的时间直到对应于刷新命令401至404的正常刷新操作和目标刷新操作完成为止。
图5是图示根据本发明的一个实施例的存储器件的框图。
参见图5，存储器件可以包括命令接收器501、地址接收器502、命令解码器510、地址计数器520、目标地址发生器530、刷新控制器540和多个存储块BK0至BK3。
命令接收器501可以从存储器件外部接收命令CMD。命令CMD可以包括多个信号。例如，包括在命令CMD中的信号可以包括芯片选择信号CS、激活信号ACT、行地址选通信号RAS、列地址选通信号CAS和写入使能信号WE。
地址接收器502可以接收对应于从存储器件外部输入的多比特信号的地址ADD。地址ADD可以包括行地址和列地址。行地址和列地址可以经由相同的焊盘输入。与行地址选通信号同步输入的地址可以被存储器件识别为行地址，以及与列地址选通信号同步输入的地址可以被存储器件识别为列地址。
命令解码器510可以对经由命令接收器501接收的命令CMD进行解码，并且产生作为内部命令的激活命令ACT、预充电命令PRE和刷新命令REF。命令解码器510可以激活与上述命令ACT、PRE和REF之中的形成命令CMD的信号的组合相对应的命令。命令解码器510可以接收命令CMD以及地址ADD的部分，并且使用接收的地址以便解码。在这种情况下，命令解码器510可以使用经由多个周期输入的命令CMD的组合以便解码。
刷新控制器540可以响应于刷新命令REF来控制存储器件的刷新操作。可以通过激活对应于相应存储块BK0至BK3的第一刷新信号REF1_BK0至REF1_BK3和第二刷新信号REF2_BK0至REF2_BK3来控制刷新操作。第一刷新信号REF1_BK0至REF1_BK3可以用来控制存储块BK0至BK3的正常刷新操作，以及第二刷新信号REF2_BK0至REF2_BK3可以用于控制存储块BK0至BK3的目标刷新操作。
刷新控制器540可以控制存储块BK0至BK3在对应于刷新命令REF的第一正常刷新操作期间在不同的时间进行刷新。当存储块BK0至BK3在不同的时间进行刷新时，它可以指示存储块BK0至BK3的刷新操作在不同的时间开始，并且在不同的时间完成。这样的刷新操作可以对应于上述的堆叠刷新操作。
刷新控制器540可以控制在第一正常刷新操作中首先刷新的存储块，使得该块被目标刷新。此外，刷新控制器540控制存储块BK0至BK3在对应于刷新命令REF的第二正常刷新操作期间在不同的时间被刷新。在这种情况下，在第一正常刷新操作中首先刷新的存储块可以被控制成在第二正常刷新操作中被最后刷新。特别地，存储块BK0至BK3在第二正常刷新操作中被刷新的次序可以与存储块BK0至BK3在第一正常刷新操作中被刷新的次序相反。
每当施加刷新命令REF时，刷新控制器540可以改变在第一刷新操作中存储块BK0至BK3之中的首先刷新的存储块。此外，每当施加刷新命令REF时，刷新控制器540可以改变要目标刷新的存储块。当在第一正常刷新操作中最后刷新的存储块被完全刷新时刷新控制器540可以控制目标刷新操作开始。
地址计数器520可以经由计数产生针对正常刷新操作的计数地址CA。每当所有的存储块BK0至BK3都被完全刷新时，地址计数器520可以通过执行计数将计数地址CA的值增加一。对于此操作，地址计数器520可以响应于存储块BK0至BK3之中的最后刷新的存储块的刷新信号REF1_LAST的去激活来改变计数地址CA。当地址的值增加一时，它可以指示计数地址CA被改变，使得当目前选中第K字线时，接下来选中第K+1字线。
目标地址发生器530可以产生用于目标刷新操作的目标地址TA0至TA3。目标地址发生器530可以产生由于上述的内部或外部因素的原因要目标刷新的字线的地址。
例如，目标地址发生器530可以预先储存与由于缺陷的原因具有比其他存储器单元短的数据保持时间的存储器单元耦接的字线的地址。然后，目标地址发生器530可以在目标刷新操作期间将储存的地址作为目标地址TA0至TA3输出。此外，目标地址发生器530可以检测且储存激活数或激活频率高或者激活时间长的字线的地址，并且在目标刷新操作期间将对应于与该字线相邻的字线的地址作为目标地址TA0至TA3输出。这时，当检测到的和储存的地址是第K字线的地址时，目标地址发生器530可以产生第K-1字线和第K+1字线的地址，并且将产生的地址作为目标地址TA0至TA3输出。
当在第二刷新信号REF2_BK0至REF2_BK3之中激活了一个或更多个第二刷新信号时，目标地址发生器530可以输出对应于激活的第二刷新信号的存储块的目标地址。目标地址发生器530可以在第二刷新信号REF2_BK0至REF2_BK3被第一次激活时输出第K-1字线的地址，以及当第二刷新信号REF2_BK0至REF2_BK3被第二次激活时，输出第K+1字线的地址。
仅供参考，目标刷新发生器530可以储存每个存储体中每个字线的激活数、激活历史或激活时间，将激活数、激活历史或激活时间与参考信息(例如，参考数、参考频率或参考时间)进行比较，以及储存激活数大于参考数、激活频率高于参考频率或激活时间长于参考时间的字线的地址ADD。对于此操作，目标地址发生器530可以接收激活命令ACT和地址ADD，并且将接收的命令和地址用于字线检测。地址ADD可以包括用于选择存储块BK0至BK3之中的存储块的地址(例如，存储体地址)和用于在存储块中选择字线的地址(例如，行地址)。
激活历史可以包括关于在顺序输入激活命令AC时已经被激活T的字线的历史的信息。例如，激活历史可以包括指示在第一激活操作至第P激活操作期间哪些字线已经被激活的信息。激活频率可以对应于特定存储体的特定字线在预设数目的激活操作期间被激活了多少次。例如，表格1示出了存储体X的激活历史。
[表格1]
激活操作序号 1 2 3 4 5 6 7 8 9 10 11 12
激活的字线 7 1 5 34 7 56 23 12 7 7 43 53
参见表格1，每三个激活操作(即,1-3,4-6,7-9,和10-12)第七字线被激活一次。在这种情况下，第七字线的激活频率可以被设置成每三个激活操作一次。
目标地址发生器530可以不限于上述实例，但是储存满足条件的字线的地址，并且将与该字线相邻的字线的地址产生为目标地址，其中所述条件可能对耦接至与激活操作相关的相邻字线的存储器单元的数据具有影响。
存储块BK0至BK3中的每个可以包括多个字线，所述多个字线中的每个耦接至多个存储器单元。在图5中，为了简便省略了字线和存储器单元。块BK0至BK3可以当对应的第一刷新信号REF1_BK0至REF1_BK3被激活时刷新与计数地址CA相对应的字线，以及当对应的第二刷新信号REF2_BK0至REF2_BK3被激活时刷新与目标地址TA0至TA3相对应的字线。存储块BK0至BK3可以在施加激活命令ACT时激活与地址ADD相对应的字线，而当施加预定命令PRE时对激活的字线预充电。
图6是用于解释在图5中所示的存储器件的刷新操作的时序图。
在图6中，REF1_BK0至REF1_BK可以指示存储块BK0至BK3根据刷新控制器540的控制被正常刷新，以及REF2_BK0至REF2_BK3可以指示存储块BK0至BK3根据刷新控制器540的控制被目标刷新。
(1)当如附图标记601所示第一次施加刷新命令REF时，存储块可以在第一正常刷新操作NR1期间以BK0、BK1、BK2和BK3的次序顺序地刷新。当在第一正常刷新NR1中最后刷新的存储块BK3被完全刷新时，在第一正常刷新操作NR1中首先刷新的存储块BK0可以被目标刷新，如TR1和TR2所指示的。在第二正常刷新操作NR2期间，存储块可以以BK3、BK2、BK1和BK0的次序被顺序地刷新。
(2)当如附图标记602所示，第二次施加刷新命令REF时，存储块可以在第一正常刷新操作NR1期间以BK1、BK2、BK3和BK0的次序顺序地刷新。如TR1和TR2所指示的，当在第一正常刷新NR1中最后刷新的存储块BK0被完全刷新时，在第一正常刷新操作NR1中首先刷新的存储块BK1可以被目标刷新。在第二正常刷新操作NR2期间，存储块可以以BK0、BK3、BK2和BK1的次序顺序地刷新。
(3)当如附图标记603所指示，第三次施加刷新命令REF时，存储块可以在第一正常刷新操作NR1期间以BK2、BK3、BK0和BK1的次序顺序地刷新。如TR1和TR2所指示的，当在第一正常刷新操作NR1中最后刷新的存储块BK1被完全刷新时，在第一正常刷新操作NR1中首先刷新的存储块BK2可以被目标刷新。在第二正常刷新操作NR2期间，存储块可以以BK1、BK0、BK3和BK2的次序顺序地刷新。
(4)当如附图标记604所指示，第四次施加刷新命令REF时，存储块可以在第一正常刷新操作NR1期间以BK3、BK0、BK1和BK2的次序顺序地刷新。如TR1和TR2所指示的，当在第一正常刷新操作NR1中最后刷新的存储块BK2被完全刷新时，在第一正常刷新操作NR1中首先刷新的存储块BK3可以被目标刷新。在第二刷新操作NR2期间，存储器件可以以BK2、BK1、BK0和BK3的次序来刷新。然后，当施加刷新命令时，可以重复刷新操作(1)至(4)。
在响应于刷新命令REF而执行的刷新操作(1)至(4)期间，在第一正常刷新操作中首先刷新的存储块可以在第二正常刷新操作中被最后刷新，并且在第一正常刷新操作和第二正常刷新操作之间被目标刷新。
参见与对应于刷新命令401的刷新操作相关的附图，图5的存储器件可以在第一正常刷新操作和第二正常刷新操作之间执行目标刷新操作。因而，由于在目标刷新操作TR1和TR2期间更新了计数地址CA，所以不需要单独保证更新计数地址CA所需的时间。此外，在第一正常刷新操作中首先刷新的存储块BK0可以在第二正常刷新操作中被最后刷新，并且在第一正常刷新操作和第二正常刷新操作之间被目标刷新，这使得能够保证用于执行目标刷新操作的充足时间。
图5和图6图示了在第一正常刷新操作中首先刷新的存储块以BK0、BK1、BK2和BK3的次序改变的情况，并且存储块在第一正常刷新操作中被刷新的次序与存储块在第二正常刷新操作中被刷新的次序相反的情况。然而，在第一正常刷新操作中首先刷新的存储块改变的次序可以根据设计而不同。此外，当以在第一正常刷新操作中首先刷新的存储块在第二刷新操作中最后刷新且在第一正常刷新操作与第二正常刷新操作之间被目标刷新的方式设计存储器件时，存储块在第一正常刷新操作中刷新的次序不需要与存储块在第二正常刷新操作中刷新的次序相反。
图7是在图5中所示的刷新控制器540的详细示图。
参见图7，刷新控制器540可以包括第一刷新计数单元710和第二刷新计数单元720、刷新信号选择单元730、第一刷新控制单元740和第二刷新控制单元750。
第一刷新计数单元710可以通过每当响应于刷新命令REF而完成刷新操作时就执行计数来产生第一刷新计数信息REF<0:1>。在图7中，REFS表示在存储器件执行刷新操作时激活的信号。信号REFS可以响应于刷新命令REF而被激活，并且当经过了预设时间时被去激活。存储器件可以在响应于刷新命令REF而激活信号REFS的时段中执行第一正常刷新操作和第二正常刷新操作，以及目标刷新操作。
第一刷新计数信息REF<0:1>可以指示响应于哪个刷新命令REF而执行当前刷新操作。仅供参考，第一刷新计数单元710可以当复位信号RST被激活时复位，并且在第一刷新计数单元710复位的状态下将第一刷新计数信息REF<0:1>输出为“00”。例如，当第一刷新计数信息REF<0:1>是“00”时，对应刷新操作是响应于第一刷新命令REF而执行的刷新操作。当第一刷新计数信息REF<0:1>是“10”时，对应刷新操作是响应于第二刷新命令REF而执行的刷新操作。当第一刷新计数信息REF<0:1>是“01”时，对应刷新操作是响应于第三刷新命令REF而执行的刷新操作。当第一刷新计数信息REF<0:1>是“11”时，对应刷新操作是响应于第四刷新命令REF而执行的刷新操作。当响应于第四刷新命令REF而执行的刷新操作完成时，第一刷新计数信息REF<0:1>可以被复位成“00”。
第二刷新计数单元720可以通过每当刷新信号REF1_LAST被去激活时就执行计数来产生第二刷新计数信息REF<2>。第二刷新计数信息REF<2>可以指示当前刷新操作对应于第一正常刷新操作和第二正常刷新操作中的哪个。仅供参考，第二刷新计数单元710可以当复位信号RST被激活时复位，并且在第二刷新计数单元710复位的状态下将第二刷新计数信息REF<2>输出为“0”。例如，当第二刷新计数信息REF<2>是“0”时，当前刷新操作可以对应于第一正常刷新操作，以及当第二刷新计数信息REF<2>是“1”时，当前刷新操作可以对应于第二正常刷新操作。当第二正常刷新操作完成时，第二刷新计数信息REF<2>可以复位成“0”。
刷新信号选择单元730可以响应于刷新计数信息REF<0:2>来选择第一刷新信号REF1_BK0至REF1_BK3之中最后去激活的第一刷新信号，并且将选中的信号作为刷新信号REF1_LAST输出。刷新信号选择单元730可以当刷新计数信息REF<0:2>是“000”时选择第一刷新信号REF1_BK3且将选中的信号作为刷新信号REF1_LAST输出，以及当刷新计数信息REF<0:2>是“100”时选择第一刷新信号REF1_BK0且将选中的信号作为刷新信号REF1_LAST输出。第一刷新信号可以指示分别对应于第一刷新命令REF的第一正常刷新操作和第二正常刷新操作。当刷新计数信息REF<0:2>是“100”时，刷新信号选择单元730可以选择第一刷新信号REF1_BK0且将选中的信号作为刷新信号REF1_LAST输出，以及当刷新计数信息REF<0:2>是“101”时，刷新信号选择单元730可以选择第一刷新信号REF1_BK1，且将选中的信号作为刷新信号REF1_LAST输出。第一刷新信号可以指示分别与第二刷新命令REF对应的第一正常刷新操作和第二正常刷新操作。刷新信号选择单元730可以当刷新计数信息REF<0:2>是“010”时，选择第一刷新信号REF1_BK1且将选中的信号作为刷新信号REF1_LAST输出，以及当刷新计数信息REF<0:2>是“011”时，选择第一刷新信号REF1_BK2，且将选中的信号作为刷新信号REF1_LAST输出。第一刷新信号可以指示分别对应于第三刷新命令REF的第一正常刷新操作和第二正常刷新操作。刷新信号选择单元730可以当刷新计数信息REF<0:2>是“110”时，选择第一刷新信号REF1_BK2，且将选中的信号作为刷新信号REF1_LAST输出，以及当刷新计数信息REF<0:2>是“111”时，选择第一刷新信号REF1_BK3，且将选中的信号作为刷新信号REF1_LAST输出。第一刷新信号可以指示分别对应于第三刷新命令REF的第一正常刷新操作和第二正常刷新操作。
第一刷新控制单元740可以根据响应于刷新计数信息REF<0:2>而确定的次序来产生第一刷新信号REF1_BK0至REF1_BK3，并且激活和去激活第一刷新信号REF1_BK0至REF1_BK3。
当第二刷新计数信息REF<2>是“0”时，第一刷新控制单元740可以当施加刷新命令REF时在不同的时间激活第一刷新信号REF1_BK0至REF1_BK3。这时，当第一刷新计数信息REF<0:1>是“00”时，第一刷新控制单元740可以以REF1_BK0、REF1_BK1、REF1_BK2和REF1_BK3的次序激活第一刷新信号。此外，当第一刷新计数信息REF<0:1>是“10”时，第一刷新控制单元740可以以REF1_BK1、REF1_BK2、REF1_BK3和REF1_BK0的次序激活第一刷新信号。此外，当第一刷新计数信息REF<0:1>是“01”时，第一刷新控制单元740可以以REF1_BK2、REF1_BK3、REF1_BK0和REF1_BK1的次序激活第一刷新信号。此外，当第一刷新计数信息REF<0:1>是“11”时，第一刷新控制单元740可以以REF1_BK3、REF1_BK0、REF1_BK1和REF1_BK2的次序激活第一刷新信号。
此外，当第二刷新计数信息REF<2>是“1”时，第一刷新控制单元740可以当在刷新信号REF1_LAST被去激活之后经过预设时间时在不同的时间激活第一刷新信号REF1_BK0至REF1_BK3。这时，当第一刷新计数信息REF<0:1>是“00”时，第一刷新控制单元740可以以REF1_BK3、REF1_BK2、REF1_BK1和REF1_BK0的次序激活第一刷新信号。此外，当第一刷新计信息REF<0:1>是“10”时，第一刷新控制单元740可以以REF1_BK0、REF1_BK3、REF1_BK2和REF1_BK1的次序激活第一刷新信号。此外，当第一刷新计数信息REF<0:1>是“01”时，第一刷新控制单元740可以以REF1_BK1、REF1_BK0、REF1_BK3和REF1_BK2的次序激活第一刷新信号。此外，当第一刷新计数信息REF<0:1>是“11”时，第一刷新控制单元740可以以REF1_BK2、REF1_BK1、REF1_BK0和REF1_BK3的次序激活第一刷新信号。预设时间可以根据在刷新信号REF1_LAST被去激活之后执行目标刷新操作所需的时间来确定。
第二刷新控制单元750可以产生第二刷新信号REF2_BK0至REF2_BK3，并且当刷新信号REF1_LAST被去激活时将第二刷新信号REF2_BK0至REF2_BK3之一激活一次或更多次。激活的信号可以响应于刷新计数信息REF<0:2>来确定。当第二刷新计数信息REF<2>是0时，第二刷新控制单元750可以在第一刷新计数信息REF<0:1>是“00”的情况下将第二刷新信号REF2_BK0激活一次或更多次，在第一刷新计数信息REF<0:1>是“10”的情况下将第二刷新信号REF2_BK1激活一次或更多次，在刷新计数信息REF<0:1>是“01”的情况下将第二刷新信号REF2_BK2激活一次或更多次，以及在第一刷新计数信息REF<0:1>是“11”的情况下将第二刷新信号REF2_BK3激活一次或更多次。当第二刷新计数信息REF<2>是1时，即使刷新信号REF1_LAST被去激活，第二刷新控制单元750也不会激活第二刷新信号REF2_BK0至REF2_BK3。
基于上述配置，如下将描述刷新控制器540的整个操作。
(1)当第一次输入刷新命令时
由于第一刷新计数信息REF<0:1>是“00”，所以第一刷新控制单元740可以以REF1_BK0、REF1_BK1、REF1_BK2和REF1_BK3的次序激活第一刷新信号。由于刷新计数信息<0:2>是“000”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK3且将选中的信号作为刷新信号REF1_LAST输出。当在刷新计数信息REF<0:2>是“000”的状态下将刷新信号REF1_LAST(例如，REF1_BK3)去激活时，第二刷新控制单元750可以将第二刷新信号REF2_BK0激活一次或更多次。当在刷新信号REF1_LAST(例如，REF1_BK3)去激活之后经过了预设时间时，第二刷新计数信息REF<2>可以从“0”计数至“1”。当在刷新信号REF1_LAST(例如，REF1_BK3)去激活之后经过了预设时间时，第一刷新控制单元740可以在不同的时间激活第一刷新信号REF1_BK0至REF1_BK3。这时，由于刷新计数信息REF<0:2>是“001”，所以第一刷新控制单元740可以以REF1_BK3、REF1_BK2、REF1_BK1和REF1_BK0的次序激活第一刷新信号。由于刷新计数信息REF<0:2>是“001”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK0，且将选中的信号作为刷新信号REF1_LAST输出。当信号REFS在刷新操作完成之后被去激活时，第一刷新计数信息REF<0:1>可以被计数为“10”。
(2)当第二次输入刷新命令时
由于第一刷新计数信息REF<0:1>是“10”，所以第一刷新控制单元740可以以REF1_BK1、REF1_BK2、REF1_BK3和REF1_BK0的次序激活第一刷新信号。由于刷新计数信息<0:2>是“100”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK0，且将选中的信号作为刷新信号REF1_LAST输出。当在刷新计数信息REF<0:2>是“100”的状态下刷新信号REF1_LAST(例如，REF1_BK0)被去激活时第二刷新控制单元750可以将第二刷新信号REF2_BK1激活一次或更多次。当在刷新信号REF1_LAST(例如，REF1_BK0)被去激活之后经过了预设时间时，第二刷新控制信息REF<2>可以从“0”计数至“1”。当在刷新信号REF1_LAST(例如，REF1_BK0)被去激活之后经过了预设时间时，第一刷新控制单元740可以在不同的时间激活第一刷新信号REF1_BK0至REF1_BK3。这时，由于刷新计数信息REF<0:2>是“101”，所以第一刷新控制单元740可以以REF1_BK0、REF1_BK3、REF1_BK2和REF1_BK1的次序激活第一刷新信号。由于刷新计数信息REF<0:2>是“101”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK1，且将选中的信号作为刷新信号REF1_LAST输出。当在刷新操作完成之后将信号REFS去激活时，第一刷新计数信息REF<0:1>可以被计数为“01”。
(3)当第三次输入刷新命令时
由于第一刷新计数信息REF<0:1>是“01”，所以第一刷新控制单元740可以以REF1_BK2、REF1_BK3、REF1_BK0和REF1_BK1的次序激活第一刷新信号。由于刷新计数信息<0:2>是“010”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK1，且将选中的信号作为刷新信号REF1_LAST输出。当在刷新计数信息REF<0:2>是“010”的状态下将刷新信号REF1_LAST(例如，REF1_BK1)去激活时，第二刷新控制单元750可以将第二刷新信号REF2_BK2激活一次或更多次。当在刷新信号REF1_LAST(例如，REF1_BK1)去激活之后经过了预设时间时，第二刷新计数信息REF<2>可以从“0”计数至“1”。当在刷新信号REF1_LAST(例如，REF1_BK1)被去激活之后经过了预设时间时，第一刷新控制单元740可以在不同的时间激活刷新信号REF1_BK0至REF1_BK3。这时，由于刷新计数信息REF<0:2>是“011”，所以第一刷新控制单元740可以以REF1_BK1、REF1_BK0、REF1_BK3和REF1_BK2的次序激活第一刷新信号。由于刷新计数信息REF<0:2>是“011”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK2，且将选中的信号作为刷新信号REF1_LAST输出。当在刷新操作完成之后将信号REFS去激活时，第一刷新计数信息REF<0:1>可以被计数为“11”。
(4)当第四次输入刷新命令时
由于第一刷新计数信息REF<0:1>是“11”，所以第一刷新控制单元740可以以REF1_BK3、REF1_BK0、REF1_BK1和REF1_BK2的次序激活第一刷新信号。由于刷新计数信息<0:2>是“110”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK2，且将选中的信号作为刷新信号REF1_LAST输出。当在刷新计数信息REF<0:2>是“110”的状态下将刷新信号REF1_LAST(例如，REF1_BK2)去激活时，第二刷新控制单元750可以将第二刷新信号REF2_BK1激活一次或更多次。当在刷新信号REF1_LAST(例如，REF1_BK2)被去激活之后经过了预设时间时，第二刷新计数信息REF<2>可以从“0”计数至“1”。当在刷新信号REF1_LAST(例如，REF1_BK2)去激活之后经过了预设时间时，第一刷新控制单元740可以在不同的时间激活刷新信号REF1_BK0至REF1_BK3。这时，由于刷新计数信息REF<0:2>是“111”，所以第一刷新控制单元740可以以REF1_BK2、REF1_BK1、REF1_BK0和REF1_BK3的次序激活第一刷新信号。由于刷新计数信息REF<0:2>是“111”，所以刷新信号选择单元730可以选择第一刷新信号REF1_BK3，且将选中的信号作为刷新信号REF1_LAST输出。当在刷新操作完成之后将信号REFS去激活时，第一刷新计数信息REF<0:1>可以被计数为“00”。
基于上述配置，刷新控制器540可以控制在第一正常刷新操作中首先刷新的存储块，使得在第二正常刷新操作中最后刷新该存储块，并且控制该存储块被目标刷新。此外，每当施加刷新命令REF时，刷新控制器540就会将该存储块改变为目标刷新。
图8是图示根据本发明的一个实施例的存储系统的框图。
如在图8所示，存储系统可以包括存储器控制器810和存储器件820。
存储器控制器810可以通过将命令CMD和地址ADD输入至存储器件820来控制存储器件820的操作，并且在读取操作或写入操作期间与存储器件820交换数据DATA。将激活、预充电或刷新命令施加至存储器件820的操作可以通过发送命令CMD来执行。在刷新操作期间，可以使用由存储器件820内部产生的计数地址CNT_ADD。因而，存储器控制器810不需要将地址ADD发送至存储器件820。
存储器件820可以响应于通过来自存储器控制器810的命令CMD所施加的刷新命令来执行刷新操作。这时，可以以如参照图4A至图7描述的方式来执行刷新操作。存储器控制器810可以将刷新命令定期地施加至存储器件820。在激活命令从存储器控制器810施加至存储器件之后，可以施加读取或写入命令，使得存储器件820和存储器控制器810交换数据DATA。在上述操作完成之后，存储器控制器810可以将预充电命令施加至存储器件820以对激活的字线进行预充电。
存储器件820可以在第二正常刷新操作期间最后刷新在第一正常刷新操作中首先刷新的存储块，然后对该存储块进行目标刷新。因而，存储块820可以在执行正常刷新操作和目标刷新操作这两者时使刷新操作所需的时间最小化。
根据本发明的实施例，存储器件和存储系统可以改变多个存储块在正常刷新操作期间被刷新的次序，并且保证执行目标刷新操作所需的时间。因而，存储器件和存储系统可以减少执行正常刷新操作和目标刷新操作所需的时间。
此外，存储器件和存储系统可以经由目标刷新操作来减少由于具有不充足的数据保持时间的存储器单元的原因可能产生的故障。
尽管已经出于说明性目的描述了各种实施例，但是对于本领域技术人员来说将显然的是，在不脱离如在所附权利要求中限定的本发明的精神和范围的情况下，可以作出各种改变和修改。
通过本发明的实施例可以看出，本发明提供了下面技术方案:
1.一种存储器件，包括：
多个存储块；
地址计数器，其适于产生用于正常刷新操作且当刷新了所有的存储块时被改变的计数地址；
目标地址发生器，其适于产生用于目标刷新操作的目标地址，其中，所述目标地址对应于所述存储块中的要另外刷新的字线的地址；以及
刷新控制器，其适于基于所述刷新命令，控制所述存储块在第一正常刷新操作期间在不同的时间进行刷新；控制所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块经由所述目标刷新操作被刷新；以及控制在所述第一正常刷新操作中首先刷新的存储块在第二正常刷新操作期间被最后刷新。
2.如技术方案1所述的存储器件，其中，当施加下一个刷新命令时，所述刷新控制器改变在所述第一正常刷新操作中首先刷新的存储块。
3.如技术方案2所述的存储器件，其中，当施加所述下一个刷新命令时，所述刷新控制器改变要经由所述目标刷新操作刷新的存储块。
4.如技术方案1所述的存储器件，其中，所述刷新控制器控制所述目标刷新操作在所述第一正常刷新操作中最后刷新的存储块完全刷新之后开始。
5.如技术方案1所述的存储器件，其中，所述目标地址包括具有比其他字线短的数据保持时间的字线的地址。
6.如技术方案1所述的存储器件，其中，所述目标地址包括与高激活字线相邻的字线的地址，所述高激活字线的激活数等于或大于参考数、激活频率等于或大于参考频率、或者激活时间等于或大于参考时间。
7.如技术方案1所述的存储器件，其中，所述刷新控制器控制所述存储块，使得所述存储块在所述第二正常操作中刷新的次序变得与所述存储块在所述第一正常刷新操作中刷新的次序相反。
8.如技术方案1所述的存储器件，其中，当在所述第一正常刷新操作或在所述第二正常刷新操作中最后刷新的存储块完全刷新时，改变所述计数地址。
9.如技术方案8所述的存储器件，其中，所述刷新控制器包括：选择单元，其适于基于通过基于所述刷新命令和所述选中控制信号进行计数所产生的计数信息，在对应于所述存储块的控制信号之中选择与最后刷新的存储块的所述第一正常刷新操作和所述第二正常刷新操作相对应的控制信号，以及
地址计数器，其基于所述选中控制信号来改变所述计数地址。
10.如技术方案9所述的存储器件，其中，所述刷新控制器可以基于所述计数信息确定所述存储块在所述第一正常刷新操作中刷新的次序、所述存储块之中的要目标刷新的存储块以及所述存储块在所述第二正常刷新操作中刷新的次序。
11.一种存储器件，包括：
第一存储块至第N存储块；以及
刷新控制器，其适于基于所述刷新命令，控制所述第一存储块至所述第N存储块在第一正常刷新操作中以特定次序刷新；控制所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块经由目标刷新操作刷新；以及控制所述第一存储块至所述第N存储块在第二正常刷新操作中以与所述特定次序相反的次序刷新。
12.如技术方案11所述的存储器件，其中，当施加下一个刷新命令时，所述刷新控制器改变所述特定次序。
13.如技术方案11所述的存储器件，其中，当施加所述下一个刷新命令时，所述刷新控制器改变要经由所述目标刷新操作刷新的存储块。
14.如技术方案11所述的存储器件，其中，所述刷新控制器通过在所述刷新操作期间执行计数来产生计数信息。
15.如技术方案13所述的存储器件，其中，所述刷新控制器基于所述刷新计数信息来确定所述特定次序和要经由所述目标刷新操作刷新的存储块。
16.如技术方案11所述的存储器件，其中，在所述第一正常刷新操作中最后刷新的存储块完全刷新之后，对包括在所述存储块中的要另外刷新的字线执行所述目标刷新操作。
17.如技术方案16所述的存储器件，其中，所述要另外刷新的字线包括具有比其他字线短的数据保持时间的字线。
18.如技术方案16所述的存储器件，其中，所述要另外刷新的字线包括高激活字线，所述高激活字线与激活数等于或大于参考数、所述激活频率等于或大于参考频率或者所述激活时间等于或长于参考时间的字线相邻。
19.一种存储系统，包括：
存储器件，其包括多个存储块且适于基于刷新命令，在第一正常刷新操作期间在不同的时间刷新所述存储块；经由目标刷新操作刷新所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块；以及在第二正常刷新操作期间刷新所述存储块，使得在所述第一正常刷新操作中首先刷新的存储块被最后刷新；以及
存储器控制器，其适于将所述刷新命令定期地施加至所述存储器件。
20.如技术方案19所述的存储系统，其中，所述第一正常刷新操作和所述第二正常刷新操作包括顺序地刷新包括在所述存储块中的字线，以及所述目标刷新操作包括刷新所述存储块中的要另外刷新的字线。
21.如技术方案19所述的存储器件，其中，所述存储器件在所述第一正常刷新操作期间以特定次序刷新所述存储块，以及在所述第二正常刷新操作期间以与所述特定次序相反的次序刷新所述存储块，以及
每当施加所述刷新命令时，所述存储块就改变所述特定次序和要经由所述目标刷新操作刷新的存储块。
22.如技术方案19所述的存储器件，其中，所述存储器件通过经由基于所述刷新命令的施加执行的刷新操作进行计数来产生计数信息，以及基于所述刷新计数信息来确定所述特定次序和要经由所述目标刷新操作刷新的存储块。
23.如技术方案20所述的存储器件，其中，所述要另外刷新的字线包括具有比其他字线短的数据保持时间的字线。
24.如技术方案20所述的存储器件，其中，所述要另外刷新的字线包括高激活字线，所述高激活字线与激活数等于或大于参考数、所述激活频率等于或高于参考频率或者所述激活时间等于或长于参考时间的字线相邻。
25.如技术方案20所述的存储器件，其中，所述存储器件产生关于所述要另外刷新的字线的信息。
26.如技术方案20所述的存储器件，其中，所述存储器控制器产生关于所述要另外刷新的字线的信息，并且将所产生的信息施加至所述存储器件。
27.一种具有多个存储块的存储器件的操作方法，所述方法包括：
在第一正常刷新操作期间以特定次序在不同的时间刷新所述存储块；
经由目标刷新操作刷新所述存储块之中的在所述第一正常刷新操作中首先刷新的存储块；以及
在第二正常刷新操作期间以与所述特定次序相反的次序刷新所述存储块，使得在所述第一正常刷新操作中首先刷新的存储块被最后刷新。

Claims (27)

1.一种存储器件，包括：
多个存储块；
地址计数器，其适于产生用于正常刷新操作且当刷新了所有的存储块时被改变的计数地址；
目标地址发生器，其适于产生用于目标刷新操作的目标地址，其中，所述目标地址对应于所述存储块中的要另外刷新的字线的地址；以及
刷新控制器，其适于基于刷新命令而执行针对所有存储块的第一正常刷新操作、针对所有存储块之中的目标存储块的目标刷新操作、以及针对所有存储块的第二正常刷新操作，
其中，在第一正常刷新操作期间所有存储块被控制成分别在不同的时间被刷新；所述目标存储块是所有存储块之中的在所述第一正常刷新操作中首先被刷新的存储块，且被控制成经由所述目标刷新操作被刷新；以及在第二正常刷新操作期间所述目标存储块被控制成被最后刷新。
2.如权利要求1所述的存储器件，其中，当施加下一个刷新命令时，所述刷新控制器改变在所述第一正常刷新操作中首先刷新的存储块。
3.如权利要求2所述的存储器件，其中，当施加所述下一个刷新命令时，所述刷新控制器改变要经由所述目标刷新操作刷新的存储块。
4.如权利要求1所述的存储器件，其中，所述刷新控制器控制所述目标刷新操作在所述第一正常刷新操作中最后刷新的存储块完全刷新之后开始。
5.如权利要求1所述的存储器件，其中，所述目标地址包括具有比其他字线短的数据保持时间的字线的地址。
6.如权利要求1所述的存储器件，其中，所述目标地址包括与高激活字线相邻的字线的地址，所述高激活字线的激活数等于或大于参考数、激活频率等于或大于参考频率、或者激活时间等于或大于参考时间。
7.如权利要求1所述的存储器件，其中，所述刷新控制器控制所述存储块，使得所述存储块在所述第二正常刷新操作中刷新的次序变得与所述存储块在所述第一正常刷新操作中刷新的次序相反。
8.如权利要求1所述的存储器件，其中，当在所述第一正常刷新操作或在所述第二正常刷新操作中最后刷新的存储块完全刷新时，改变所述计数地址。
9.如权利要求8所述的存储器件，其中，所述刷新控制器包括：选择单元，其适于基于计数信息来在对应于所述存储块的控制信号之中选择与最后刷新的存储块的所述第一正常刷新操作和所述第二正常刷新操作相对应的控制信号，所述计数信息是通过基于所述刷新命令和选中控制信号进行计数来产生的，以及
地址计数器，其基于所述选中控制信号来改变所述计数地址。
10.如权利要求9所述的存储器件，其中，所述刷新控制器基于所述计数信息确定所述存储块在所述第一正常刷新操作中刷新的次序、所述存储块之中的要目标刷新的存储块以及所述存储块在所述第二正常刷新操作中刷新的次序。
11.一种存储器件，包括：
多个存储块；以及
刷新控制器，其适于基于刷新命令而执行针对所有存储块的第一正常刷新操作、针对所有存储块之中的目标存储块的目标刷新操作、以及针对所有存储块的第二正常刷新操作，
其中，在第一正常刷新操作中所有存储块被控制成以特定次序刷新；所述目标存储块是所有存储块之中的在所述第一正常刷新操作中首先被刷新的存储块，且被控制成经由目标刷新操作被刷新；以及在第二正常刷新操作中所有存储块被控制成以与所述特定次序相反的次序被刷新。
12.如权利要求11所述的存储器件，其中，当施加下一个刷新命令时，所述刷新控制器改变所述特定次序。
13.如权利要求11所述的存储器件，其中，当施加下一个刷新命令时，所述刷新控制器改变要经由所述目标刷新操作刷新的存储块。
14.如权利要求11所述的存储器件，其中，所述刷新控制器通过在所述刷新操作期间执行计数来产生计数信息。
15.如权利要求14所述的存储器件，其中，所述刷新控制器基于所述计数信息来确定所述特定次序和要经由所述目标刷新操作刷新的存储块。
16.如权利要求11所述的存储器件，其中，在所述第一正常刷新操作中最后刷新的存储块完全刷新之后，对包括在所述存储块中的要另外刷新的字线执行所述目标刷新操作。
17.如权利要求16所述的存储器件，其中，所述要另外刷新的字线包括具有比其他字线短的数据保持时间的字线。
18.如权利要求16所述的存储器件，其中，所述要另外刷新的字线包括高激活字线，所述高激活字线与激活数等于或大于参考数、激活频率等于或大于参考频率或者激活时间等于或长于参考时间的字线相邻。
19.一种存储系统，包括：
存储器件，其包括多个存储块且适于基于刷新命令而执行针对所有存储块的第一正常刷新操作、针对所有存储块之中的目标存储块的目标刷新操作、以及针对所有存储块的第二正常刷新操作，
其中，在第一正常刷新操作期间所有存储块分别在不同的时间被刷新；所述目标存储块是所有存储块之中的在所述第一正常刷新操作中首先被刷新的存储块，且经由目标刷新操作被刷新；以及在第二正常刷新操作期间所有存储块被刷新，使得所述目标存储块被最后刷新；以及
存储器控制器，其适于将所述刷新命令定期地施加至所述存储器件。
20.如权利要求19所述的存储系统，其中，所述第一正常刷新操作和所述第二正常刷新操作包括顺序地刷新包括在所述存储块中的字线，以及所述目标刷新操作包括刷新所述存储块中的要另外刷新的字线。
21.如权利要求19所述的存储系统，其中，所述存储器件在所述第一正常刷新操作期间以特定次序刷新所述存储块，以及在所述第二正常刷新操作期间以与所述特定次序相反的次序刷新所述存储块，以及
每当施加所述刷新命令时，所述存储块就改变所述特定次序和要经由所述目标刷新操作刷新的存储块。
22.如权利要求21所述的存储系统，其中，所述存储器件通过经由基于所述刷新命令的施加执行的刷新操作进行计数来产生计数信息，以及基于所述计数信息来确定所述特定次序和要经由所述目标刷新操作刷新的存储块。
23.如权利要求20所述的存储系统，其中，所述要另外刷新的字线包括具有比其他字线短的数据保持时间的字线。
24.如权利要求20所述的存储系统，其中，所述要另外刷新的字线包括高激活字线，所述高激活字线与激活数等于或大于参考数、激活频率等于或高于参考频率或者激活时间等于或长于参考时间的字线相邻。
25.如权利要求20所述的存储系统，其中，所述存储器件产生关于所述要另外刷新的字线的信息。
26.如权利要求20所述的存储系统，其中，所述存储器控制器产生关于所述要另外刷新的字线的信息，并且将所产生的信息施加至所述存储器件。
27.一种具有多个存储块的存储器件的操作方法，所述方法包括：
基于刷新命令而执行针对所有存储块的第一正常刷新操作、针对所有存储块之中的目标存储块的目标刷新操作、以及针对所有存储块的第二正常刷新操作，其中：
在所述第一正常刷新操作期间以特定次序在不同的时间刷新所有存储块；
经由所述目标刷新操作，所述存储块之中的在所述第一正常刷新操作中首先被刷新的目标存储块被刷新；以及
在所述第二正常刷新操作期间以与所述特定次序相反的次序刷新所有存储块，使得所述目标存储块被最后刷新。
CN201510071279.7A 2014-08-22 2015-02-11 存储器件和包括存储器件的存储系统 Active CN105989870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0109423 2014-08-22
KR1020140109423A KR20160023274A (ko) 2014-08-22 2014-08-22 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN105989870A CN105989870A (zh) 2016-10-05
CN105989870B true CN105989870B (zh) 2021-08-10

Family

ID=55348827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510071279.7A Active CN105989870B (zh) 2014-08-22 2015-02-11 存储器件和包括存储器件的存储系统

Country Status (3)

Country Link
US (2) US9431092B2 (zh)
KR (1) KR20160023274A (zh)
CN (1) CN105989870B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132243A (ko) * 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102420640B1 (ko) * 2016-03-17 2022-07-15 에스케이하이닉스 주식회사 반도체장치
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102469065B1 (ko) * 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
KR102553181B1 (ko) * 2016-07-12 2023-07-10 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
US10318187B2 (en) * 2016-08-11 2019-06-11 SK Hynix Inc. Memory controller and memory system including the same
KR102677441B1 (ko) * 2016-08-30 2024-06-24 에스케이하이닉스 주식회사 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템
KR102455027B1 (ko) * 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
JP6765941B2 (ja) * 2016-11-22 2020-10-07 理想科学工業株式会社 半導体メモリ管理装置
US10304516B1 (en) * 2017-12-22 2019-05-28 Nanya Technology Corporation DRAM for storing data and method of operating the same
JP6576480B2 (ja) 2018-01-16 2019-09-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのデータリフレッシュ方法
CN110390976B (zh) * 2018-04-19 2021-06-08 华邦电子股份有限公司 存储器装置及其数据更新方法
KR20220121406A (ko) * 2021-02-25 2022-09-01 삼성전자주식회사 메모리 장치 및 그 동작방법
US12056371B2 (en) 2021-12-01 2024-08-06 Samsung Electronics Co., Ltd. Memory device having reduced power noise in refresh operation and operating method thereof
CN117198358A (zh) * 2022-05-30 2023-12-08 长鑫存储技术有限公司 一种刷新地址产生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426468A (zh) * 2012-05-17 2013-12-04 三星电子株式会社 半导体存储器件及其操作方法、存储器系统
US20140016422A1 (en) * 2012-07-12 2014-01-16 Jung-Sik Kim Semiconductor memory device that controls refresh period, memory system and operating method thereof
CN103680595A (zh) * 2012-09-20 2014-03-26 爱思开海力士有限公司 单元阵列、存储器以及包括存储器的存储系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856568B1 (en) * 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
JP4001724B2 (ja) * 2001-03-29 2007-10-31 富士通株式会社 半導体記憶装置
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003132677A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US6920523B2 (en) * 2002-10-07 2005-07-19 Infineon Technologies Ag Bank address mapping according to bank retention time in dynamic random access memories
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
JP4200969B2 (ja) * 2004-12-03 2008-12-24 セイコーエプソン株式会社 半導体装置及び電子機器
JP4299849B2 (ja) * 2006-08-22 2009-07-22 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP2008165847A (ja) * 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
US20090109755A1 (en) * 2007-10-24 2009-04-30 Mori Edan Neighbor block refresh for non-volatile memory
JP2010170596A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
KR101577721B1 (ko) * 2010-07-09 2015-12-29 삼성전자주식회사 메모리 시스템 및 그것의 리프레쉬 방법
JP2012033228A (ja) * 2010-07-30 2012-02-16 Elpida Memory Inc 半導体装置および半導体装置の制御方法
US8284615B2 (en) 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device
CN102221973B (zh) * 2011-06-28 2013-02-13 鸿富锦精密工业（深圳）有限公司 电子书阅读器及其翻页控制方法
US8498167B1 (en) * 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device
US8909874B2 (en) * 2012-02-13 2014-12-09 International Business Machines Corporation Memory reorder queue biasing preceding high latency operations
KR20130117424A (ko) 2012-04-17 2013-10-28 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로
US9355704B2 (en) * 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102122892B1 (ko) * 2013-09-25 2020-06-15 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9329802B2 (en) * 2013-11-11 2016-05-03 Qualcomm Incorporated Fail safe refresh of data stored in NAND memory device
KR102124973B1 (ko) * 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP5981906B2 (ja) * 2013-12-17 2016-08-31 京セラドキュメントソリューションズ株式会社 画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426468A (zh) * 2012-05-17 2013-12-04 三星电子株式会社 半导体存储器件及其操作方法、存储器系统
US20140016422A1 (en) * 2012-07-12 2014-01-16 Jung-Sik Kim Semiconductor memory device that controls refresh period, memory system and operating method thereof
CN103680595A (zh) * 2012-09-20 2014-03-26 爱思开海力士有限公司 单元阵列、存储器以及包括存储器的存储系统

Also Published As

Publication number Publication date
US9672892B2 (en) 2017-06-06
US20160055896A1 (en) 2016-02-25
US20160336061A1 (en) 2016-11-17
KR20160023274A (ko) 2016-03-03
CN105989870A (zh) 2016-10-05
US9431092B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
CN105989870B (zh) 存储器件和包括存储器件的存储系统
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
CN106158004B (zh) 存储器件及包括存储器件的存储系统
US9396786B2 (en) Memory and memory system including the same
US9691466B1 (en) Memory device including refresh controller
CN105304138B (zh) 存储器件
CN106710621B (zh) 刷新控制电路及包括其的存储器件
US9336852B2 (en) Memory and memory system including the same
US9799390B2 (en) Memory for storing the number of activations of a wordline, and memory systems including the same
CN106128498B (zh) 半导体存储器件
US9123447B2 (en) Memory, memory system including the same and method for operating memory
US8923084B1 (en) Memory and memory system including the same
US9165634B2 (en) Semiconductor memory device and refresh control system
US20150085563A1 (en) Memory and memory system including the same
US10020073B2 (en) Memory device and operating method thereof
US9437275B2 (en) Memory system and method for operating the same
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US10157685B2 (en) Memory device and operating method thereof
TW201903767A (zh) 半導體記憶體裝置
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US9361954B2 (en) Memory device, memory system and operating method thereof
CN106158005B (zh) 半导体存储器件和包括半导体存储器件的存储系统
CN104183264A (zh) 存储器及包括其的存储系统
US9620195B1 (en) Memory device
CN105845169B (zh) 半导体器件及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant