CN111383681A - 具有部分阵列刷新的存储器 - Google Patents

具有部分阵列刷新的存储器 Download PDF

Info

Publication number
CN111383681A
CN111383681A CN201911235624.0A CN201911235624A CN111383681A CN 111383681 A CN111383681 A CN 111383681A CN 201911235624 A CN201911235624 A CN 201911235624A CN 111383681 A CN111383681 A CN 111383681A
Authority
CN
China
Prior art keywords
memory
region
cells
refresh
memory region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911235624.0A
Other languages
English (en)
Inventor
D·H·希斯科克
D·M·贝尔
M·卡明斯基
J·E·阿尔茨海默
A·D·韦切斯
J·S·雷赫迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111383681A publication Critical patent/CN111383681A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本文揭示具有对存储器阵列中的存储器区的部分阵列刷新控制的存储器装置和系统及相关联方法。在一个实施例中，存储器系统包含存储器控制器和可操作地连接到所述存储器控制器的存储器装置。所述存储器装置包含(i)存储器阵列，其具有经配置在多个存储器区中的多个存储器单元；及(ii)抑制电路。在一些实施例中，所述抑制电路经配置以停用所述多个存储器区的一或多个存储器区使其无法接收刷新命令，使得在所述存储器装置的刷新操作期间不刷新所述一或多个存储器区的存储器单元。在这些和其它实施例中，所述存储器控制器经配置以跟踪包含所利用的存储器单元的存储器区及/或根据所述存储器装置的编程序列将数据写入到所述存储器区。

Description

具有部分阵列刷新的存储器
技术领域
本发明涉及存储器系统、装置及相关联方法。特定来说，本发明涉及具有部分阵列刷新的存储器装置。
背景技术
存储器装置广泛用于存储与各种电子装置(例如，计算机、无线通信装置、摄像机、数字显示器和类似者)相关的信息。存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可卸除装置。存在包含易失性和非易失性存储器的许多不同类型存储器。包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可需要经施加的电源来维持其数据。相比来说，非易失性存储器即使在未从外部供电时也可保留其经存储数据。非易失性存储器在许多各种技术中可用，包含快闪存储器(例如，NAND和NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。通常，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度或以其它方式降低操作时延、增加可靠性、增加数据保持、降低功耗、或降低制造成本等其它度量。
发明内容
根据本申请案的一方面，提供一种存储器装置。所述存储器装置包括：存储器阵列，其包含经配置在多个存储器区中的多个存储器单元；及抑制电路，其经配置以在所述存储器装置的刷新操作期间停用所述多个存储器区的存储器区使其无法接收刷新命令，使得不刷新所述存储器区的存储器单元。
根据本申请案的另一方面，提供一种用于刷新存储在存储器装置的存储器阵列中的数据的方法。所述方法包括在所述存储器装置的刷新操作期间，停用所述存储器阵列的多个存储器区中的存储器区使其无法接收刷新命令，使得不刷新所述存储器区的存储器单元。
根据本申请案的又一方面，提供一种存储器系统。所述存储器系统包括：存储器控制器；存储器装置，其可操作地连接到所述存储器控制器，其中所述存储器装置包含存储器阵列，其具有经配置在多个存储器区中的多个存储器单元，且其中所述存储器控制器经配置以跟踪包含所利用的存储器单元的存储器区；以及抑制电路，其经配置以在所述存储器装置的刷新操作期间停用所述多个存储器区的存储器区使其无法接收刷新命令，使得不刷新所述存储器区的存储器单元。
附图说明
可参考下图更好地理解本发明的许多方面。图中的组件不必按比例绘制。替代地，强调明确说明本发明的原理。图式不应将本发明限于所描绘的具体实施例，而是仅为了解释和理解。
图1是示意性说明根据本技术的各种实施例配置的存储器系统的框图。
图2是示意性说明图1中说明的存储器装置的存储器阵列中的存储器库区的框图。
图3A到3D是说明根据本技术的各种实施例配置的存储器装置及/或存储器系统的各种例程的流程图。
图4是包含根据本技术的各种实施例配置的存储器装置的系统的示意图。
具体实施方式
如下文更详细论述，本文揭示的技术涉及具有对存储器阵列中的存储器区的部分阵列刷新控制的存储器系统和装置以及相关联方法。但是，所属领域的技术人员将理解，本技术可具有额外实施例且可在没有下文关于图1到4描述的实施例的细节的情况下实践本技术。在下文说明的实施例中，主要在并入DRAM存储媒体的装置的内容背景中描述存储器装置和系统。但是，根据本技术的其它实施例配置的存储器装置可包含并入其它类型的存储器媒体(包含PCM、SRAM、FRAM、RRAM、MRAM、只读存储器(ROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEROM)、铁电、磁阻和其它存储媒体(包含非易失性、快闪(例如，NAND及/或NOR)存储媒体))的其它类型存储器装置和系统。
如本文使用，术语“刷新”是指可对根据本技术的各种实施例配置的存储器装置的一或多个存储器单元执行的各种维护操作。在一些实施例中，术语“刷新”可是指对一或多个存储器单元执行以维持其数据的维护操作。例如，在DRAM和其它存储器装置的内容背景中，术语“刷新”可是指从一或多个存储器单元读取数据且将数据重写到一或多个存储器单元以增加一或多个存储器单元上存储的电荷以改善电荷泄露且防止数据丢失。在这些和其它实施例中，术语“刷新”可是指从一或多个存储器单元读取数据且将数据重写到反转或其它数据状态(例如，从高到低或从低到高)中的一或多个存储器单元，以改善磁滞偏移、材料去极化、印记及/或磨损效应或类似者。在这些和其它实施例中，术语“刷新”可指代其它维护操作，例如从一或多个存储器单元读取数据且将数据重写到另一/其它存储器位置处的一或多个存储器单元。
存储器装置的存储器阵列中的存储器单元可周期性刷新以防止数据丢失。例如，易失性存储器装置(例如DRAM装置)可周期性刷新存储器单元(例如，通过重新存储编程在存储器单元上的电荷电平)以防止归因于电荷泄露的数据丢失。但是，刷新存储器单元通常消耗存储器装置的大量输入/输出(IO)带宽和电力，其可随着存储器装置中的存储器单元的数目及/或存储器单元的刷新速率增大而增大。因此，如果未充分利用存储器装置的存储器阵列中的所有存储器单元(例如，用非陈旧数据编程及/或存储非陈旧数据)，那么刷新存储器阵列中的存储器单元的每一者以刷新所利用的存储器单元导致刷新不被利用的存储器单元上存储的垃圾数据并导致电力浪费。
为了解决这些问题，本技术的若干实施例涉及存储器装置、包含存储器装置的系统以及操作存储器装置的方法，其中根据编程序列编程存储器装置的存储器阵列中的存储器单元以保持数据整合。在一些实施例中，存储器装置的存储器控制器及/或可操作地连接到存储器装置的主机装置可跟踪哪些存储器区(例如，存储器库、逻辑存储器排或裸片等)包含所利用的存储器单元。在这些和其它实施例中，刷新操作仅刷新含有所利用的存储器单元的存储器区，借此相对于在其期间刷新所有存储器区的常规刷新操作节省电力。在这些和其它实施例中，由于不再使用存储器区的部分，所以存储在存储器区上保持被利用的存储器单元上的数据可传送到同一或不同存储器区上的另一存储器位置，使得存储在存储器装置上的数据可重新整合。在这些及其它实施例中，可改变编程序列使得不再使用的存储器区或比另一存储器区更不活动的存储器区在刷新操作期间不再刷新。以此方式，根据本技术的各种实施例配置的存储器装置(及相关系统及方法)可仅刷新当前利用的存储器区，借此相对于常规刷新方案节省电力和IO带宽。
图1是示意性说明根据本技术的实施例配置的存储器系统190的框图。存储器系统190可包含存储器装置100，其可连接到能够将存储器用于信息的临时或永久存储的若干电子装置中的任一者或其组件。例如，存储器装置100可可操作地连接到主机装置108及/或存储器控制器101。可操作地连接到存储器装置100的主机装置108可为计算装置(例如，桌上型或便携计算机)、服务器、手持装置(例如，移动电话、平板计算机、数字读取器、数字媒体播放器)或其某个组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置108可为联网装置(例如，交换机、路由器等)或数字图像、音频及/或视频的记录器、车辆、器具、玩具或若干其它产品中的任一者。在一个实施例中，主机装置108可直接连接到存储器装置100，但在其它实施例中，主机装置108可间接连接到存储器装置100(例如，通过联网连接或通过中间装置(例如，通过存储器控制器101))。
存储器装置100可采用多个外部端子，其包含耦合到命令总线和地址总线以分别接收命令信号CMD和地址信号ADDR的命令端子和地址端子。存储器装置可进一步包含接收芯片选择信号CS的芯片选择端子、接收时钟信号CK和CKF的时钟端子、接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI以及电压端子VDD、VSS和VDDQ。
存储器装置100的电力供应端子可供应有电力供应电势VDD和VSS。这些电力供应电势VDD和VSS可供应到内部电压产生电路170。内部电压产生电路170可基于电力供应电势VDD和VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似者。内部电势VPP可用于行解码器140中，内部电势VOD和VARY可用于包含于存储器装置100的存储器阵列150中的感测放大器中，且内部电势VPERI可用于许多其它电路块中。
电力供应端子也可供应有电力供应电势VDDQ。电力供应电势VDDQ可连同电力供应电势VSS一起被供应到输入/输出(IO)电路160。在本技术的实施例中，电力供应电势VDDQ可具有与电力供应电势VDD相同的电势。在本技术的另一实施例中，电力供应电势VDDQ可具有与电力供应电势VDD不同的电势。然而，专用电力供应电势VDDQ可用于IO电路160，使得由IO电路160产生的电力供应噪声并不传播到其它电路块。
时钟端子和数据时钟端子可供应有外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可供应到时钟输入电路120。CK信号和CKF信号可为互补的，且WCK信号和WCKF信号也可为互补的。互补时钟信号可具有相反的时钟电平且同时在相反时钟电平之间转变。例如，当时钟信号在低时钟电平时，互补时钟信号在高电平，且在时钟信号在高时钟电平时，互补时钟信号在低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
包含在时钟输入电路120中的输入缓冲器可接收外部时钟信号。例如，当由来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK信号和CKF信号和WCK信号和WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。内部时钟信号ICLK可供应到内部时钟电路130。内部时钟电路130可基于经接收的内部时钟信号ICLK和来自命令解码器115的时钟启用信号CKE提供各种相位和频率受控的内部时钟信号。例如，内部时钟电路130可包含时钟路径(图1中未展示)，其接收内部时钟信号ICLK且提供各种时钟信号(未展示)到命令解码器115。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可供应到IO电路160且可用作用于确定读取数据的输出时序和写入数据的输入时序的时序信号。可按多个时钟频率提供IO时钟信号，使得数据可按不同数据速率从存储器装置100输出且输入到存储器装置100。当需要较高的存储器速度时，可期望更高的时钟频率。当需要较低功耗时，可期望更低的时钟频率。内部时钟信号ICLK也可供应到时序产生器135且因此可产生可由命令解码器115、列解码器145及/或存储器装置100的其它组件使用的各种内部时钟信号。
存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150的存储器单元可经布置在多个存储器区中，且每一存储器区可包含多根字线(WL)、多根位线(BL)和布置在字线和位线的相交点的多个存储器单元。在一些实施例中，存储器区可为一或多个存储器库或存储器单元的另一布置。在这些和其它实施例中，存储器阵列150的存储器区可经布置在一或多个群组(例如，一或多个存储器库群组、一或多个逻辑存储器排或裸片等)中。存储器阵列150中的存储器单元可包含若干不同存储器媒体类型中的任一者，其包含电容式、磁阻式、铁电、相变或类似者。字线WL的选择可由行解码器140执行，且位线BL的选择可由列解码器145执行。感测放大器(SAMP)可针对对应位线BL提供且连接到至少一个相应局部I/O线对(LIOT/B)，其又可经由可充当开关的传输门(TG)耦合到至少相应一个主I/O线对(MIOT/B)。存储器阵列150也可包含板线和用于管理其操作的对应电路。
命令端子和地址端子可供应有来自存储器装置100外侧的地址信号和库地址信号。供应到地址端子的地址信号和库地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码的行地址信号(XADD)供应到行解码器140，且将经解码的列地址信号(YADD)供应到列解码器145。地址解码器110也可接收库地址信号(BADD)且将库地址信号供应到行解码器140和列解码器145两者。
命令端子和地址端子可供应有命令信号CMD、地址信号ADDR和芯片选择信号CS(例如，来自存储器控制器101及/或主机装置108)。命令信号可表示各种存储器命令(例如，包含存取命令，其可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以响应于提供到命令端子和地址端子的命令和地址。当提供有效CS信号到存储器装置100时，可解码命令和地址且可执行存储器操作。命令信号CMD可作为内部命令信号ICMD经由命令/地址输入电路105提供到命令解码器115。命令解码器115可包含解码内部命令信号ICMD以产生用于执行存储器操作的各种内部信号和命令(例如，选择字线的行命令信号和选择位线的列命令信号)的电路。内部命令信号也可包含输出和输入激活命令，例如到命令解码器115的时控命令CMDCK(未展示)。命令解码器115可进一步包含用于跟踪各种计数和值的一或多个寄存器118(例如，由存储器装置100接收的刷新命令或由存储器装置100执行的自我刷新操作的计数；经启用用于刷新操作的存储器区；最后编程及/或下一个将编程的存储器单元、存储器行、存储器列、存储器库、逻辑存储器排或裸片及/或其它存储器区；等等)。
当发出读取命令，且行地址和列地址被及时供应有读取命令时，可从由这些行地址和列地址指定的存储器阵列150中的存储器单元读取读取数据。读取命令可由命令解码器115接收，其可将内部命令提供到IO电路160，使得读取数据可根据RDQS时钟信号经由读/写(RW)放大器155和IO电路160从数据端子DQ、RDQS、DBI和DMI输出。读取数据可在由读取时延信息RL定义的时间提供，读取时延信息RL可编程在存储器装置100中(例如，编程在模式寄存器中(图1中未展示))。可相对于CK时钟信号的时钟循环定义读取时延信息RL。例如，当提供相关联读取数据时，读取时延信息RL可为由存储器装置100接收读取命令之后的CK信号的若干时钟循环。
当发出写入命令时，且行地址和列地址被及时供应有命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，其可将内部命令提供到IO电路160，使得写入数据可由IO电路160中的数据接收器接收，且经由IO电路160和RW放大器155供应到存储器阵列150。写入数据可写入由行地址和列地址指定的存储器单元中。写入数据可在由写入时延WL信息定义的时间被提供到数据端子。写入时延WL信息可在存储器装置100中编程(例如，在模式寄存器中(图1中未展示))。可相对于CK时钟信号的时钟循环定义写入时延WL信息。例如，当接收相关联接入数据时，写入时延信息WL可为由存储器装置100接收写入命令之后的CK信号的若干时钟循环。
如下文更详细描述，当发出写入命令时，供应有写入命令的行地址和列地址可对应于定义存储器装置100经配置以将新数据写入到其的一系列存储器区及/或位置的编程序列。以此方式，存储在存储器装置100上的数据在其写入到存储器阵列150的存储器单元时在存储器装置100上整合。例如，存储器系统190可按顺序将数据写入到存储器阵列150，从第一存储器区中的存储器单元(例如，存储器阵列150中的第一存储器库及/或每一存储器库群组中的存储器单元)开始。随着第一存储器区中的阈值数目个存储器单元被利用，存储器系统190可继续将数据写入到编程序列中的下一存储器区(例如，存储器阵列150中的下一存储器库及/或每一存储器库群组中的下一存储器库)。随着将数据写入到存储器阵列150的存储器单元，存储器系统190可跟踪最后编程或下一个将编程的存储器区及/或位置(例如，最后编程或下一个将编程的存储器单元、存储器行、存储器列、存储器库、逻辑存储器排或裸片等)，使得将对应于后续写入命令的数据写入到下一个将编程的存储器区及/或位置且整合存储器阵列150上存储的数据。在一些实施例中，存储器系统190可使用主机装置108上、存储器控制器101上及/或存储器装置100上的对应电路(例如，一或多个计数器(例如，CBR计数器)、寄存器(例如，寄存器118)、缓冲器、锁存器、嵌入式存储器等)跟踪最后编程及/或下一个将编程的存储器区及/或位置。在这些和其它实施例中，对应电路可在电力损失(例如，存储器装置100的断电)时复位，使得存储器系统190经配置以当存储器系统190随后通电时从编程序列中的第一存储器区及/或位置开始将数据写入到存储器单元。在一些实施例中，编程序列可存储在主机装置108、存储器控制器101及/或存储器装置100上。在这些和其它实施例中，编程序列可载入到主机装置108中、到存储器控制器101中及/或到存储器装置100中(例如，在存储器系统190通电时)。
存储器阵列150可如本文描述那样刷新或维持以防止归因于电荷泄露或印记效应的数据丢失。如本文描述的刷新操作可由存储器系统190(例如，由主机装置108、存储器控制器101及/或存储器装置100)起始，且可包含存取一或多个行(例如，WL)且将经存取的行的单元放电到对应SAMP。当行经打开时(例如，在经存取WL经激励时)，SAMP可比较来源于放电单元的电压与参考。接着，SAMP可将逻辑值(例如，充电单元)回写到针对给定逻辑状态的标称值。在一些情况中，此回写过程可增加单元的电荷以改善上文论述的放电问题。在其它情况中，回写过程可反转单元的数据状态(例如，从高到低或从低到高)以改善磁滞偏移、材料去极化或类似者。也可采用其它刷新方案或方法。
在一个方法中，存储器装置100可经配置以同时刷新存储器阵列150的每一存储器库中的同一行存储器单元。在另一方法中，存储器装置100可经配置以循序刷新存储器阵列150的每一存储器库中的同一行存储器单元。在又一方法中，存储器装置100可进一步包含经配置以跟踪行(例如，字线)地址的电路(例如，一或多个寄存器、锁存器、嵌入式存储器、计数器等)，所述行地址各自对应于存储器阵列150中的存储器库中的一者。在此方法中，在刷新一个存储器库中的另一行之前，不约束存储器装置100刷新存储器阵列150的每一存储器库中的同一行。
不管刷新方法如何，存储器装置100可经配置以在给定刷新速率或时间窗内(例如，32ms、28ms、25ms、23ms、21ms、18ms、16ms、8ms等)刷新存储器阵列150中的存储器单元。在这些实施例中，存储器系统190可经配置以根据指定最小步调tREFI将刷新命令供应到存储器装置100。例如，存储器系统190可经配置以至少每7.8μs将一或多个刷新命令供应到存储器装置100，使得在32ms时间窗内将大约最少4000个刷新命令供应到存储器装置100。
如上文解释，刷新存储器阵列150中的存储器单元可消耗大量IO带宽和电力，尤其在存储器单元数目、指定最小步调tREFI及/或刷新速率增加时。另外，不太可能在任何给定时间利用(例如，用非陈旧数据编程及/或存储非陈旧数据)存储器阵列150中的每一存储器单元。因此，在每一刷新操作期间刷新存储器阵列150中的每一存储器单元(如在常规的刷新操作期间执行)导致刷新不被利用及/或含有垃圾数据的存储器单元，此构成IO带宽及/或电力的浪费。
图2是示意性说明存储器阵列150中的存储器区(在此情况中为存储器库群组251)的图。如展示，存储器库群组251包含四个存储器库255到258，其各自具有多根字线WL0到WL95和多根位线BL0到BL15。存储器库255到258中的每一者进一步包含分别在相应字线WL0到WL95和位线BL0到BL17的相交点的存储器单元265到268。
图2中说明的存储器库群组251的存储器库255进一步包含可操作地连接到存储器库255到258的抑制电路278。虽然说明为图2中的存储器库的部分，但是在其它实施例中，抑制电路278可定位在存储器系统190上的其它位置，例如在存储器装置100上(例如，存储器阵列150内侧或外侧，在除了存储器库255外或替代存储器库255的存储器阵列150的一或多个其它存储器库上及/或散布在其上等)、在存储器控制器101上及/或在主机装置108上的其它位置。在一些实施例中，存储器系统190可包含多个抑制电路278。例如，存储器系统190可包含每个存储器区(例如，每个存储器库群组、每个逻辑存储器排或裸片等)一个抑制电路278。抑制电路278可包含各种硬件及/或软件组件，例如，锁存器、寄存器、计数器、控制门及/或组合逻辑(例如，以跟踪所利用的存储器单元)。
在一些实施例中，抑制电路278可由存储器系统190使用以启用一或多个存储器库255到258来接收刷新命令及/或停用一或多个存储器库255到258使其无法接收刷新命令。例如，抑制电路278可通过在存储器装置100的刷新操作期间屏蔽存储器库255而停用储器库255使其无法接收刷新命令(例如，以默认方式或直到存储器库255寄存激活)。在停用时，抑制电路278可防止存储器库255接收从存储器系统190发出的刷新命令，借此防止刷新存储器库255的存储器单元265。以此方式，节省原本将由存储器装置100消耗以刷新存储器库255的存储器单元265的电力。
在一些实施例中，在存储器库255的存储器单元265经编程或以其它方式经利用(例如，用于存储非陈旧数据)时，存储器系统190可使用抑制电路278启用存储器库255(例如，在存储器库255寄存激活之后)以通过在存储器装置100的刷新操作期间解除屏蔽存储器库255而接收刷新命令。在其它实施例中，可启用存储器库255以按默认方式接收刷新命令(例如，通过在存储器装置100的刷新操作期间最初不屏蔽存储器库255)。当启用时，存储器库255可接收由存储器系统190发出的刷新命令，使得刷新存储器库255的存储器单元265。在这些和其它实施例中，当不再利用存储器库255的存储器单元265(例如，存储器单元265经擦除、不再编程及/或用陈旧数据编程)时，存储器系统190可使用抑制电路278以停用存储器库255使其无法接收由存储器系统190发出的刷新命令。在一些实施例中，使用抑制电路278停用存储器库255使其无法接收刷新命令可包含切换存储器库255的复位引脚使得存储器库255复位。在这些和其它实施例中，存储器系统190可经配置以响应于存储器装置100的电力损失事件而停用存储器装置100中的存储器库的全部或子集。在这些和其它实施例中，抑制电路278可通过屏蔽存储器库255而使存储器库255无法接收刷新命令。
在一些实施例中，存储器库255可为存储在存储器系统190上的编程序列中的存储器装置100的第一存储器区。因此，如上文论述，存储器系统190可经配置以在将数据写入到其它存储器区的存储器单元之前根据编程序列将数据写入到存储器库255的存储器单元265(例如，在将数据写入到存储器阵列150中的其它存储器库的存储器单元(图1)及/或根据编程序列分别写入到存储器库群组251中的其它存储器库256到258的存储器单元266到268之前)。随着存储器库255的存储器单元265的阈值数目个(例如，全部或部分)存储器单元被利用(例如，经编程及/或存储非陈旧数据)，存储器系统190可经配置以将数据写入到编程序列中的下一存储器区中的存储器单元(例如，到存储器阵列150中的下一存储器库的存储器单元及/或到存储器库群组251中的其它存储器库256、257及/或258的存储器单元266、267及/或268)，使得存储在存储器装置100上的数据在其写入到存储器装置100时被整合。在这些实施例中，抑制电路278及/或编程序列中的下一存储器区的其它对应抑制电路可启用下一存储器区的存储器单元来接收刷新命令(例如，在下一存储器区已经寄存激活之后)。在一些实施例中，抑制电路可通过在刷新操作期间解除屏蔽下一存储器区而启用下一存储器区，使得刷新在下一存储器区处的存储器单元。
在一些实施例中，存储器系统190可经配置以改变或更改存储器装置100的编程序列。例如，存储器系统190可包含第一存储器区和在编程序列中比第一存储器区更迟的第二存储器区。在这些实施例中，存储器系统190可经配置以在第二存储器区变得比第一存储器区更活动(例如，第二存储器区的存储器单元被更多地利用)时更改编程序列。在这些实施例中，另一存储器区的存储器单元(例如，编程序列中更后的第二及/或另一存储器区的存储器单元)可移动到在编程序列中在第一存储器区的存储器单元之前及/或可移动到编程序列的开头。在这些和其它实施例中，存储器系统190可经配置以将第一存储器区的存储器单元放置在编程序列的结尾或编程序列内的另一位置处，使得第二或其它存储器区的存储器单元在第一存储器区的存储器单元之前被编程。此可允许第一存储器区的存储器单元随着时间的推移变得不被利用(例如，被擦除、不再被编程及/或用陈旧数据编程)。此又可允许存储器系统190停用第一存储器区的存储器单元使其无法接收刷新命令(例如，通过使用抑制电路278及/或其它对应抑制电路来在存储器装置100的刷新操作期间屏蔽第一存储器区)，借此在刷新操作期间节省电力。
在这些及其它实施例中，存储器系统190可经配置以在存储在第一存储器区的存储器单元上的数据变为陈旧，不再对第一存储器区的存储器单元进行编程及/或擦除第一存储器区的存储器单元时更改编程序列。在这些及其它实施例中，存储器系统190可经配置以周期性更改编程序列。例如，存储器系统190可经配置以周期性更改编程序列以延长存储器阵列150中的存储器单元的寿命。
在这些及其它实施例中，存储器系统190可经配置以重新整合存储器区内(例如，存储器库255内)及/或跨存储器阵列150中的多个存储器区(例如，跨存储器库群组251的存储器库255到258中的一或多者)的数据。例如，随着存储器库255中的一些存储器单元265变得不被利用，而存储器库255中的其它存储器单元265保持被利用，存储到存储器库255及/或存储器阵列150上的数据可变得不被整合。作为响应，在一些实施例中，存储器系统190可经配置以将存储器库255的经利用存储器单元265中存储的数据传送(例如，重写)到存储器库255内的(例如，物理或逻辑连续的)存储器位置的存储器单元265。因此，可重新整合存储在存储器库255上的数据，且存储器库255中的更大量的(例如，物理或逻辑连续的)存储器单元265可用以在后续写入操作中存储数据。在这些和其它实施例中，存储器系统190可经配置以更改编程序列，使得存储器库255的不被利用存储器单元265在编程序列中的其它存储器区的存储器单元之前编程。在这些和其它实施例中，存储器系统190可经配置以将存储器库255的经利用存储器单元265中存储的数据传送(例如，重写)到存储器阵列150中的另一存储器区的存储器单元(例如，到更活动的存储器库的存储器单元)。以此方式，可重新整合存储到存储器阵列150的数据。另外，在一些实施例中，一旦存储在存储器库255的经利用存储器单元265上的数据传送到存储器阵列150的另一存储器区，存储器系统190便可停用存储器库255使其无法接收刷新命令，借此在刷新操作期间节省电力且打开存储器库255的存储器单元265以在后续写入操作期间存储数据。
虽然上文在存储器阵列150中的整个存储器库的内容背景中主要论述存储器区，但以上操作中的任一者可在存储器系统190的不同层级执行。例如，在其它实施例中，存储器区可包含个别存储器单元及/或存储器装置100(例如，逻辑存储器排或裸片)内部的字线及相关联位线的组合。因此，在其中存储器区包含逻辑存储器排或裸片的实施例中，存储器系统190可使用抑制电路来启用整个逻辑存储器排或裸片来接收刷新命令或停用整个逻辑存储器排或裸片使其无法接收刷新命令，使得给定逻辑存储器排或裸片中的一或多个存储器库经启用(例如，未屏蔽或未被屏蔽)来接收刷新命令或经停用(例如，经屏蔽)而无法接收刷新命令。在这些和其它实施例中，抑制电路可停用给定逻辑存储器排或裸片，直到逻辑存储器排或裸片或逻辑存储器排或裸片内的个别存储器库寄存激活。在这些及其它实施例中，停用先前启用的逻辑存储器排或存储器裸片可包含切换先前启用的逻辑存储器排或裸片及/或先前启用的逻辑存储器排或裸片中的存储器库的一或多个复位引脚(例如，响应于存储器装置100的电力损失事件)。此外，虽然上文在发出传递到个别存储器区(例如，逻辑存储器排或裸片、存储器库等)或从个别存储器区屏蔽的一个刷新命令的内容背景中论述存储器系统190，但在其它实施例中，存储器系统190可经配置以发出一个以上刷新命令。例如，在其它实施例中，存储器系统190可经配置以个别地发出刷新命令到经启用以接收刷新命令的存储器装置100的每一存储器区。
图3A到3D是说明根据本技术的各种实施例配置的存储器装置的各种例程的流程图。特定来说，图3A是说明编程例程350的流程图，图3B是说明刷新例程360的流程图，图3C是说明重新整合例程370的流程图，且图3D是说明停用例程380的流程图。在一些实施例中，例程350、360、370及/或380可至少部分通过存储器装置、可操作地连接到存储器装置的存储器控制器及/或可操作地连接到存储器控制器及/或存储器装置的主机装置执行。例如，例程350、360、370及/或380可通过行解码器、抑制电路、CBR计数器、存储器阵列、存储器库及/或逻辑存储器排或裸片执行。在这些和其它实施例中，例程350、360、370及/或380的步骤的全部或子集可通过存储器装置的其它组件(例如，命令解码器)、通过存储器控制器的组件、通过主机装置的组件及/或通过含有存储器装置的存储器系统的其它组件执行。
参考图3A，例程350可在框351处通过接收写入/编程命令而开始。在一些实施例中，写入命令可通过可操作地连接到存储器装置的主机装置及/或存储器控制器发出。在这些和其它实施例中，写入命令可通过存储器装置及/或存储器系统的其它组件发出。
在框352，例程350可根据编程序列将数据写入到存储器装置的下一存储器区(例如，下一可用存储器区)。编程序列可定义例程350循序将数据写入到其的存储器装置中的存储器区及/或位置(例如，存储器行(字线)、存储器列(位线)、存储器库、存储器库群组、逻辑存储器排或裸片等)的顺序。在一些实施例中，编程序列可为预定义编程序列(例如，在存储器装置的制造及/或通电期间定义的序列)。在这些和其它实施例中，编程序列可存储在存储器装置及/或存储器系统的其它组件上(例如，在主机装置上及/或在存储器控制器上)。在这些和其它实施例中，编程序列可载入到存储器装置、存储器控制器及/或主机装置中(例如，在存储器装置通电时)。
在一些实施例中，例程350可通过将对应值存储在存储器装置上、存储器控制器上及/或主机装置上而跟踪编程序列中的最后编程或接下来将编程的存储器区(例如，存储器行(字线)、存储器列(位线)、存储器库、存储器库群组、逻辑存储器排或裸片等)。在这些实施例中，例程350可参考编程序列(例如，经存储值)以确定对应于下一可用存储器区的一或多个行及列地址，以将对应于下一可用存储器区的一或多个行及列地址供应到存储器装置，及/或将数据写入到在对应一或多个行及列地址处的下一可用存储器区的存储器单元。例如，在存储器装置通电之后，例程350可首先检索对应于编程序列中的第一存储器区(例如，存储器装置中的第一存储器库及/或逻辑存储器排或裸片、每一存储器库群组中的第一存储器库等)的一或多个行及列地址，将对应于编程序列中的第一存储器区的一或多个行及列地址供应到存储器装置及/或将数据写入到在对应于一或多个行及列地址的存储器位置处的编程序列中的第一存储器区。如下文关于框355更详细描述，例程350可更新存储的值以反映最后编程及/或下一个将编程的存储器区，使得例程350可参考存储的值且在后续写入操作期间将数据写入到下一个将编程的存储器区。
在框353，例程350确定是否停用下一可用的存储器区使其无法接收刷新命令。在一些实施例中，例程350可通过使用存储在存储器装置上、存储在存储器控制器上及/或存储在主机装置上的表及/或其它值跟踪且确定启用哪些存储器区来接收刷新操作及/或停用哪些存储器区使其无法接收刷新操作。如果例程350确定停用下一可用的存储器区使其无法接收刷新操作，那么例程350可继续进行到框354。另一方面，如果例程350确定停用下一可用的存储器区使其无法接收刷新操作，那么例程350可继续进行到框355。
在框354，例程350可启用下一可用的存储器区以接收刷新命令。在一些实施例中，例程350可使用对应于下一可用存储器区的抑制电路来启用下一可用的存储器区以接收刷新命令。在这些和其它实施例中，例程350可通过寄存下一可用存储器区的激活(例如，用主机装置、用存储器控制器及/或用存储器装置)而启用下一可用的存储器区来接收刷新命令。例如，可通过默认方式停用存储器装置中的存储器区使其无法接收刷新操作，直到下一可用的存储器区上的存储器单元经利用(例如，用非陈旧数据编程及/或存储非陈旧数据)。在这些实施例中，在例程350第一次将数据写入到下一可用的存储器区的存储器单元时，例程350可寄存下一可用存储器区的激活以启用下一可用存储器区以接收刷新命令。在这些及其它实施例中，存储器区可通过屏蔽下一可用存储器区使其无法接收刷新命令而使存储器区无法接收刷新命令。在这些实施例中，例程350可通过在刷新操作期间移除下一可用存储器区屏蔽(例如，通过解除屏蔽)而启用下一可用存储器区来接收刷新命令。
在框355，例程350可更新在框352参考的存储值以反映最后编程或下一个将编程的存储器区。以此方式，例程350可在后续写入操作期间参考更新值且可根据编程序列将数据写入到存储器装置，使得存储在存储器装置上的数据在其写入到存储器装置时被整合。如下文关于例程380(图3D)更详细描述，例程380可在电力损失的事件中将存储值复位到存储器装置，使得在存储值已经复位且存储器装置通电之后，例程350将数据写入到编程序列中的第一存储器区。
参考图3B，刷新例程360可在框361处通过接收刷新命令开始。在一些实施例中，刷新命令可通过可操作地连接到存储器装置的主机装置及/或存储器控制器发出。在这些和其它实施例中，刷新命令可通过存储器装置及/或存储器系统的另一组件发出。
在框362，例程360可将刷新命令分布到经启用以接收刷新命令的存储器装置的存储器区。在一些实施例中，例程360可通过将刷新命令个别地发送到每一启用的存储器区而将刷新命令分布到启用的存储器区。在其它实施例中，例程360可通过屏蔽停用的存储器区(例如，使用对应抑制电路)使其无法接收发送到存储器装置中的存储器区的全部或子集的刷新命令而将刷新命令分布到启用的存储器区。
在框363，例程360可刷新接收刷新命令的存储器区的存储器单元。在一些实施例中，例程360可通过存取存储器区的一或多个行(例如，WL)且将经存取行的单元放电到对应SAMP而刷新存储器单元。当行经打开时(例如，当经存取字线经激励时)，例程360可比较来源于放电单元的电压与参考，及/或例程360可将逻辑值(例如，充电单元)回写到针对给定逻辑状态的标称值。在一些情况中，回写过程可增加单元的电荷以改善上文论述的放电问题。在其它情况中，回写过程可反转单元的数据状态(例如，从高到低或从低到高)以改善磁滞偏移、材料去极化或类似者。以此方式，响应于在框361接收的刷新命令仅刷新经启用存储器区的存储器单元。
参考图3C，重新整合例程370可在框371处通过确定一或多个存储器区上存储的数据是否被整合而开始。在一些实施例中，例程370可通过确定存储陈旧数据的存储器单元的存储器位置而确定一或多个存储器区上存储的数据是否被整合。在这些和其它实施例中，例程370可通过跟踪存储非陈旧数据的存储器单元的存储器位置而确定一或多个存储器区上存储的数据是否被整合。如果例程370确定一或多个存储器区上存储的数据不被整合，那么例程370可继续进行到框372。另一方面，如果例程370确定一或多个存储器区上存储的数据被整合，那么例程370可继续进行到框373。
在框372，例程370可重新整合存储到存储器装置的一或多个存储器区的数据。在一些实施例中，例程370可通过将存储器区(例如，存储器库)上存储的数据传送到同一存储器区上的物理或逻辑连续存储器位置而重新整合一或多个存储器区上存储的数据。在这些和其它实施例中，例程370可通过将存储器区(例如，存储器库上)上存储的数据传送到另一存储器区(例如，另一存储器库)上的存储器位置(例如，物理或逻辑连续存储器位置)而重新整合一或多个存储器区上存储的数据。
在框373，例程370可确定编程序列中更迟的存储器装置的存储器区是否比编程序列中更早的存储器装置的存储器区更活动。在一些实施例中，当存储器区的存储器单元比另一存储器区的存储器单元更多被利用(例如，用非陈旧数据编程及/或存储非陈旧数据)时，存储器区可视为比存储器装置的另一存储器区更活动。如果例程370确定编程序列中更迟的存储器装置的存储器区比编程序列中更早的存储器区更活动，那么例程370可继续进行到框374。
在框374，例程370可更新(例如，改变或更改)存储器装置的编程序列。例如，例程370可将编程序列中更迟的存储器装置的更活动存储器区移动到编程序列中更早的较不活动存储器区之前(使得在编程序列中，更活动的存储器区在较不活动存储器区之前)。在这些实施例中，例程350(图3A)可经配置以在将数据写入到较不活动存储器区之前将数据写入到更活动的存储器区。因此，较不活动存储器区的存储器单元可变为不被利用(例如，将较不活动的存储器区上的数据传送到另一存储器区，从而允许较不活动的存储器区上存储的数据变为陈旧数据等)及/或可停用较不活动的存储器区使其无法接收刷新命令(如下文关于图3D中说明的停用例程380论述)。在这些和其它实施例中，例程370可将较不活动的存储器区定位在编程序列内的末尾或另一位置。
在这些和其它实施例中，例程370可在不考虑编程序列中更迟的存储器区是否比编程序列中更早的存储器区更活动的情况下更新编程序列。例如，例程370可更改编程序列中的存储器区的顺序，使得另一存储器区被列为编程序列中的第一存储器区且因此在其它存储器区之前被编程。以此方式，例程370可通过将数据的编程分布在多个存储器区的存储器单元各处及/或启用其它存储器单元用于刷新操作而延长存储器装置中的存储器单元的寿命。
参考图3D，停用例程380可在框381开始确定经启用以接收刷新命令的存储器区的存储器单元不被利用(例如，不被编程、擦除及/或存储陈旧数据)。在一些实施例中，例程380可在存储器区中的阈值数目个(例如，全部或部分)存储器单元不被利用时确定存储器区的存储器单元不被利用。如果例程380确定经启用存储器区的存储器单元不被利用，那么例程380可继续进行到框383。另一方面，如果例程380确定经启用存储器区的存储器单元经利用(例如，用非陈旧数据编程及/或存储非陈旧数据)，那么例程380可继续进行到框382。
在框382，例程380可确定是否已经发生电力损失事件。在一些实施例中，当供应到存储器装置的电力中断(例如，达阈值时间段)或结束时，可发生电力损失事件。如果例程380确定已经发生电力损失事件，那么例程380可继续进行到框383。
在框383，例程可停用一或多个存储器区使其无法接收刷新命令。例如，在电力损失事件中，例程380可停用存储器装置的存储器区的全部或子集使其无法接收刷新操作。在这些和其它实施例中，当例程380确定存储器区的存储器单元的全部或子集不被利用时，例程380可停用另外启用的存储器区使其无法接收刷新操作。在一些实施例中，例程380可通过使用对应抑制电路停用存储器区使其无法接收刷新命令。在这些及其它实施例中，例程380可通过屏蔽存储器区使其无法接收由存储器装置接收的刷新命令而停用存储器区使其无法接收刷新命令，如上文关于刷新例程360论述(图3B)。在这些及其它实施例中，例程380可在停用存储器区使其无法接收刷新命令时切换存储器区的复位引脚。
虽然以特定顺序论述且说明例程350、360、370和380的步骤，但分别由图3A到3D中的例程350、360、370和380说明的方法并不如此限制。在其它实施例中，可以不同顺序执行所述方法。在这些及其它实施例中，可在例程350、360、370和380的步骤的任一者之前、期间及/或之后执行例程350、360、370和380的其它步骤中的任一者。例如，(i)可在框353及/或354之前执行图3A中说明的编程例程350的框355；(ii)可在框371、372、及/或373之前执行图3C中说明的重新整合例程370的框373及/或374；及/或(iii)可在框381及/或382之前执行图3D中说明的停用例程380的框382及/或383。此外，所属领域的技术人员将轻易认识到所说明的方法可更改且仍处在本技术的这些和其它实施例内。例如，图3A到3D中说明的例程350、360、370、和380的一或多个步骤可在一些实施例中省略及/或重复。在这些和其它实施例中，可组合例程350、360、370、和380的一或多个步骤以形成存储器装置的一或多个其它例程。
图4是根据本技术的实施例的包含存储器装置的系统的示意图。上文参考图1到3D描述的前述存储器装置中的任一者可并入许多更大及/或更复杂系统中的任一者中，其代表性实例是图4中示意性展示的系统490。系统490可包含半导体装置组合件400、电源492、驱动器494、处理器496及/或其它子系统和组件498。半导体装置组合件400可包含大体类似于上文参考图1到3D描述的存储器装置的特征的特征，且因此可包含存储器内容认证的各种特征。所得系统490可执行各种功能中的任一者，例如存储器存储、数据处理及/或其它合适功能。因此，代表性系统490可包含(不限于)手持装置(例如，移动电话、平板计算机、数字阅读器和数字音频播放器)、计算机、车辆、器具和其它产品。系统490的组件可容置在单个单元中或分布在多个互连单元中(例如，通过通信网络)。系统490的组件也可包含远程装置和各种计算机可读媒体中的任一者。
结论
本技术的实施例的以上详细描述不希望是详尽的或将本技术限制于上文揭示的精确形式。虽然在上文中出于说明的目的描述本技术的特定实施例及/或实例，但所属领域的技术人员将认识到各种等效的修改在本发明计算的范围中是可能的。例如，虽然步骤以给定顺序呈现及/或论述，但替代性实施例可以不同顺序执行步骤。此外，也可组合本文描述的各种实施例以提供进一步实施例。
根据上文，将了解，已经出于说明的目的在本文中描述本技术的特定实施例，但为人熟知的结构和功能尚未详细展示或描述以避免不必要地模糊对本技术的实施例的描述。在内容背景允许的情况下，单数术语或复数术语也可分别包含复数术语或单数术语。此外，除非单词“或”明确限于仅意味着参考两个或两个以上项目的列表的从其它项目排除的单个项目，否则在此列表中使用“或”将解释为包含(a)列表中的任何单个项目、(b)列表中的任一个目或(c)列表中的项目的任何组合。在内容背景允许的情况下，单数或复数术语也可分别包含复数或单数术语。另外，术语“包括”、“包含”、“具有”和“带有”始终用于意味着至少包含所陈述的特征，使得不排除任何更大数目个相同特征及/或额外类型的其它特征。
根据上文，也将了解，在不脱离本技术的情况下做出各种修改。例如，本技术的各种组件可进一步分为子组件，或可组合及/或集成本技术的各种组件和功能。此外，虽然已经在本技术的特定实施例的内容背景中描述与所述实施例相关的优势，但其它实施例也可展现此类优势，且并非所有实施例都必须展现此类优势以落入本技术的范围内。因此，本发明及相关联技术可涵盖本文未明确展示或描述的其它实施例。

Claims (25)

1.一种存储器装置，其包括：
存储器阵列，其包含经配置在多个存储器区中的多个存储器单元；及
抑制电路，其经配置以在所述存储器装置的刷新操作期间停用所述多个存储器区的存储器区使其无法接收刷新命令，使得不刷新所述存储器区的存储器单元。
2.根据权利要求1所述的存储器装置，其中所述抑制电路经配置以通过针对所述刷新命令屏蔽所述存储器区而停用所述存储器区使其无法接收所述刷新命令。
3.根据权利要求1所述的存储器装置，其中所述抑制电路经进一步配置以在停用所述存储器区使其无法接收所述刷新命令时切换所述存储器区的复位引脚。
4.根据权利要求1所述的存储器装置，其中所述抑制电路经配置以在使所述存储器装置通电之后或响应于所述存储器装置的电力损失而停用所述存储器区使其无法接收所述刷新命令。
5.根据权利要求1所述的存储器装置，其中所述抑制电路经配置以在所述存储器区的所述存储器单元中的任一者都不包含有效非陈旧数据时停用所述存储器区使其无法接收所述刷新命令。
6.根据权利要求1所述的存储器装置，其中所述存储器区是存储器库。
7.根据权利要求6所述的存储器装置，其中所述存储器库是所述存储器阵列中的第一存储器库及/或所述存储器阵列的存储器库群组中的第一存储器库。
8.根据权利要求1所述的存储器装置，其中所述存储器区是逻辑存储器排或裸片。
9.根据权利要求1所述的存储器装置，其中所述抑制电路经进一步配置以启用所述存储器区接收所述刷新命令，使得响应于所述存储器区接收激活命令，在所述刷新操作期间刷新所述存储器区的所述存储器单元。
10.一种用于刷新存储在存储器装置的存储器阵列中的数据的方法，所述方法包括在所述存储器装置的刷新操作期间，停用所述存储器阵列的多个存储器区中的存储器区使其无法接收刷新命令，使得不刷新所述存储器区的存储器单元。
11.根据权利要求10所述的方法，其中所述停用包含针对所述刷新命令屏蔽所述存储器区及/或切换所述存储器区的复位引脚。
12.根据权利要求10所述的方法，其中所述停用包含在使所述存储器装置通电之后或响应于所述存储器装置的电力损失而停用所述存储器区使其无法接收所述刷新命令。
13.根据权利要求10所述的方法，其中所述停用包含在利用所述存储器区的少于阈值数目个所述存储器单元时停用所述存储器区使其无法接收所述刷新命令。
14.根据权利要求10所述的方法，其进一步包括启用所述存储器区接收所述刷新命令，使得响应于所述存储器区接收激活命令，在所述刷新操作期间刷新所述存储器区的所述存储器单元。
15.一种存储器系统，其包括：
存储器控制器；
存储器装置，其可操作地连接到所述存储器控制器，
其中所述存储器装置包含存储器阵列，其具有经配置在多个存储器区中的多个存储器单元，且
其中所述存储器控制器经配置以跟踪包含所利用的存储器单元的存储器区；以及
抑制电路，其经配置以在所述存储器装置的刷新操作期间停用所述多个存储器区的存储器区使其无法接收刷新命令，使得不刷新所述存储器区的存储器单元。
16.根据权利要求15所述的存储器系统，其中所述抑制电路经配置以通过针对刷新命令屏蔽所述存储器区而使所述存储器区无法接收所述刷新命令。
17.根据权利要求15所述的存储器系统，其中所述抑制电路经配置以在所述存储器区的所述存储器单元的任一者都不包含有效非陈旧数据时停用所述存储器区。
18.根据权利要求15所述的存储器系统，其中：
所述存储器区是第一存储器区；
所述多个存储器区包含第二存储器区；且
所述存储器系统经配置以在将数据写入到所述第二存储器区的存储器单元之前将数据写入到所述第一存储器区的所述存储器单元。
19.根据权利要求15所述的存储器系统，其中：
所述存储器区是第一存储器区；
所述多个存储器区包含第二存储器区；且
所述存储器系统经配置以在将数据写入到所述第一存储器区的所述存储器单元之前将数据写入到所述第二存储器区的存储器单元。
20.根据权利要求19所述的存储器系统，其中所述存储器系统经进一步配置以在所述第一存储器区变得比所述第二存储器区更活动时仅在将数据写入到所述第一存储器区的所述存储器单元之后才将数据写入到所述第二存储器区的所述存储器单元。
21.根据权利要求15所述的存储器系统，其中所述抑制电路经进一步配置以启用所述存储器区接收所述刷新命令，使得在利用所述存储器区的阈值数目个所述存储器单元时，在所述刷新操作期间刷新所述存储器区的所述存储器单元。
22.根据权利要求21所述的存储器系统，其中所述存储器区的所述存储器单元的所述阈值数目为零。
23.根据权利要求15所述的存储器系统，其中所述抑制电路经进一步配置以启用所述存储器区接收所述刷新命令，使得响应于所述存储器区接收激活命令，在所述刷新操作期间刷新所述存储器区的所述存储器单元。
24.根据权利要求15所述的存储器系统，其中所述抑制电路经配置以响应于所述存储器装置的电力损失事件而停用所述存储器区使其无法接收所述刷新命令。
25.根据权利要求15所述的存储器系统，其中所述存储器区是所述存储器阵列的存储器库或逻辑存储器排或裸片。
CN201911235624.0A 2018-12-31 2019-12-05 具有部分阵列刷新的存储器 Withdrawn CN111383681A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/237,013 US10762946B2 (en) 2018-12-31 2018-12-31 Memory with partial array refresh
US16/237,013 2018-12-31

Publications (1)

Publication Number Publication Date
CN111383681A true CN111383681A (zh) 2020-07-07

Family

ID=71122137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911235624.0A Withdrawn CN111383681A (zh) 2018-12-31 2019-12-05 具有部分阵列刷新的存储器

Country Status (2)

Country Link
US (4) US10762946B2 (zh)
CN (1) CN111383681A (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102650828B1 (ko) * 2016-05-20 2024-03-26 삼성전자주식회사 둘 이상의 프로세서에 의해 공유되는 메모리 장치 및 상기 메모리 장치를 포함하는 시스템
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10803926B2 (en) 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11062755B2 (en) 2019-11-25 2021-07-13 Micron Technology, Inc. Memory with partial bank refresh
US11487454B2 (en) * 2019-12-05 2022-11-01 Sandisk Technologies Llc Systems and methods for defining memory sub-blocks
KR20210098728A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 적층형 메모리 장치 및 상기 적층형 메모리 장치의 동작 방법
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030028711A1 (en) * 2001-07-30 2003-02-06 Woo Steven C. Monitoring in-use memory areas for power conservation
US20090225616A1 (en) * 2008-03-05 2009-09-10 Wolfgang Hokenmaier Memory that retains data when switching partial array self refresh settings
CN101743597A (zh) * 2007-05-21 2010-06-16 美光科技公司 用以选择存储器区域的方法、电路及系统
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
KR100604836B1 (ko) 2004-02-26 2006-07-26 삼성전자주식회사 어드레스 버스 라인 상에 동시 양방향 입출력（ｓｂｄｉ／ｏ）회로를 채용하는 메모리 시스템
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
KR20120132287A (ko) 2011-05-27 2012-12-05 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 패키지 및 반도체 메모리 장치의 집적도 증대 방법
US8848462B2 (en) 2011-10-11 2014-09-30 Mediatek Inc. Low power memory controllers
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
KR102111738B1 (ko) 2013-06-05 2020-05-15 삼성전자주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
US20160218739A1 (en) * 2014-02-17 2016-07-28 Mediatek Inc. Data access methods and data access devices utilizing the same
US10008265B2 (en) * 2014-09-06 2018-06-26 NEO Semiconductor, Inc. Method and apparatus for providing three-dimensional integrated nonvolatile memory (NVM) and dynamic random access memory (DRAM) memory device
JP6293692B2 (ja) * 2015-03-13 2018-03-14 東芝メモリ株式会社 メモリシステム
KR102326018B1 (ko) 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR20170030305A (ko) 2015-09-09 2017-03-17 삼성전자주식회사 메모리 장치의 리프레쉬 방법
US10389380B2 (en) * 2016-04-20 2019-08-20 SK Hynix Inc. Efficient data path architecture for flash devices configured to perform multi-pass programming
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
KR102387960B1 (ko) * 2018-07-23 2022-04-19 삼성전자주식회사 컨트롤러 및 그것의 동작 방법
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10803926B2 (en) 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US11062755B2 (en) 2019-11-25 2021-07-13 Micron Technology, Inc. Memory with partial bank refresh
US10978134B1 (en) 2019-12-30 2021-04-13 Alibaba Group Holding Limited Method and device for refreshing memory
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030028711A1 (en) * 2001-07-30 2003-02-06 Woo Steven C. Monitoring in-use memory areas for power conservation
CN101743597A (zh) * 2007-05-21 2010-06-16 美光科技公司 用以选择存储器区域的方法、电路及系统
US20090225616A1 (en) * 2008-03-05 2009-09-10 Wolfgang Hokenmaier Memory that retains data when switching partial array self refresh settings
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术

Also Published As

Publication number Publication date
US20240177761A1 (en) 2024-05-30
US20220189540A1 (en) 2022-06-16
US20200357461A1 (en) 2020-11-12
US11908508B2 (en) 2024-02-20
US10762946B2 (en) 2020-09-01
US20200211636A1 (en) 2020-07-02
US11276454B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
US11908508B2 (en) Memory with partial array refresh
CN111383676B (zh) 存储器装置、存储器系统及相关方法
US10854270B2 (en) Memory with internal refresh rate control
CN112997251B (zh) 具有行锤击地址锁存机构的设备
CN111433850B (zh) 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统
US11934326B2 (en) Memory with improved command/address bus utilization
US11581031B2 (en) Memory with partial bank refresh
US11468938B2 (en) Memory with programmable refresh order and stagger time
CN114582387A (zh) 存储器装置的刷新期间的条件行激活和存取以及相关联方法和系统
US10990317B2 (en) Memory with automatic background precondition upon powerup
US11532358B2 (en) Memory with automatic background precondition upon powerup

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200707

WW01 Invention patent application withdrawn after publication