CN109961813A - 动态随机存取存储器 - Google Patents

Abstract

本公开提供一种动态随机存取存储器，即DRAM。该动态随机存取存储器包括一存储器阵列及一更新元件。该存储器阵列包括一第一存储列和一第二存储列，其中该第一存储列的一保留能力与该第二存储列的一保留能力不同。该更新元件被配置为以一第一方式更新该第一存储列，并以一第二方式更新该第二存储列。

Description

动态随机存取存储器

本申请主张2017年12月22日申请的美国临时申请第62/609,606号及2018年1月10日申请的美国正式申请第15/866,955号的优先权及益处，该美国临时申请及该美国正式申请的内容以全文引用的方式并入本文中。

技术领域

本公开关于一种动态随机存取存储器(DRAM)，并且更具体而言关于管理DRAM上的更新操作。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元(字节)的资料储存在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷储存在电容器中，则根据所使用的惯例，该单元被称为储存逻辑高。如果不存在电荷，则称该单元储存逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新储存在电容器中的电荷。由于电容器只能储存非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对中的第一位被称为位元线真(bitline true，BLT)，另一个是位元线补数(bit line complement，BLC)。单个NMOS晶体管的栅极由字元线(word line，WL)控制。

上文的“先前技术(现有技术)”说明仅是提供背景技术，并未承认上文的“先前技术”说明披露本公开的目的，不构成本公开的现有技术，且上文的“先前技术”的任何说明均不应作为本申请的任一部分。

发明内容

本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一存储器阵列及一更新元件。该存储器阵列包括一第一存储列和一第二存储列，其中该第一存储列的一保留能力与该第二存储列的一保留能力不同。该更新元件被配置为以一第一方式更新该第一存储列，并以一第二方式更新该第二存储列。

在本公开的一些实施例中，该第一存储列的该保留能力比该第二存储列的该保留能力差，其中该更新元件被配置为根据一第一更新率更新该第一存储列，并且根据小于该第一更新率的一第二更新率更新该第二存储列。

在本公开的一些实施例中，该第一存储列的该保留能力不满足一临界保留能力，并且该第二存储列的该保留能力满足该临界保留能力，其中该更新元件被配置为根据一第一更新率更新该第一存储列且根据小于该第一更新率的一第二更新率更新该第二存储列。

在本公开的一些实施例中，该第一存储列和该第二存储列的每一者包括多个存储器单元，其中该第一存储列的所述多个存储器单元的一弱存储器单元的一数量达到一临界数量，以及其中该第二存储列的所述多个存储器单元的一弱存储器单元的一数量未达到该临界数量，其中对于该第一存储列和该第二存储列中的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

在本公开的一些实施例中，该第一存储列和该第二存储列的每一者包括多个存储器单元，其中该第一存储列的所述多个存储器单元的一弱存储器单元的一数量达到一临界数量，以及其中该第二存储列的所述多个存储器单元的一弱存储器单元的一数量未达到该临界数量，其中对于该第一存储列和该第二存储列中的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

在本公开的一些实施例中，该临界数量是1。

在本公开的一些实施例中，该保留能力包括保留时间。

本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一存储器阵列、一测试元件、一控制元件、一更新元件。该存储器阵列包括多个存储列。该测试元件被配置为用以测试所述多个存储列的一保留能力以得到一测试结果。该控制元件被配置为用以基于该测试结果来识别所述多个存储列中的一弱存储列，其中该弱存储列的该保留能力比一其余存储列的该保留能力差。该更新元件被配置为以一第一方式更新该弱存储列，并以一第二方式更新该其余存储列。

在本公开的一些实施例中，该更新元件被配置为根据一第一更新率更新该弱存储列，且根据小于该第一更新率的一第二更新率更新该其余存储列。

在本公开的一些实施例中，该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，其中该弱存储列的该一个存储器单元的该保留能力比该其余存储列的该一个存储器单元的该保留能力差。

在本公开的一些实施例中，该弱存储列的该保留能力不满足一临界保留能力，并且该其余存储列的该保留能力满足该临界保留能力。

在本公开的一些实施例中，该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，其中该弱存储列的该一个存储器单元的该保留能力不满足该临界保留能力，以及其中该其余存储器单元的该一个存储器单元的该保留能力满足该临界保留能力。

在本公开的一些实施例中，该测试元件被配置为用以测试所述多个存储列的每一者的每一个存储器单元的该保留能力，其中该弱存储列的一弱存储器单元的一数量达到一临界数量，以及其中该其余存储列的一弱存储器单元的一数量未达到该临界数量，其中对该弱存储列和该其余存储列的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

在本公开的一些实施例中，该临界数量是1。

在本公开的一些实施例中，该保留能力包括保留时间。

本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一存储器阵列、一测试元件、一控制元件、一第一更新元件、一第二更新元件。该存储器阵列包括多个存储列。该测试元件被配置为用以测试所述多个存储列的一保留能力以得到一测试结果。该控制元件被配置为用以基于该测试结果来识别所述多个存储列中的一弱存储列，其中该弱存储列的该保留能力比一其余存储列的该保留能力差。该第一更新元件被配置为用以更新所有的所述多个存储列。该第二更新元件被配置为用以更新该弱存储列。

在本公开的一些实施例中，该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，其中该弱存储列的该一个存储器单元的该保留能力比该其余存储列的该一个存储器单元的该保留能力差。

在本公开的一些实施例中，该弱存储列的该保留能力不满足一临界保留能力，并且该其余存储列的该保留能力满足该临界保留能力。

在本公开的一些实施例中，该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，其中该弱存储列的该一个存储器单元的该保留能力不满足该临界保留能力，以及其中该其余存储器单元的该一个存储器单元的该保留能力满足该临界保留能力。

在本公开的一些实施例中，该测试元件被配置为用以测试所述多个存储列的每一者的每一个存储器单元的该保留能力，其中该弱存储列的一弱存储器单元的一数量达到一临界数量，以及其中该其余存储列的该弱存储器单元的一数量未达到该临界数量，其中对该弱存储列和该其余存储列的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

在本公开的一些实施例中，该临界数量是1。

在本公开中，该弱存储列具有较差的保留能力，因此由该弱存储列储存的资料相对易于丢失。然而，该更新元件根据更大的更新率该弱存储列。因此，这种不利的问题可以得到解决。

上文已相当广泛地概述本公开的技术特征及优点，以便使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书的保护范围的其它技术特征及优点将描述于下文。本公开所属技术领域中的一般技术人员应了解，可相当容易地利用下文披露的概念与特定实施例作为修改或设计其它结构或工艺(制程)而实现与本公开相同的目的。本公开所属技术领域中的一般技术人员亦应了解，这类等效建构无法脱离随附的权利要求书所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求书来合并考量附图时，可得以更全面了解本申请的披露内容，附图中相同的元件符号是指相同的元件。

图1是根据本公开的一些实施例的一种动态随机存取存储器(dynamic randomaccess memory，DRAM)的示意图。

图2是根据本公开的一些实施例的一种DRAM的操作方法的流程图。

图3是根据本公开的一些实施例的图1的DRAM的示意图。

图4的示意图图示说明根据本公开的一些实施例的图3的DRAM的一更新操作。

图5是根据本公开的一些实施例的另一种DRAM的操作方法的流程图。

图6是根据本公开的一些实施例的又另一种DRAM的操作方法的流程图。

图7是根据本公开的一些实施例的一种动态随机存取存储器(dynamic randomaccess memory，DRAM)的示意图。

图8的示意图图示说明根据本公开的一些实施例的图7的DRAM的一更新操作。

图9是根据本公开的一些实施例的再另一种DRAM的操作方法的流程图。

【附图标记列表】

10 动态随机存取存储器

12 存储器阵列

14 测试元件

16 控制元件

18 更新元件

20 操作方法

22 操作

24 操作

26 操作

28 操作

30 操作方法

36 操作

38 操作

40 操作方法

50 动态随机存取存储器

52 第一更新元件

54 第二更新元件

60 操作方法

62 操作

64 操作

66 操作

68 操作

120 存储列

122 存储列

124 存储列

140 单个存储器单元

400 操作

402 操作

404 操作

406 操作

408 操作

410 操作

BL1 位元线

BL2 位元线

BLm 位元线

WL1 字元线

WL2 字元线

WLn 字元线

REF1 第一更新率

REF2 第二更新率

具体实施方式

本公开的以下说明伴随纳入且组成说明书的一部分的图式，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以形成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其它实施例”、“另一实施例”等用语是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不受限于实施方式的内容，而是由权利要求书所定义。

图1是根据本公开的一些实施例的一种动态随机存取存储器(dynamic randomaccess memory，DRAM)10的示意图。参考图1，DRAM 10包括一存储器阵列12、一测试元件14、一控制元件16和一更新元件18。

存储器阵列12包括以二维阵列布置的多个存储器单元140。存储器单元140用于储存资料。除了存储器单元140之外，储存区域12还包括多个字元线WL1至WLn和多个位元线BL1至BLm，其中n和m是正整数。字元线WL1至WLn和位元线BL1至BLm用于控制相关存储器单元140的操作。同一行中的存储器单元140以及用于存取那些存储器单元140的字元线可一同被认为是一存储列。为了讨论的方便和简洁，在下面的附图中示出的实施例中，未示出存储器单元140、字元线WL1至WLn、位元线BL1至BLm。

测试元件14用于测试存储器阵列12的这些存储列的一保留能力，以得到一测试结果。在一些实施例中，该保留能力包括一保留时间。

控制元件16用于，基于来自测试元件14的该测试结果，来控制更新元件18。结果，控制元件16能够管理更新元件18的一更新操作。该更新操作是相对多样性的，如下面的详细描述中所见。在一些实施例中，控制元件16包括一组合逻辑。

更新元件18用于相应于(依照)不同保留能力而以不同方式更新存储器阵列12，如将在下面详细描述的。

图2是根据本公开的一些实施例的一种DRAM的操作方法20的流程图。参考图2，操作方法20包括操作22、24、26和28。

操作方法20从操作22开始，其中测试多个存储列的每一者的一保留能力以得到一测试结果。

操作方法20继续进行到操作24，其中基于该测试结果来识别这些存储列中的一弱存储列。

操作方法20继续进行到操作26，其中以一第一方式更新该弱存储列。

操作方法20继续进行到操作28，其中以一第二方式更新一其余存储列。

操作方法20仅仅是一个例子，并不意图将本公开限制在权利要求中明确记载的范围之外。可以在操作方法20之前，之中和之后提供额外的操作，并且可以替换，消除或移动所描述的一些操作以用于该方法的另外的实施例。

在本实施例中，取决于存储列的不同保留能力，存储器阵列可以以各种不同的方式被更新。结果，更新操作相对是多样性的。

在一些现有方法中，存储器阵列的全部存储列根据相同的更新率被更新。结果，这种方法相对不是多样性的。

图3是根据本公开的一些实施例的图1的DRAM 10的示意图。参考图3，为了简化讨论，仅示出了存储器阵列12的三个存储列120、122和124。本公开不限于此。在一些实施例中，存储器阵列12可以包括除一个之外的任何数量的存储列。

图4的示意图图示说明根据本公开的一些实施例的图3的DRAM 10的一更新操作。参考图4，在操作中，测试元件14测试存储列120、122和124的一保留能力。在本公开中，该保留能力是指保留(留住)存储器单元140储存的资料的能力。在一些实施例中，该保留能力包括一保留时间。具有更大保留能力的存储列能够将资料保留更长时间。例如，存储列包括一第一存储列和一第二存储列。在未更新该第一存储列的情况下，该第一存储列能够保留资料5微秒(μs)。相反，在未更新该第二存储列的情况下，该第二存储列能够保留资料10μs。在这种例子中，该第一存储列的该保留能力比该第二存储列的该保留能力差。

测试结果反映存储列120的保留能力不满足一临界保留能力，并且其余存储列122和124中的每一者的保留能力满足该临界保留能力。简言之，存储列120的该保留能力比其余存储列122和124的该保留能力差。接下来，控制元件16将存储列120识别为存储列120、122和124中的一弱存储列。控制元件16然后相应于该识别而控制更新元件18。

更新元件18根据一第一更新率REF1更新存储列120，并根据小于第一更新率REF1的一第二更新率REF2更新存储列122和124。

存储列120具有较差的保留能力，因此由存储列120储存的资料相对易于丢失。然而，更新元件18根据更大的更新率REF1更新存储列120。因此，这种不利的问题可以得到解决。

在一些实施例中，一存储列的一个存储器单元的一保留能力表示该存储列的一保留能力。例如，测试元件14测试每个存储列120、122和124的一个存储器单元140的保留能力。存储列120的一个存储器单元140的一保留能力不满足一临界保留能力。相应于该保留能力包括一保留时间的实施例，该临界保留能力包括一临界保留时间。相反地，存储列120和122中的每一者的一个存储器单元140的该保留能力满足该临界保留能力。总之，存储列120的一个存储器单元140的保留能力比存储列120和122中的每一者的一个存储器单元140的保留能力差。因此，存储列120的保留能力比存储列122和124差。

在一些实施例中，一存储列的弱存储器单元的一数量表示该存储列的一保留能力，其中当一存储器单元的保留能力未达到该临界保留能力时，该存储器单元被视为一弱存储器单元。为了更好地理解这样的实施例，假定该临界数量是5。测试元件14测试存储列120、122和124的每一者的每个存储器单元140的该保留能力。测试结果反映了存储列120的弱存储器单元的数量是大于5的7，并且存储列122和124的弱存储器单元的数量分别是2和3，两者都小于5。因此，控制元件16只将存储列120识别为该弱存储列。在一些实施例中，该临界数量是1。因此，只要存在一个弱存储器单元，包括该一个弱存储器单元的一存储列就被认为是一弱存储列。

图5是根据本公开的一些实施例的另一种DRAM的操作方法30的流程图。参考图5，操作方法30与参照图2描述和说明的操作方法20类似，除了例如操作方法30包括操作36和38之外。

操作方法30继续到操作36，其中根据一第一更新率更新该弱存储列。

操作方法30继续操作38，其中根据一第二更新率更新该其余存储列。

操作方法30仅仅是一个示例，并不意图将本公开限制在权利要求中明确记载的范围之外。可以在操作方法30之前，期间和之后提供额外的操作，并且可以替换，消除或移动所描述的一些操作以用于该方法的另外的实施例。

该弱存储列具有较差的保留能力，因此该弱存储列储存的资料相对易于丢失。但是，在本公开中，该弱存储列根据较大的更新率被更新。因此，这种不利的问题可以得到解决。

图6是根据本公开的一些实施例的又另一种DRAM的操作方法40的流程图。参考图6，操作方法40包括操作400、402、404、406、408和410。

操作方法40从操作400开始，其中测试多个存储列的每一者的每一个存储器单元的保留能力。

操作方法40进行到操作402，其中针对这些存储列的每一者，从这些存储器单元中识别出一弱存储器单元。当一存储器单元的一保留能力未达到一临界保留能力时，该存储器单元被认为是一弱存储器单元。

操作方法40继续到操作404，其中针对这些存储列的每一者，判断该弱存储器单元的一数量是否达到一临界数量。如果是肯定的，则操作方法40进行到操作406。在操作406中，将该存储列识别为一弱存储列。在操作406之后，在操作408中，根据一第一更新率更新该弱存储列。如果操作404的结果是否定的，则操作方法40前进到操作410，其中根据小于该第一更新率的一第二更新率更新该存储列。

操作方法40仅仅是一个示例，并不意图将本公开限制在权利要求中明确记载的范围之外。可以在操作方法40之前，期间和之后提供额外的操作，并且可以替换，消除或移动所描述的一些操作以用于该方法的另外的实施例。

该弱存储列具有较差的保留能力，因此该弱存储列储存的资料相对易于丢失。但是，在本公开中，该弱存储列根据较大的更新率被更新。因此，这种不利的问题可以得到解决。

图7是根据本公开的一些实施例的一种动态随机存取存储器(dynamic randomaccess memory，DRAM)50的示意图。参考图7，DRAM 50与参考图1描述和说明的DRAM 10类似，除了例如DRAM 50包括一第一更新元件52和一第二更新元件54之外。

第一更新元件52用于更新所有存储列120、122和124。

第二更新元件54用于更新一弱存储列。识别该弱存储列的方法类似于图1和图2的实施例中描述的方法。为了简洁起见，在此省略详细描述。

图8的示意图图示说明根据本公开的一些实施例的图7的DRAM 50的一更新操作。参照图8，第一更新元件52根据第一更新率REF1更新所有的存储列120、122和124。第二更新元件54根据第二更新率REF2进一步更新弱存储列120。因此，施加到弱存储列120的等效更新率(REF1+REF2)大于施加到其余存储列122和124的更新率(REF1)。

存储列120具有较差的保留能力，因此存储列120储存的资料相对易于丢失。然而，存储列120根据相对较大的更新率(REF1+REF2)被更新。因此，这种不利的问题可以得到解决。

图9是根据本公开的一些实施例的再另一种DRAM的操作方法60的流程图。参考图9，操作方法60包括操作62、64、66和68。

操作方法60从操作62开始，其中由一第一更新元件更新所有的多个存储列。

操作方法60进行到操作64，其中针对这些存储列的每一者，测试一保留能力以得到一测试结果。

操作方法60继续到操作66，其中基于该测试结果来识别这些存储列中的一弱存储列。

操作方法60继续操作68，其中由一第二更新元件更新该弱存储列。

操作方法60仅仅是一个例子，并不意图将本公开限制在权利要求中明确记载的范围之外。可以在操作方法60之前，期间和之后提供额外的操作，并且可以替换，消除或移动所描述的一些操作以用于该方法的另外的实施例。

弱存储列具有较差的保留能力，因此由弱存储列储存的资料相对易于丢失。但是，弱存储列根据较大的更新率更新。因此，这种不利的问题可以得到解决。

在本公开中，存储列120具有差的保留能力，因此存储列120储存的资料相对易于丢失。然而，更新元件18根据较大的更新率REF1更新存储列120。因此，这种不利的问题可以得到解决。

本公开的一实施例，提供一种随机存取存储器(dynamic random access memory，DRAM)。该DRAM包括一存储器阵列及一更新元件。该存储器阵列包括一第一存储列和一第二存储列，其中该第一存储列的一保留能力与该第二存储列的一保留能力不同。该更新元件被配置为以一第一方式更新该第一存储列，并以一第二方式更新该第二存储列。

本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一存储器阵列、一测试元件、一控制元件、一更新元件。该存储器阵列包括多个存储列。该测试元件被配置为用以测试这些存储列的一保留能力以得到一测试结果。该控制元件被配置为用以基于该测试结果来识别这些存储列中的一弱存储列，其中该弱存储列的该保留能力比一其余存储列的该保留能力差。该更新元件被配置为以一第一方式更新该弱存储列，并以一第二方式更新该其余存储列。

本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一存储器阵列、一测试元件、一控制元件、一第一更新元件、一第二更新元件。该存储器阵列包括多个存储列。该测试元件被配置为用以测试这些存储列的一保留能力以得到一测试结果。该控制元件被配置为用以基于该测试结果来识别这些存储列中的一弱存储列，其中该弱存储列的该保留能力比一其余存储列的该保留能力差。该第一更新元件被配置为用以更新所有的这些存储列。该第二更新元件被配置为用以更新该弱存储列。

虽然已详述本公开及其优点，然而应理解的是，可进行各种变化、取代与替代而不脱离权利要求书所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其它工艺或其组合替代上述的许多工艺。

再者，本申请的范围并不受限于说明书中所述的工艺(制程)、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人员可自本公开的披露内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤系包含于本申请的权利要求书的范围内。

Claims (20)

1.一种动态随机存取存储器，包括：

一存储器阵列，包括一第一存储列和一第二存储列，其中该第一存储列的一保留能力与该第二存储列的一保留能力不同；以及

一更新元件，被配置为以一第一方式更新该第一存储列，并以一第二方式更新该第二存储列。

2.如权利要求1所述的动态随机存取存储器，其中该第一存储列的该保留能力比该第二存储列的该保留能力差，其中该更新元件被配置为根据一第一更新率更新该第一存储列，并且根据小于该第一更新率的一第二更新率更新该第二存储列。

3.如权利要求1所述的动态随机存取存储器，其中该第一存储列的该保留能力不满足一临界保留能力，并且该第二存储列的该保留能力满足该临界保留能力，

其中该更新元件被配置为根据一第一更新率更新该第一存储列且根据小于该第一更新率的一第二更新率更新该第二存储列。

4.如权利要求3所述的动态随机存取存储器，其中该第一存储列和该第二存储列的每一者包括多个存储器单元，

其中该第一存储列的所述多个存储器单元的一弱存储器单元的一数量达到一临界数量，以及

其中该第二存储列的所述多个存储器单元的一弱存储器单元的一数量未达到该临界数量，

其中对于该第一存储列和该第二存储列中的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

5.如权利要求4所述的动态随机存取存储器，其中该临界数量是1。

6.如权利要求4所述的动态随机存取存储器，其中该保留能力包括保留时间。

7.一种动态随机存取存储器，包括：

一存储器阵列，包括多个存储列；

一测试元件，被配置为用以测试所述多个存储列的一保留能力以得到一测试结果；

一控制元件，被配置为用以基于该测试结果来识别所述多个存储列中的一弱存储列，其中该弱存储列的该保留能力比一其余存储列的该保留能力差；以及

一更新元件，被配置为以一第一方式更新该弱存储列，并以一第二方式更新该其余存储列。

8.如权利要求7所述的动态随机存取存储器，其中该更新元件被配置为根据一第一更新率更新该弱存储列，且根据小于该第一更新率的一第二更新率更新该其余存储列。

9.如权利要求8所述的动态随机存取存储器，其中该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，其中该弱存储列的该一个存储器单元的该保留能力比该其余存储列的该一个存储器单元的该保留能力差。

10.如权利要求8所述的动态随机存取存储器，其中该弱存储列的该保留能力不满足一临界保留能力，并且该其余存储列的该保留能力满足该临界保留能力。

11.如权利要求10所述的动态随机存取存储器，其中该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，

其中该弱存储列的该一个存储器单元的该保留能力不满足该临界保留能力，以及

其中该其余存储器单元的该一个存储器单元的该保留能力满足该临界保留能力。

12.如权利要求10所述的动态随机存取存储器，其中该测试元件被配置为用以测试所述多个存储列的每一者的每一个存储器单元的该保留能力，

其中该弱存储列的一弱存储器单元的一数量达到一临界数量，以及

其中该其余存储列的一弱存储器单元的一数量未达到该临界数量，

其中对该弱存储列和该其余存储列的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

13.如权利要求12所述的动态随机存取存储器，其中该临界数量是1。

14.如权利要求7所述的动态随机存取存储器，其中该保留能力包括保留时间。

15.一种动态随机存取存储器，包括：

一存储器阵列，包括多个存储列；

一测试元件，被配置为用以测试所述多个存储列的一保留能力以得到一测试结果；

一控制元件，被配置为用以基于该测试结果来识别所述多个存储列中的一弱存储列，其中该弱存储列的该保留能力比一其余存储列的该保留能力差；

一第一更新元件，被配置为用以更新所有的所述多个存储列；以及

一第二更新元件，被配置为用以更新该弱存储列。

16.如权利要求15所述的动态随机存取存储器，其中该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，其中该弱存储列的该一个存储器单元的该保留能力比该其余存储列的该一个存储器单元的该保留能力差。

17.如权利要求15所述的动态随机存取存储器，其中该弱存储列的该保留能力不满足一临界保留能力，并且该其余存储列的该保留能力满足该临界保留能力。

18.如权利要求17所述的动态随机存取存储器，其中该测试元件被配置为用以测试所述多个存储列的每一者的一个存储器单元的该保留能力，

其中该弱存储列的该一个存储器单元的该保留能力不满足该临界保留能力，以及

其中该其余存储器单元的该一个存储器单元的该保留能力满足该临界保留能力。

19.如权利要求17所述的动态随机存取存储器，其中该测试元件被配置为用以测试所述多个存储列的每一者的每一个存储器单元的该保留能力，

其中该弱存储列的一弱存储器单元的一数量达到一临界数量，以及

其中该其余存储列的该弱存储器单元的一数量未达到该临界数量，

其中对该弱存储列和该其余存储列的每一者，该弱存储器单元的该保留能力不满足该临界保留能力。

20.如权利要求19所述的动态随机存取存储器，其中该临界数量是1。