CN102800353A - 刷新存储器器件的方法、刷新地址产生器和存储器器件 - Google Patents

Abstract

为了带有刷新调节地刷新存储器器件，以刷新周期产生刷新地址。当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在具有第二地址的第一强单元上执行相应刷新。当刷新地址是第三地址时，在第一强单元和具有第三地址的第二强单元之一上执行相应刷新。只存储用于第一、第二和第三地址之一的地址信息，以使存储器容量可被减小。在替换的方面中，当刷新地址是至少一个预定地址中的任何一个时，取决于标志，在弱单元、第一强单元和第二强单元之一上执行相应刷新，以进行刷新调节。

Description

刷新存储器器件的方法、刷新地址产生器和存储器器件

相关申请的交叉引用

本申请要求于2011年5月25日在韩国知识产权局（KIPO）递交的第10-2011-0049579号韩国专利申请的优先权，其内容通过引用被全部包含于此。

技术领域

本发明一般地涉及在存储器器件中执行刷新，更具体地涉及利用多个强存储单元（strong memory cell）对弱存储单元（weak memory cell）进行刷新调节（leveraging）。

背景技术

例如动态随机存取存储器（DRAM）的易失性存储器器件执行刷新操作以保持存储在存储单元（memory cell）中的数据。如果存储单元具有比刷新操作的刷新周期短的保持时间，则具有这样的存储单元的一行存储单元应利用一行冗余单元（redundancy cell）进行替换。

随着存储单元尺寸的缩小，具有比刷新周期短的保持时间的存储单元的数量有所增加。因此，在常规的易失性存储器器件中，应该增加冗余单元的行数。但是，这样大量的冗余单元增加了易失性存储器器件的尺寸和复杂性。

发明内容

因此，为了减少冗余存储单元的数量，对弱存储单元更频繁地执行刷新。

在根据本发明的一个方面的刷新存储器器件的方法中，以刷新周期产生刷新地址。当刷新地址是第二地址时，在具有第一地址的弱单元（weak cell）上、而非在具有所述第二地址的第一强单元（strong cell）上执行相应刷新。此外，当刷新地址是第三地址时，在所述第一强单元和具有所述第三地址的第二强单元其中之一上执行相应刷新。只针对第一、第二和第三地址其中之一存储地址信息。

在本发明的示范性实施例中，仅第一、第二和第三地址其中之一被存储，并且，可以从预定的位关系（bit relationship）确定第一、第二和第三地址中的剩余的两个。

在本发明的进一步的示范性实施例中，第一和第二强单元中的每一个不是每个刷新周期都被刷新，并且，当刷新地址是第一地址时，在弱单元上执行另一刷新，以使弱单元在刷新周期期间被刷新多次。

在本发明的另一示范性实施例中，把刷新地址与地址信息进行比较，以确定刷新地址是否是第二和第三地址中的任何一个。

在本发明的进一步的示范性实施例中，弱单元具有比刷新周期短的相应保持时间，并且，第一和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

在本发明的另一示范性实施例中，当刷新地址是第三地址时，取决于标志，在第一和第二强单元其中之一上执行相应刷新。

在本发明的进一步的示范性实施例中，通过反转最高有效位区分第一和第二地址，并且，通过反转最低有效位区分第二和第三地址。

在本发明的另一示范性实施例中，第一、第二和第三地址分别是相应行地址。在此情况下，当刷新地址是第二地址时，在具有第一地址的弱行（weakrow）上、而非在具有第二地址的第一强行（strong row）上执行相应刷新。而且，当刷新地址是第三地址时，在第一强行和具有第三地址的第二强行其中之一上执行相应刷新。

在本发明的进一步的示范性实施例中，通过反转最高有效位区分第一和第二地址，并且，通过反转不是最高有效位的另一位来区分第二和第三地址。

在本发明的另一示范性实施例中，从地址池中选择第三地址，该地址池具有由第一和第二地址其中之一的至少两个最低有效位定义的范围。

在本发明的进一步的示范性实施例中，当刷新地址是第二地址时，取决于标志，在弱单元和第一强单元其中之一上执行相应刷新。此外，当刷新地址是第三地址时，取决于标志，在弱单元和第二强单元其中之一上执行相应刷新。

在本发明的另一示范性实施例中，当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在被选择的存储器存储体（memory bank）中的第一强单元上执行相应刷新。此外，在未被选择的存储器存储体中的具有第二地址的相应单元上执行刷新。

在本发明的进一步的示范性实施例中，当刷新地址是被选择的存储器存储体中的第三地址时，在第一和第二强单元其中之一上执行刷新。此外，在未被选择的存储器存储体中具有第三地址的相应单元上执行刷新。

在本发明的另一示范性实施例中，当刷新地址是多个第二地址中的任何一个时，在弱单元上、而非在第二地址的相应单元上执行相应刷新。

在本发明的进一步的示范性实施例中，当刷新地址是多个第三地址中的任何一个时，在第二地址的相应单元和多个第三地址的相应单元其中之一上执行刷新。

在本发明的另一示范性实施例中，当刷新地址是第三地址时，在第二地址的相应单元和第二强单元其中之一上执行刷新。在此情况下，存储第二地址，以用于和刷新地址进行比较。此外，每当刷新地址是用于多个存储器存储体中的每一个的相应多个第二地址中的任何一个时，对相应弱单元执行相应刷新。

在根据本发明另一方面的刷新存储器器件的方法中，以刷新周期产生刷新地址。当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在具有第二地址的第一强单元上执行相应刷新。此外，当刷新地址是第三地址时，在第一强单元和具有第三地址的第二强单元其中之一上执行相应刷新。此外，从地址池中选择第三地址，该地址池具有由第一和第二地址其中之一的至少两个最低有效位定义的范围。

根据本发明另一方面的刷新地址产生器包括计数器、地址改变单元和存储单元（storing unit）。计数器以刷新周期产生初始刷新地址。当初始刷新地址是第二地址时，地址改变单元产生是弱单元的第一地址的最终刷新地址，以使所述弱单元、而非具有第二地址的第一强单元被刷新。当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第二强单元的第三地址其中之一的最终刷新地址。此外，具有最终刷新地址的第一和第二强单元其中之一被刷新。存储单元只存储第一、第二和第三地址其中之一的地址信息。

在本发明的示范性实施例中，存储单元只存储第一、第二和第三地址其中之一，并且，可从预定的位关系确定第一、第二和第三地址中剩余的两个。

在本发明的进一步的示范性实施例中，第一和第二强单元中的每一个不是每个刷新周期都被刷新。此外，当初始刷新地址是第一地址时，地址改变单元产生作为第一地址的最终刷新地址，以使弱单元在刷新周期期间被刷新多次。

在本发明的另一示范性实施例中，刷新地址产生器还包括比较单元，用于把初始刷新地址与地址信息进行比较，以确定初始刷新地址是否是第二和第三地址中的任何一个。

在本发明的进一步的示范性实施例中，弱单元具有比刷新周期短的相应保持时间，并且，第一和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

在本发明的另一示范性实施例中，当初始刷新地址是第三地址时，地址改变单元取决于标志产生作为第二和第三地址其中之一的最终刷新地址。

在本发明的进一步的示范性实施例中，通过反转最高有效位区分第一和第二地址，并且，通过反转最低有效位区分第二和第三地址。

在本发明的另一示范性实施例中，第一、第二和第三地址分别是相应行地址。在此情况下，当初始刷新地址是第二地址时，在具有第一地址的弱行上、而非在具有第二地址的第一强行上执行刷新。而且，当初始刷新地址是第三地址时，在第一强行和具有第三地址的第二强行其中之一上执行刷新。

在本发明的进一步的示范性实施例中，通过反转最高有效位区分第一和第二地址，并且，通过反转不是最高有效位的另一位来区分第二和第三地址。

在本发明的另一示范性实施例中，从地址池中选择第三地址，该地址池具有由第一和第二地址其中之一的至少两个最低有效位定义的范围。

在本发明的进一步的示范性实施例中，当初始刷新地址是第二地址时，地址改变单元取决于标志产生作为第一和第二地址其中之一的最终刷新地址。此外，当初始刷新地址是第三地址时，地址改变单元取决于标志产生作为第一和第三地址其中之一的最终刷新地址。

在本发明的另一示范性实施例中，存储单元存储存储体（bank）地址信息，以便当初始刷新地址是第二地址时，在弱单元上、而非在存储体地址所指示的被选择的存储器存储体中的第一强单元上执行相应刷新。此外，在未被选择的存储器存储体中的具有第二地址的相应单元上执行相应刷新。

在本发明的进一步的示范性实施例中，当初始刷新地址是被选择的存储器存储体中的第三地址时，在第一和第二强单元其中之一上执行相应刷新。此外，在未被选择的存储器存储体中具有第三地址的相应单元上执行相应刷新。

在本发明的另一示范性实施例中，每当初始刷新地址是多个第二地址中的任何一个时，地址改变单元产生作为第一地址的最终刷新地址。

在本发明的进一步的示范性实施例中，当初始刷新地址是多个第三地址中的任何一个时，地址改变单元产生作为第二地址和多个第三地址其中之一的最终刷新地址。

在本发明的另一示范性实施例中，当初始刷新地址是第三地址时，地址改变单元产生作为第二和第三地址其中之一的最终刷新地址。

在本发明的进一步的示范性实施例中，存储单元存储第二地址，以用于和初始刷新地址进行比较。

在本发明的另一示范性实施例中，每当初始刷新地址是用于多个存储器存储体中的每一个的相应多个第二地址中的任何一个时，对相应弱单元执行相应刷新。

根据本发明的另一方面的刷新地址产生器包括计数器和地址改变单元。计数器以刷新周期产生初始刷新地址。地址改变单元在初始刷新地址是第二地址时，产生是弱单元的第一地址的最终刷新地址，以使所述弱单元、而非具有第二地址的第一强单元被刷新。当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第二强单元的第三地址其中之一的最终刷新地址。具有最终刷新地址的第一和第二强单元其中之一被刷新。从地址池选择第三地址，该地址池具有由第一和第二地址其中之一的至少两个最低有效位定义的范围。

在根据本发明另一方面的刷新存储器器件的方法中，以刷新周期产生刷新地址。当刷新地址是第二地址时，取决于标志，在具有第一地址的弱单元和具有第二地址的第一强单元其中之一上执行相应刷新。此外，当刷新地址是第三地址时，取决于所述标志，在弱单元和具有第三地址的第二强单元其中之一上执行相应刷新。

根据本发明的示范性实施例，当标志处于第一预定电平并且刷新地址是第二地址时，在弱单元上、而非在第一强单元上执行相应刷新。此外，当标志处于第二预定电平并且刷新地址是第二地址时，在第一强单元上、而非在弱单元上执行相应刷新。此外，当标志处于第二预定电平并且刷新地址是第三地址时，在弱单元上、而非在第二强单元上执行相应刷新。此外，当标志处于第一预定电平并且刷新地址是第三地址时，在第二强单元上、而非在弱单元上执行相应刷新。

根据本发明的进一步的示范性实施例，第一和第二强单元中的每一个不是在每个刷新周期都被刷新，并且，弱单元在刷新周期期间被刷新多次。

根据本发明的另一示范性实施例，弱单元具有比刷新周期短的相应保持时间，并且，第一和第二强单元均具有比刷新周期的两倍长的相应保持时间。

根据本发明的一个方面的刷新地址产生器包括计数器和地址改变单元。计数器以刷新周期产生初始刷新地址。当初始刷新地址是第二地址时，地址改变单元取决于标志产生作为弱单元的第一地址和第一强单元的第二地址其中之一的最终刷新地址。当初始刷新地址是第三地址时，地址改变单元取决于所述标志产生作为第一地址和第二强单元的第三地址其中之一的最终刷新地址。弱单元或者具有最终刷新地址的第一和第二强单元其中之一被刷新。

根据本发明的示范性实施例，当标志处于第一预定电平并且初始刷新地址是第二地址时，地址改变单元产生作为第一地址而非第二地址的最终刷新地址。此外，当标志处于第二预定电平并且初始刷新地址是第二地址时，地址改变单元产生作为第二地址而非第一地址的最终刷新地址。此外，当标志处于第二预定电平并且初始刷新地址是第三地址时，地址改变单元产生作为第一地址而非第三地址的最终刷新地址。此外，当标志处于第一预定电平并且初始刷新地址是第三地址时，地址改变单元产生作为第三地址而非第一地址的最终刷新地址。

在本发明的示范性实施例中，第一和第二强单元中的每一个不是每个刷新周期都被刷新，并且，弱单元在刷新周期期间被刷新多次。

在本发明的进一步的示范性实施例中，弱单元具有比刷新周期短的相应保持时间，并且，第一和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

根据本发明的方面的存储器器件包括单元阵列和本发明的上述示范性实施例的刷新地址产生器。本发明可以利用工作于存储器模块、移动系统或者计算系统内的这种存储器器件来实践。

附图说明

通过参考附图详细描述本发明的示范性实施例，本发明的上面以及其他示范性方面将变得更为清晰，在附图中：

图1是根据本发明示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图；

图2是易失性存储器器件的存储单元行数随最小保持时间的示范性分布图；

图3是根据本发明的示范性实施例，根据图1的刷新方法执行的存储单元行的示范性刷新的时序图；

图4是根据本发明的示范性实施例，用于执行具有刷新调节作用的刷新操作的易失性存储器器件的框图；

图5是根据本发明的示范性实施例，在图4的易失性存储器器件中所包括的刷新地址产生器的框图；

图6是根据本发明的示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图；

图7是在本发明的示范性实施例中，根据图6执行的弱单元行和第一和第二强单元行的示范性刷新的时序图；

图8根据本发明的示范性实施例，示出了具有弱单元行和第一和第二强单元行的示范性存储单元阵列；

图9是根据本发明的示范性实施例，用于执行图6的刷新方法的刷新地址产生器的框图；

图10是根据本发明的示范性实施例，在突发模式（burst mode）中执行的示范性刷新的时序图；

图11是根据本发明另一示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图；

图12是根据本发明的示范性实施例，具有弱单元行和第一和第二强单元行的另一示范性存储单元阵列；

图13是根据本发明的示范性实施例，用于执行图11的刷新方法的刷新地址产生器的框图；

图14是根据本发明另一示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图；

图15是根据本发明的示范性实施例，具有弱单元行和第一和第二强单元行的另一示范性存储单元阵列；

图16是根据本发明的示范性实施例，用于执行图14的刷新方法的刷新地址产生器的框图；

图17是根据本发明的示范性实施例，具有弱单元行和第一和第二强单元行的另一示范性存储单元阵列；

图18是根据本发明的另一示范性实施例，用于执行图14的刷新方法的刷新地址产生器的框图；

图19是根据本发明另一示范性实施例，用于取决于强单元标志刷新易失性存储器器件的步骤的流程图；

图20是在本发明的示范性实施例中，根据图19执行的弱单元行和第一和第二强单元行的示范性刷新的时序图；

图21是根据本发明的示范性实施例，用于执行图19的刷新方法的刷新地址产生器的框图；

图22是根据本发明的示范性实施例，具有弱单元行和第一和第二强单元行的另一示范性存储单元阵列；

图23是根据本发明的另一示范性实施例，用于执行图19的刷新方法的刷新地址产生器的框图；

图24是根据本发明的示范性实施例，根据被选择的存储器存储体刷新易失性存储器器件的步骤的流程图；

图25是根据本发明的示范性实施例，用于执行图24的刷新方法的刷新地址产生器的框图；

图26是根据本发明的另一示范性实施例，用于执行图24的刷新方法的刷新地址产生器的框图；

图27是根据本发明的示范性实施例，利用多个强单元行进行刷新调节的刷新易失性存储器器件的步骤的流程图；

图28是根据本发明的示范性实施例，根据图27的刷新方法执行的弱单元行和多个第一和第二强单元行的示范性刷新的时序图；

图29是根据本发明的示范性实施例，具有弱单元行和多个第一和第二强单元行的另一示范性存储单元阵列；

图30是根据本发明的示范性实施例，用于执行图27的刷新方法的刷新地址产生器的框图；

图31是在本发明的示范性实施例中，根据图27的刷新方法执行的弱单元行、多个第一强单元行和一第二强单元行的示范性刷新的时序图；

图32是根据本发明的示范性实施例，示出在突发模式中针对每四分之一的存储阵列的行执行的示范性刷新的时序图；

图33是根据本发明的另一示范性实施例，在图4的易失性存储器器件中包括的具有多个比较单元的刷新地址产生器的框图；

图34是根据本发明的另一示范性实施例，具有多个比较单元的示范性刷新地址产生器的框图；

图35是根据本发明的另一示范性实施例，具有多个比较单元的另一刷新地址产生器的框图；

图36是根据本发明的另一示范性实施例，具有多个比较单元的另一刷新地址产生器的框图；

图37是根据本发明的另一示范性实施例，具有用于多个存储器存储体的多个比较单元的另一刷新地址产生器的框图；

图38是具有存储器器件的存储器模块的框图，所述存储器器件具有根据本发明的示范性实施例执行的刷新调节；

图39是具有存储器器件的移动系统的框图，所述存储器器件具有根据本发明的示范性实施例执行的刷新调节；和

图40是具有存储器器件的计算系统的框图，所述存储器器件具有根据本发明的示范性实施例执行的刷新调节。

这里参考的附图是为了清楚地举例说明而绘制的，并且不一定是按比例绘制的。除非另外说明，否则在图1到图40中具有相同参考数字的元素指示具有类似的结构和/或功能的元素。

具体实施方式

此后将参考附图更全面地描述示范性实施例。但是，本发明构思可以用很多不同的形式具体实施，并且不应被理解为限于这里给出的示范性实施例。相反，提供这些示范性实施例是为了使本公开是透彻和完整的，从而向本领域技术人员全面传达本发明构思的范围。在附图中，为了清楚可能夸大层和区域的大小和相对大小。

尽管这里可能使用词语第一、第二、第三等来指示不同的元素，但是这些元素不应受这些词语限制。这些词语用来将一个元素与另一元素区别。因此，第一元素可以被称为第二元素而不偏离本发明构思的教导。如这里所使用的那样，词语“和/或”包括一个或多个相关联的被列出项目中的任意一个以及它们的全部组合。

当一元件被称为“连接到”或者“耦合到”另一元件时，该元件可以直接连接或者耦合到所述另一元件，或者，可以存在居间的元件。相反，当一元件被称为“直接连接到”或者“直接耦合到”另一元件时，没有居间的元件存在。用来描述元件之间的关系的其他词汇应该以类似的方式解释（例如，“在…之间”相对于“直接在…之间”，“相邻”相对于“直接相邻”，等等）。

这里使用的术语仅仅是为了描述具体的示范性实施例的目的，并非旨在限制本发明构思。如这里使用的那样，单数形式“一”、“一个”也意图包括复数形式，除非上下文明确地给出相反指示。还将会理解，当在本说明书中使用时，术语“包含”和/或“包括”表明存在所陈述的特征、组成部分、步骤、操作、元件和/或部件，但是不排除存在或者添加一个或多个其他的特征、组成部分、步骤、操作、元件和/或部件、和/或它们的组合。

除非另外限定，否则这里使用的所有术语（包括技术术语和科学术语）具有和本发明构思所属技术领域普通技术人员通常理解的相同的含义。还将会理解，术语——例如在常用词典中定义的那些，应该被解释为所具有的含义和其在相关技术领域的上下文中的含义一致，并且将不以理想化或者过于形式化的方式进行解释，除非在这里明确地如此限定。

图1是根据本发明示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图。参考图1，如果易失性存储器器件被接通（turnon），则刷新操作开始（S110）。例如，在完成上电序列（power-up sequence）之后，或者在断电模式终止之后，刷新操作开始。

在示范性实施例中，刷新操作是自动刷新操作，自动刷新操作响应于周期性的刷新命令（REF）产生刷新行地址，以刷新具有该行地址的存储单元行。在另一示范性实施例中，刷新操作是自刷新操作，自刷新操作响应于自刷新进入（self refresh entry）命令（SRE），在易失性存储器器件的自刷新模式中，利用内置定时器周期性地刷新存储单元行。

在进一步的示范性实施例中，刷新操作用于分布式刷新方案，在分布式刷新方案中，刷新循环（refresh cycle）被分布成使得刷新循环被以预定的周期性刷新间隔（tREFI）定时。在另一示范性实施例中，刷新操作用于突发刷新方案，在突发刷新方案中，一系列刷新循环被连续地执行。

在刷新操作开始以后，至少一个弱单元行被以比刷新周期短的第一周期刷新（S130），并且与所述弱单元行相对应的至少两个强单元行分别被以比刷新周期长的第二周期刷新（S170）。弱单元行是这样的存储单元行：所述存储单元行包括至少一个具有比刷新周期短的第一保持时间的存储单元。每个强单元行是具有比刷新周期长的保持时间的存储单元的行。

刷新周期是作为易失性存储器器件的标准定义的。例如，刷新周期是32毫秒、64毫秒，等等。根据本发明的一个方面，第一保持时间比刷新周期短，并且等于或长于刷新周期的一半。此外，第二保持时间长于或者等于刷新周期的两倍。例如，用于刷新每个弱单元行的第一周期是刷新周期的一半，并且用于刷新每个强单元行的第二周期是刷新周期的两倍。每一弱单元行和至少两个强单元行相关，并且在每一刷新周期期间代替相关的强单元行中的至少一个被刷新。刷新弱单元行以代替强单元行在这里也被称作“刷新调节（refresh leveraging）”。

在本发明的一个示范性实施例中，弱单元行对应于第一和第二强单元行，并且每当刷新计数器产生用于第一强单元行的刷新行地址时，刷新弱单元行而非第一强单元行。此外，每当刷新计数器产生用于第二强单元行的刷新行地址时，第一和第二强单元行被交替地刷新。

因此，当产生用于第一强单元行的刷新行地址时以及当产生用于弱单元行的刷新行地址时，弱单元行被刷新。因此，弱单元行被以第一周期刷新，该第一周期是刷新周期的一半。此外，第一和第二强单元行中的每一个被以第二周期刷新，该第二周期是刷新周期的两倍。

在本发明的示范性实施例中，在奇数的刷新周期中弱单元行代替第一强单元行被刷新，并且在偶数的刷新周期中弱单元行代替第二强单元行被刷新。因此，弱单元行每个刷新周期被刷新两次，并且第一和第二强单元行的每一个每两个刷新周期被刷新一次。

除了弱单元行和第一和第二强单元行以外的存储单元行被以刷新周期刷新（S150）。即，以在易失性存储器器件的标准中定义的刷新周期来刷新正常的存储单元行。

针对存储单元行来描述本发明，每一所述存储单元行耦合到一条字线。但是，本发明可被应用于任何具有保持时间比刷新周期短的弱存储单元的存储单元组以及保持时间比刷新周期长的第一和第二存储单元组。例如，本发明可被应用于保持时间比刷新周期短的弱存储单元以及保持时间比刷新周期长的第一和第二强存储单元。

如上所述，在每一刷新周期每个弱单元行代替强单元行被刷新，从而不会增加每刷新周期所执行的刷新总数。因此，刷新弱单元行的周期被减小，同时不增加自动刷新或者自刷新电流和刷新功耗。此外，由于刷新弱单元行的周期被减小到弱单元行的保持时间以下，所以无需利用冗余单元行来替换弱单元行。因此，可以减小易失性存储器器件的冗余单元阵列和冗余电路的大小。

图2是存储单元行的数量随存储单元行中存储单元的最小保持时间的示范性分布图。图3是根据图1的刷新方法执行的示范性刷新的时序图。

参考图2和图3，具有比在易失性存储器器件的标准中定义的刷新周期RP短的最小保持时间的存储单元行是弱单元行201。这里，存储单元行的最小保持时间是存储单元行中的存储单元的各个保持时间中最短的保持时间。对弱单元行201的刷新210被以第一周期P1执行，第一周期P1短于或者等于弱单元行的最小保持时间。由于弱单元行201被以比其最小保持时间短的第一周期P1刷新，所以无需用冗余单元行替换该存储单元行。

针对每一弱单元行201选择至少两个强单元行202和203。选择具有长于或者等于第二周期P2的最小保持时间的存储单元行作为强单元行202和203。即使强单元行202和203被以比刷新周期RP长的第二周期P2刷新，强单元行202和203也能保持数据。因此，某些刷新230针对强单元行202和203执行，而为强单元行202和203指定的剩余刷新则被转而针对弱单元行201执行。

如图2中所示，大多数存储单元行具有长于或者等于第二周期P2（例如，大约是刷新周期RP的两倍）的最小保持时间。因此，一旦在作为制造工艺的一部分的测试过程期间发现了弱单元行201，则以众多方式中的任何一种来选择对应于弱单元行201的强单元行202和203。

除了强单元行202和203以外，具有长于或者等于刷新周期RP的最小保持时间的存储单元行被以刷新周期RP刷新。由刷新计数器以刷新周期RP产生用于每一存储单元行的刷新行地址，以便以刷新周期RP执行对这样的存储单元行的刷新220。

在本发明的示范性实施例中，具有比第一周期P1短的最小保持时间的存储单元行被以冗余单元行替换。在本发明的另一示范性实施例中，如下参考图27到图32描述的，易失性存储器器件通过把这样的存储单元行与至少三个强单元行相关，来降低这样的存储单元行的刷新周期。因此，即使不用冗余单元行替换这种存储单元行，这种存储单元行也能保持数据。

图4是根据本发明的示范性实施例，用于执行刷新调节的易失性存储器器件300的框图。易失性存储器器件300包括：控制逻辑310、地址寄存器320、存储体控制逻辑330、行地址复用器（RA MUX）340、列地址（CA）锁存器350、行译码器360a-360d、列译码器370a-370d、存储单元阵列380a-380d、感测放大器385a-385d、输入/输出选通电路390、数据输入/输出缓冲器395，以及刷新地址产生器400。易失性存储器器件300可以是动态随机存取存储器（DRAM），例如双倍数据率同步动态随机存取存储器（doubledata rate synchronous dynamic random access memory，DDR SDRAM）、低功率双倍数据率同步动态随机存取存储器（low power double data rate synchronousdynamic random access memory，LPDDR SDRAM）、图形双倍数据率同步动态随机存取存储器（graphics double data rate synchronous dynamic randomaccess memory，GDDR SDRAM）、Rambus动态随机存取存储器（Rambusdynamic random access memory，RDRAM），或者具有刷新操作的其他易失性存储器器件。

存储单元阵列分别包括第一、第二、第三和第四存储体阵列380a、380b、380c和380d。行译码器包括分别耦合到第一、第二、第三和第四存储体阵列380a、380b、380c和380d的第一、第二、第三和第四存储体行译码器360a、360b、360c和360d。列译码器包括分别耦合到第一、第二、第三和第四存储体阵列380a、380b、380c和380d的第一、第二、第三和第四存储体列译码器370a、370b、370c和370d。

感测放大器包括分别耦合到第一、第二、第三和第四存储体阵列380a、380b、380c和380d的第一、第二、第三和第四存储体感测放大器385a、385b、385c和385d。四个存储体阵列380a、380b、380c和380d、四个存储体行译码器360a、360b、360c和360d、四个存储体列译码器370a、370b、370c和370d以及四个存储体感测放大器385a、385b、385c和385d可以分别形成第一、第二、第三和第四存储体。尽管在图4中把易失性存储器器件300示出为包括四个存储体，但是利用包括任意数量的存储体的易失性存储器器件300均可以实践本发明。

地址寄存器320从存储器控制器（未示出）接收地址ADDR，地址ADDR包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR。地址寄存器320把接收到的存储体地址BANK_ADDR传送到存储体控制逻辑330，把接收到的行地址ROW_ADDR传送到行地址复用器340、并且把接收到的列地址COL_ADDR传送到列地址锁存器350。

存储体控制逻辑330响应于存储体地址BANK_ADDR产生存储体控制信号。响应于存储体控制信号，激活对应于存储体地址BANK_ADDR的存储体行译码器360a、360b、360c和360d其中之一，并且响应于存储体控制信号，激活对应于存储体地址BANK_ADDR的存储体列译码器370a、370b、370c和370d其中之一。

行地址复用器340从地址寄存器320接收行地址ROW_ADDR，并从刷新地址产生器400接收最终刷新行地址CREF_ADDR。行地址复用器340选择性地输出行地址ROW_ADDR或者最终刷新行地址CREF_ADDR，以施加到存储体行译码器360a、360b、360c和360d。

存储体行译码器360a、360b、360c和360d中被激活的一个译码来自行地址复用器340的行地址，并激活对应于该行地址的字线。例如，被激活的存储体行译码器把字线驱动电压施加于对应于行地址的字线。

列地址锁存器350从地址寄存器320接收列地址COL_ADDR并暂时存储列地址COL_ADDR。在根据本发明的示范性实施例的突发模式中，列地址锁存器350产生从接收到的列地址COL_ADDR递增的列地址。列地址锁存器350把这样的列地址施加于存储体列译码器370a、370b、370c和370d。存储体列译码器370a、370b、370c和370d中被激活的一个译码来自列地址锁存器350的列地址COL_ADDR，以控制输入/输出选通电路390输出对应于列地址COL_ADDR的数据。

输入/输出选通电路390包括用于选通输入/输出数据的电路、输入数据掩码（mask）逻辑、用于存储来自存储体阵列380a、380b、380c和380d的数据的读取数据锁存器、以及用于把数据写入到存储体阵列380a、380b、380c和380d的写驱动器。要从存储体阵列380a、380b、380c和380d之一读取的数据DQ被耦合到该存储体阵列的相应感测放大器感测，并被存储在读取数据锁存器中，并且这样的数据DQ被通过数据输入/输出缓冲器395提供给存储器控制器。要被写到存储体阵列380a、380b、380c和380d之一的数据DQ被从存储器控制器提供给数据输入/输出缓冲器395，并且这样的数据DQ被通过写驱动器写到该存储体阵列。

控制逻辑310通过产生控制信号来控制易失性存储器器件300的操作，以执行读或写操作。控制逻辑310包括命令译码器311和模式寄存器312，命令译码器311译码从存储器控制器接收到的命令CMD，并且模式寄存器312设置易失性存储器器件300的操作模式。

例如，命令译码器311通过译码写使能信号（/WE）、行地址选通信号（/RAS）、列地址选通信号（/CAS）和芯片选择信号（/CS）产生与命令CMD相对应的控制信号。命令译码器311还接收时钟信号（CLK）和时钟使能信号（/CKE），以便以同步方式操作易失性存储器器件300。在本发明的示范性实施例中，控制逻辑310控制刷新地址产生器400响应于刷新命令（REF）来执行自动刷新操作，或者响应于自刷新进入命令（SRE）来执行自刷新操作。

刷新地址产生器400产生刷新行地址并把刷新行地址和强单元行地址进行比较，以便如果刷新行地址和强单元行地址匹配，则把刷新行地址改变为弱单元行地址。因此，弱单元行地址代替强单元行地址被施加于存储体行译码器360a、360b、360c和360d，以使存储体阵列380a、380b、380c和380d中对应于弱单元行地址的弱单元行代替对应于强单元行地址的强单元行被刷新。

因此，当强单元行地址被产生时以及当弱单元行地址被产生时，弱单元行被刷新。即，每刷新周期弱单元行被刷新两次。在本发明的替换实施例中，当强单元行地址被产生时，弱单元行地址仅被施加于一个被选择的存储体，而强单元行地址被施加于其他存储体。在这种情况下，仅在被选择的存储体中弱单元行代替强单元行被刷新，在其他的存储体中强单元行被刷新。

以这种方式，易失性存储器器件300降低了弱单元行的刷新周期而不增加刷新电流和刷新功耗。此外，在易失性存储器器件300中，可以减小冗余单元阵列和冗余电路的大小。

图5是根据本发明的示范性实施例，在图4的易失性存储器器件300中的刷新地址产生器400的框图。参考图5，刷新地址产生器400包括地址存储单元410、刷新计数器430、比较单元450和地址改变单元470。

地址存储单元410存储用于至少一个弱单元行的地址信息ADDR_INFO。存储在地址存储单元410中的地址信息ADDR_INFO的量对应于存储单元阵列中的弱单元行的数量。对于每一弱单元行，地址存储单元410存储用于该弱单元行的弱单元行地址以及与该弱单元行地址相关的至少两个强单元行地址中的至少一个的地址信息ADDR_INFO。在本发明的示范性实施例中，地址存储单元410只存储用于弱单元行地址和强单元行地址其中之一的地址信息ADDR_INFO。弱单元行地址和强单元行地址中其他的地址可从弱单元行地址与强单元行地址之间的预定位关系（bitrelationship）确定。

在本发明的示范性实施例中，在易失性存储器器件被封装之前，将地址信息ADDR_INFO存储在地址存储单元410中。可替换地，在易失性存储器器件被封装之后，将地址信息ADDR_INFO存储在地址存储单元410中。在本发明的示范性实施例中，可以利用电可编程熔丝存储器、激光可编程熔丝存储器、反熔丝存储器、一次可编程存储器、快闪存储器或者其他类型的非易失性存储器实施地址存储单元410。

在本发明的另一实施例中，地址信息ADDR_INFO包括在弱单元行地址、第一强单元行地址和/或第二强单元行地址上执行的预定操作（例如XOR操作）的结果。例如，在测试过程期间搜索弱单元行的同时，由测试设备执行所述预定操作，并且由测试设备将所述预定操作的结果写入地址存储单元410中。

刷新计数器430进行计数以产生具有N位的初始刷新行地址REF_ADDR，N是大于1的整数。例如，刷新计数器430递增刷新行地址REF_ADDR，并且，如果刷新行地址REF_ADDR超过最大行地址，则把刷新行地址REF_ADDR初始化为最小行地址（例如“0”）。

刷新计数器430还产生用于控制强单元行的刷新的强单元标志STR_FLAG。在本发明的示范性实施例中，每次刷新行地址REF_ADDR被初始化时，刷新计数器430将强单元标志STR_FLAG反转。例如，利用N＋M位计数器实施刷新计数器430，M是大于零的整数。在这种情况下，由计数器430产生的低N位被用作初始刷新行地址REF_ADDR，并且来自计数器430的高M位被用作强单元标志STR_FLAG。

在本发明的示范性实施例中，利用N+1位计数器来实施刷新计数器430。在这种情况下，来自N+1位计数器430的低N位被用作初始刷新行地址REF_ADDR，并且来自计数器430的最高有效位（MSB）被用作强单元标志STR_FLAG。

比较单元450把来自刷新计数器430的初始刷新行地址REF_ADDR与来自地址存储单元410的地址信息ADDR_INFO进行比较，以便根据所述比较和/或强单元标志STR_FLAG产生匹配信号MATCH。例如，比较单元450通过将刷新行地址REF_ADDR与第一强单元行地址进行比较来产生第一匹配信号。

比较单元450还通过把刷新行地址REF_ADDR与第二强单元行地址进行比较、并且根据强单元标志STR_FLAG来产生第二匹配信号。例如，如果刷新行地址REF_ADDR和第二强单元行地址匹配，并且强单元标志STR_FLAG处于逻辑高电平，则比较单元450产生具有逻辑高电平的第二匹配信号。

地址改变单元470响应于来自比较单元450的匹配信号MATCH改变初始刷新行地址REF_ADDR，以产生最终刷新行地址CREF_ADDR。例如，地址改变单元470响应于第一匹配信号把初始刷新行地址REF_ADDR改变为弱单元行地址，或者，响应于第二匹配信号把初始刷新行地址REF_ADDR改变为第一强单元行地址。

在本发明的示范性实施例中，地址改变单元470基于来自地址存储单元410的地址信息ADDR_INFO来改变初始刷新行地址REF_ADDR。可替换地，地址改变单元470使用执行预定操作的逻辑门来改变初始刷新行地址REF_ADDR。

通过在图4中所示的行地址复用器340把最终刷新行地址CREF_ADDR提供给存储体行译码器360a、360b、360c和360d。因而，存储体阵列380a、380b、380c和380d中对应于最终刷新行地址CREF_ADDR的存储单元行被刷新。

以这种方式，刷新地址产生器400通过在刷新计数器430产生第一和第二强单元行地址其中之一时输出弱单元行地址，允许弱单元行代替强单元行被刷新。因此，弱单元行的刷新周期被降低而不增大刷新电流和刷新功耗。

图6是根据本发明的示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的方法步骤的流程图。在图6中，当存储单元行被确定为弱单元行时，通过反转用于该弱单元行的弱单元行地址WEAK_ADDR的最高有效位（MSB）来确定第一强单元行地址STR_ADDR_1。此外，通过反转第一强单元行地址STR_ADDR_1的最低有效位（LSB）来确定第二强单元行地址STR_ADDR_2。

参考图6，当刷新操作开始时，刷新计数器被初始化（S510）为例如“0”。在此情况下，强单元标志STR_FLAG被初始化到逻辑低电平。根据本发明的示范性实施例，刷新行地址REF_ADDR具有N位，N是大于1的整数。

在此情况下，刷新行地址REF_ADDR的高N-1位（upperN-1bits）被与第一强单元行地址STR_ADDR_1的高N-1位进行比较（S520）。如果刷新行地址REF_ADDR的高N-1位和第一强单元行地址STR_ADDR_1的高N-1位不匹配（S520：否），则对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S540），此后，刷新计数器将刷新行地址REF_ADDR递增1（S570）。

如果刷新行地址REF_ADDR的高N-1位和第一强单元行地址STR_ADDR_1的高N-1位匹配（S520：是），则把刷新行地址REF_ADDR的LSB与第一强单元行地址STR_ADDR_1的LSB进行比较（S525）。在本发明的示范性实施例中，这些比较（S520和S525）可以在大致相同的时间执行。

如果初始刷新行地址REF_ADDR的N位和第一强单元行地址STR_ADDR_1的N位匹配（S520：是，S525：是），则通过反转初始刷新行地址REF_ADDR的MSB，产生弱单元行地址WEAK_ADDR作为最终刷新行地址CREF_ADDR（S550）。在此情况下，具有弱单元行地址WEAK_ADDR的弱单元行被刷新（S555），此后，刷新计数器将刷新行地址REF_ADDR递增1（S570）。

如果刷新行地址REF_ADDR的高N-1位和第一强单元行地址STR_ADDR_1的高N-1位匹配（S520：是），并且刷新行地址REF_ADDR的LSB和第一强单元行地址STR_ADDR_1的LSB不匹配（S525：否），则刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配。在此情况下，根据强单元标志STR_FLAG，选择性地刷新具有第一或第二强单元行地址STR_ADDR_1或STR_ADDR_2的第一和第二强单元行其中之一。

例如，当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配时（S520：是，S525：否），检查强单元标志STR_FLAG的逻辑电平（S530）。如果强单元标志STR_FLAG具有第一逻辑电平（例如，逻辑低电平）（S530：是），则刷新对应于刷新行地址REF_ADDR（即，第二强单元行地址STR_ADDR_2）的第二强单元行（S540）。此后，刷新计数器将刷新行地址REF_ADDR递增1（S570）。

在刷新行地址REF_ADDR的每次递增（S570）之后，把刷新行地址REF_ADDR和最大行地址MAX_ADDR进行比较，最大行地址MAX_ADDR是存储单元阵列中所包括的存储单元行的行地址的最大值。当刷新行地址REF_ADDR超过最大行地址MAX_ADDR时（S580：是），刷新行地址REF_ADDR被再次初始化，并且强单元标志STR_FLAG被反转（S585），以使存储单元阵列的存储单元行被再次顺次地刷新。以这种方式，强单元标志STR_FLAG在每个刷新周期RP被反转。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S520：是，S525：否），并且强单元标志STR_FLAG具有第二逻辑电平（例如，逻辑高电平）（S530：否），则通过反转刷新行地址REF_ADDR的LSB产生第一强单元行地址STR_ADDR_1（S560）。从而，具有第一强单元行地址STR_ADDR_1的第一强单元行被刷新（S565）。此后，每次存储单元行之一被刷新，刷新行地址REF_ADDR被递增1（S570）。

刷新操作的这些步骤被重复，直到易失性存储器器件被关闭（turn off）为止。如图2中所示，大多数存储单元行具有长于或者等于刷新周期RP的两倍的最小保持时间。因此，如果存储单元行被确定为是弱单元行，则具有通过反转弱单元行的行地址的MSB而确定的行地址的第一存储单元行，将有很高概率具有长于或等于刷新周期RP两倍的最小保持时间，所以该第一存储单元行可被用作强单元行。

此外，具有通过反转第一存储单元行的行地址的LSB而确定的行地址的第二存储单元行，将有很高概率具有长于或等于刷新周期RP两倍的最小保持时间，所以这个第二存储单元行可被用作另一强单元行。以这种方式，当第一强单元行地址STR_ADDR_1被产生时，刷新弱单元行而非第一强单元行。因此，弱单元行的刷新周期被降低而不会增大刷新电流和刷新功耗。

图7是根据图6的刷新方法执行的弱单元行、第一强单元行和第二强单元行的示范性刷新的时序图。参考图7，弱单元行被以第一周期（RP/2）刷新，第一周期是刷新周期RP的一半。例如，当用于弱单元行的行地址被产生时，执行对弱单元行的刷新510，并且，当用于第一强单元行的行地址被产生时，对弱单元行而非第一强单元行执行进一步的刷新515。因此，每一刷新周期RP，弱单元行被刷新两次。

第一和第二强单元行中的每一个被以第二周期（2RP）刷新，第二周期是刷新周期RP的两倍。在每个刷新周期RP，交替地刷新第一和第二强单元行。例如，在每一奇数刷新周期中执行对第二强单元行的刷新530，并且在每一偶数刷新周期中执行对第一强单元行的刷新525，以使第一和第二强单元行中的每一个被每两个刷新周期RP刷新一次。

图8根据本发明的示范性实施例，示出了具有弱单元行和第一和第二强单元行的示范性存储单元阵列。图8示出了存储单元阵列的一个存储体阵列600a。在图8中，行地址的MSB定义了存储体阵列600a的上部分和下部分，并且行地址的LSB定义了两个相邻的存储单元行。

参考图8，在通过测试存储单元阵列确定了用于弱单元行610a的弱单元行地址WEAK_ADDR之后，通过反转弱单元行地址WEAK_ADDR的MSB确定第一强单元行地址STR_ADDR_1。因此，对应于第一强单元行地址STR_ADDR_1的存储单元行620a被确定为第一强单元行。通过反转第一强单元行地址STR_ADDR_1的LSB确定第二强单元行地址STR_ADDR_2。因此，对应于第二强单元行地址STR_ADDR_2的存储单元行630a被确定为第二强单元行。

如图2中所示，大多数存储单元行具有长于或者等于刷新周期RP两倍的最小保持时间。因此，尽管第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2是在未测试存储单元行的情况下确定的，但是存储单元行620a和630a将有很高概率具有长于或者等于刷新周期RP两倍的最小保持时间。

图9是根据本发明的示范性实施例，用于执行图6的刷新方法的刷新地址产生器400a的框图。刷新地址产生器400a包括地址存储单元410a、刷新计数器430a、比较单元450a和地址改变单元470a。地址存储单元410a包括存储第一强单元行地址STR_ADDR_1的第一存储区域411a。可替换地，地址存储单元410a存储弱单元行地址WEAK_ADDR或者第二强单元行地址STR_ADDR_2，而非第一强单元行地址STR_ADDR_1。

地址存储单元410a向比较单元450a提供第一强单元行地址STR_ADDR_1的N位SA11、SA12和SA1N。在本发明的示范性实施例中，可以利用电可编程熔丝存储器、激光可编程熔丝存储器、反熔丝存储器、一次可编程存储器、快闪存储器或者其他类型的非易失性存储器来实施地址存储单元410a。尽管图9示出地址存储单元410a存储和一个弱单元行地址WEAK_ADDR相关的一个第一强单元行地址STR_ADDR_1，但是地址存储单元410a也可以存储和更多的弱单元行地址相关的更多的第一强单元行地址。

刷新计数器430a通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。在本发明的示范性实施例中，刷新计数器430a是N+1位计数器。在这种情况下，来自计数器430a的第N+1位（即，MSB）是强单元标志STR_FLAG，并且来自计数器430a的低N位形成了初始刷新行地址REF_ADDR。

比较单元450a把来自刷新计数器430a的刷新行地址REF_ADDR和来自地址存储单元410a的第一强单元行地址STR_ADDR_1进行比较，以便从这种比较产生第一匹配信号MATCH1。比较单元450a根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较、并且根据强单元标志STR_FLAG，产生第二匹配信号MATCH2。

当刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时，产生具有逻辑高电平的第一匹配信号MATCh1。当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配并且强单元标志STR_FLAG处于逻辑高电平时，产生具有逻辑高电平的第二匹配信号MATCH2。

比较单元450a包括多个比较器451a、452a和453a以及多个逻辑门461a、462a、463a和464a。相应比较器把刷新行地址REF_ADDR的相应位和第一强单元行地址STR_ADDR_1的相应位进行比较。例如，第一比较器451a把刷新行地址REF_ADDR的第一位RA1（即，LSB）和第一强单元行地址STR_ADDR_1的第一位SA11（即，LSB）进行比较。第二比较器452a把刷新行地址REF_ADDR的第二位RA2和第一强单元行地址STR_ADDR_1的第二位SA12进行比较。第N比较器453a把刷新行地址REF_ADDR的第N位RAN（即，MSB）和第一强单元行地址STR_ADDR_1的第N位SA1N（即，MSB）进行比较。

第一与（AND）门461a通过对第一到第N比较器451a、452a和453a的输出信号执行与运算产生第一匹配信号MATCH1。当刷新行地址REF_ADDR的N位RA1、RA2和RAN分别和第一强单元行地址STR_ADDR_1的N位SA11、SA12和SA1N匹配时，第一与门461a产生具有逻辑高电平的第一匹配信号MATCH1。

反相器462a反转第一比较器451a的输出信号。第二与门463a对反相器462a的输出信号和第二到第N比较器452a和453a的输出信号执行与运算。当刷新行地址REF_ADDR的第一位RA1和第一强单元行地址STR_ADDR_1的第一位SA11不匹配，并且刷新行地址REF_ADDR的第二到第N位RA2和RAN和第一强单元行地址STR_ADDR_1的第二到第N位SA12和SA1N匹配时，第二与门463a产生具有逻辑高电平的输出信号。

即，当刷新行地址REF_ADDR和一行地址匹配，而该行地址只有LSB与第一强单元行地址STR_ADDR_1不同时（即，当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配时），第二与门463a产生具有逻辑高电平的输出信号。第三与门464a通过对强单元标志STR_FLAG和第二与门463a的输出信号执行与运算，产生第二匹配信号MATCH2。当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配，并且强单元标志STR_FLAG处于逻辑高电平时，第三与门464a产生具有逻辑高电平的第二匹配信号MATCH2。

图9示出比较单元450a具有用于一个弱单元行地址WEAK_ADDR的一组比较器451a、452a和453a以及逻辑门461a、462a、463a和464a。但是，本发明也可以实践为：比较单元450a具有与更多的弱单元行地址相对应的更多组比较器和逻辑门。

地址改变单元470a从刷新计数器430a接收初始刷新行地址REF_ADDR，并从比较单元450a接收第一匹配信号MATCH1和第二匹配信号MATCH2。当第一匹配信号MATCH1和第二匹配信号MATCH2分别具有逻辑低电平时，地址改变单元470a输出初始刷新行地址REF_ADDR作为最终刷新行地址CREF_ADDR。

当第一匹配信号MATCH1处于逻辑高电平时，地址改变单元470a输出弱单元行地址WEAK_ADDR、而非初始刷新行地址REF_ADDR，以作为最终刷新行地址CREF_ADDR。当第二匹配信号MATCH2处于逻辑高电平时，地址改变单元470a输出第一强单元行地址STR_ADDR_1、而非初始刷新行地址REF_ADDR，以作为最终刷新行地址CREF_ADDR。

地址改变单元470a包括第一反相器471a和第一复用器472a，用于根据刷新行地址REF_ADDR的第一位RA1以及第二匹配信号MATCH2产生最终刷新行地址CREF_ADDR的第一位CRA1。地址改变单元470a包括第二反相器473a和第二复用器474a，用于根据刷新行地址REF_ADDR的第N位RAN以及第一匹配信号MATCH1产生最终刷新行地址CREF_ADDR的第N位CRAN。

第二反相器473a反转刷新行地址REF_ADDR的第N位RAN。响应于第一匹配信号MATCH1，第二复用器474a选择性地输出第N位RAN或者其反转信号作为最终刷新行地址CREF_ADDR的第N位CRAN。例如，当第一匹配信号MATCH1处于逻辑高电平时，刷新改变单元470a通过把初始刷新行地址REF_ADDR的第N位RAN（即，MSB）反转，产生弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。

第一反相器471a将刷新行地址REF_ADDR的第一位RA1反转。响应于第二匹配信号MATCH2，第一复用器472a选择性地输出第一位RA1或者其反转信号作为最终刷新行地址CREF_ADDR的第一位CRA1。例如，当第二匹配信号MATCH2处于逻辑高电平时，刷新改变单元470a通过把初始刷新行地址REF_ADDR的第一位RA1（即，LSB）反转，产生第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR。

地址改变单元470a还包括多个反相器481a、482a、483a和484a，用于通过延迟初始刷新行地址REF_ADDR的第二到第N-1位（RA2到RAN-1），产生最终刷新行地址CREF_ADDR的第二到第N-1位（CRA2到CRAN-1）。

以这种方式，当刷新计数器430a产生第一强单元行地址STR_ADDR_1时，刷新地址产生器400a输出弱单元行地址WEAK_ADDR。此外，当刷新计数器430a产生第二强单元行地址STR_ADDR_2时，刷新地址产生器400a在每个刷新周期RP交替地输出第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2其中之一。因此，弱单元行代替第一强单元行被刷新，以减小弱单元行的刷新周期而不增加刷新电流和刷新功耗。

此外，第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2根据与弱单元行地址WEAK_ADDR的预定位关系来确定。例如，通过反转弱单元行地址WEAK_ADDR的MSB来确定第一强单元行地址STR_ADDR_1，并且，通过反转第一强单元行地址STR_ADDR_1的LSB来确定第二强单元行地址STR_ADDR_2。因此，根据本发明的这个方面，可以减小刷新地址产生器400a的尺寸和复杂度。

图10是根据本发明的示范性实施例，在突发刷新模式中执行的示范性刷新的时序图。例如，在刷新周期RP的一半中连续地刷新存储单元阵列中的第一半存储单元行，并且，在刷新了第一半存储单元行之后，在刷新周期RP的一半中连续刷新第二半存储单元行。在这种情况下，当第一半存储单元行被刷新时，执行对弱单元行的第一刷新510，并且，当第二半存储单元行被刷新时，执行对弱单元行的第二刷新515。因此，即使在突发刷新模式中，弱单元行也被以作为刷新周期RP一半的周期（RP/2）刷新。

图11是根据本发明另一示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图。在图11中，通过反转弱单元行地址WEAK_ADDR的最高有效位（MSB）确定第一强单元行地址STR_ADDR_1。此外，通过反转第一强单元行地址STR_ADDR_1的第M位确定第二强单元行地址STR_ADDR_2，其中，M是大于0且小于N的整数。

除了通过反转第一强单元行地址STR_ADDR_1的第M位来确定第二强单元行地址STR_ADDR_2之外，图11的刷新方法和图6的刷新方法基本类似。参考图11，在本发明的示范性实施例中，当刷新操作开始时，刷新计数器被初始化（S710）到“0”，并且，强单元标志STR_FLAG也被初始化到逻辑低电平。

将刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1的除了第M位以外的所有位进行比较（S720）。此外，将刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1的第M位进行比较（S725）。在本发明的示范性实施例中，这些比较（S720和S725）可以基本上在相同时间执行。

如果刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1的除了第M位以外的所有位不匹配（S720：否），则对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S740）。如果刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1的所有位都匹配（S720：是并且S725：是），则通过反转初始刷新行地址REF_ADDR的MSB产生弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR（S750）。在此情况下，具有弱单元行地址WEAK_ADDR的弱单元行被刷新（S755）。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S720：是并且S725：否），则根据强单元标志STR_FLAG，选择性地刷新与第一强单元行地址STR_ADDR_1对应的第一强单元行和与第二强单元行地址STR_ADDR_2对应的第二强单元行其中之一。如果强单元标志STR_FLAG处于逻辑低电平（S730：是），则刷新对应于初始刷新行地址REF_ADDR（即，第二强单元行地址STR_ADDR_2）的第二强单元行（S740）。

每次存储单元行之一被刷新，刷新行地址REF_ADDR被递增1（S770）。如果刷新行地址REF_ADDR超过最大行地址MAX_ADDR（S780：是），则刷新行地址REF_ADDR被再次初始化，并且强单元标志STR_FLAG被反转（S785）。即，每个刷新周期RP反转强单元标志STR_FLAG。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S720：是，S725：否），并且强单元标志STR_FLAG处于逻辑高电平（S730：否），则通过反转初始刷新行地址REF_ADDR的第M位产生第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR（S760）。在这种情况下，具有第一强单元行地址STR_ADDR_1的第一强单元行被刷新（S765）。

以这种方式，当刷新计数器产生第一强单元行地址STR_ADDR_1时，刷新弱单元行而非第一强单元行。因此，弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图12示出了根据图11的步骤在存储单元阵列的一个存储体阵列600b中为弱单元行选择的第一和第二强单元行的例子。参考图12，通过测试存储单元阵列确定用于弱单元行610b的弱单元行地址WEAK_ADDR。通过反转弱单元行地址WEAK_ADDR的MSB，确定针对弱单元行610b的第一强存储单元行620b的第一强单元行地址STR_ADDR_1。通过反转第一强单元行地址STR_ADDR_1的第M位，确定针对弱单元行610b的第二存储单元行630b的第二强单元行地址STR_ADDR_2。

图13是根据本发明的示范性实施例，用于执行图11的刷新方法的刷新地址产生器400b的框图。参考图13，刷新地址产生器400b包括地址存储单元410b、刷新计数器430b、比较单元450b和地址改变单元470b。除了在图13中通过反转第二强单元行地址STR_ADDR_2的第M位产生第一强单元行地址STR_ADDR_1之外，图13的刷新地址产生器400b和图9的刷新地址产生器400a基本类似。

地址存储单元410b包括用于存储第一强单元行地址STR_ADDR_1的第一存储区域411b。刷新计数器430b通过计数产生刷新行地址REF_ADDR和强单元标志STR_FLAG。图13的地址存储单元410b存储和一个弱单元行地址WEAK_ADDR相关的一个第一强单元行地址STR_ADDR 1。但是，本发明也可以被实践为：地址存储单元410b存储和更多的弱单元行地址相关的更多的第一强单元行地址。

比较单元450b通过把刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较，产生第一匹配信号MATCH1。比较单元450b还基于强单元标志STR_FLAG、并且根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较，产生第二匹配信号MATCH2。比较单元450b包括多个比较器451b、452b和453b以及多个逻辑门461b、462b、463b和464b。

图13示出了比较单元450b，其具有一组比较器451b、452b和453b以及逻辑门461b、462b、463b和464b，用于把刷新行地址REF_ADDR与第一和第二强单元行地址STR_ADDR_1和STR_ADDR_2进行比较。但是，本发明也可以被实践为：比较单元450b包括多组比较器和逻辑门，用于将刷新行地址REF_ADDR与用于更多弱单元行地址的相应第一和第二强单元行地址进行比较。

当第一匹配信号MATCH1处于逻辑高电平时，地址改变单元470b通过反转初始刷新行地址REF_ADDR的第N位RAN，输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。当第二匹配信号MATCH2处于逻辑高电平时，地址改变单元470b通过反转初始刷新行地址REF_ADDR的第M位RAM，输出第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR。

地址改变单元470b包括第一反相器471b和第一复用器472b，用于改变初始刷新行地址REF_ADDR的第M位RAM。地址改变单元470b还包括第二反相器473b和第二复用器474b，用于改变初始刷新行地址REF_ADDR的第N位RAN。地址改变单元470b还包括多个反相器481b、482b、483b和484b，用于通过延迟初始刷新行地址REF_ADDR的剩余的位RA1和RAN-1，输出最终刷新行地址CREF_ADDR的相应的位CRA1和CRAN-1。

以这种方式，当刷新计数器430b产生第一强单元行地址STR_ADDR_1时，刷新地址产生器400b输出弱单元行地址WEAK_ADDR。此外，当刷新计数器430b产生第二强单元行地址STR_ADDR_2时，刷新地址产生器400b在每个刷新周期RP交替地输出第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2。因此，在每个刷新周期RP，弱单元行代替第一强单元行被刷新，从而降低了弱单元行的刷新周期而不增加刷新电流和刷新功耗。

图14是根据本发明另一示范性实施例，具有刷新调节作用的用于刷新易失性存储器器件的步骤的流程图。在图14中，根据相应存储单元行的最小保持时间确定弱单元行地址WEAK_ADDR，并且存储单元阵列的任意两个其他的行地址被确定为第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2。

在图14中，当刷新操作开始时，刷新计数器被初始化（S810）到例如“0”，并且，强单元标志STR_FLAG被初始化到逻辑低电平。将刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较（S820）并且与第二强单元行地址STR_ADDR_2进行比较（S825）。刷新行地址REF_ADDR可以基本在相同时间与第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2进行比较（S820和S825）。

如果刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2不匹配（S820：否并且S825：否），则对应于刷新行地址REF_ADDR的存储单元行被刷新（S840）。如果刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配（S820：是），则对应于弱单元行地址WEAK_ADDR的弱单元行被刷新（S850）。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S825：是），则根据强单元标志STR_FLAG，选择性地刷新对应于第一强单元行地址STR_ADDR_1的第一强单元行和对应于第二强单元行地址STR_ADDR_2的第二强单元行其中之一。例如，在此情况下，如果强单元标志STR_FLAG处于逻辑低电平（S830：是），则第二强单元行被刷新（S840）。如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S825：是）、并且强单元标志STR_FLAG处于逻辑高电平（S830：否），则对应于第一强单元行地址STR_ADDR_1的第一强单元行被刷新（S865）。

每次存储单元行被刷新，刷新行地址REF_ADDR被递增1（S870）。如果刷新行地址REF_ADDR超过最大行地址MAX_ADDR（S880：是），则刷新行地址REF_ADDR被初始化，并且强单元标志STR_FLAG被例如在每个刷新周期RP反转（S885）。

以这种方式，当产生第一强单元行地址STR_ADDR_1时，弱单元行代替第一强单元行被刷新。因此，弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图15是根据本发明的另一个示范性实施例，具有弱单元行以及第一和第二强单元行的存储单元阵列的另一示范性存储体阵列600c。参考图15，通过测试存储单元阵列确定用于弱单元行610c的弱单元行地址WEAK_ADDR。选择与弱单元行610c分隔至少预定间隔ITV的第一强单元行地址STR_ADDR_1。

根据弱单元行610c的最小保持时间确定预定间隔ITV。例如，如果存储体阵列600c包括X个存储单元行，并且弱单元行610c的最小保持时间是刷新周期RP的四分之三，则第一强单元行地址STR_ADDR_1和弱单元行610c具有与计数至至少X/4个存储单元行相对应的间隔。

在这种情况下，如果第一强单元行620c与弱单元行610c分隔X/3个存储单元行，则弱单元行610c被以刷新周期RP的三分之一和三分之二的时间间隔刷新。即，对弱单元行610c的两个相邻刷新之间的最大时间间隔是刷新周期RP的三分之二，这比弱单元行610c的最小保持时间短，弱单元行610c的最小保持时间是刷新周期RP的四分之三。

以这种方式，将第一强单元行620c选择为与弱单元行610c分隔预定间隔ITV，从而使弱单元行610c在最小保持时间之前被重复刷新。此外，在图15中，可以选择除了弱单元行地址WEAK_ADDR和第一强单元行地址STR_ADDR_1之外的任何行地址作为第二强单元行STR_ADDR_2。

图16是根据本发明的示范性实施例，用于执行图14的刷新方法的刷新地址产生器400的框图。参考图16，刷新地址产生器400c包括地址存储单元410c、刷新计数器430c、比较单元450c和地址改变单元470c。

地址存储单元410c包括用于存储弱单元行地址WEAK_ADDR的第一存储区域411c、用于存储第一强单元行地址STR_ADDR_1的第二存储区域412c、以及用于存储第二强单元行地址STR_ADDR_2的第三存储区域413c。图16示出地址存储单元410c存储一个弱单元行地址WEAK_ADDR、一个第一强单元行地址STR_ADDR_1以及一个第二强单元行地址STR_ADDR_2。但是，本发明也可以被实践为：地址存储单元410c存储多个弱单元行地址以及多个相应的第一和第二强单元行地址。

刷新计数器430c通过计数产生刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450c通过把刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较，产生第一匹配信号MATCH1。比较单元450c还根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较、并基于强单元标志STR_FLAG，产生第二匹配信号MATCH2。

比较单元450c包括多个第一比较器451c和452c、多个第二比较器453c和454c、以及多个逻辑门461c、462c和463c。第一比较器451c和452c把初始刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较。第一与门461c通过对第一比较器4541c和452c的输出信号执行与运算，产生第一匹配信号MATCH1。当刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时，第一与门461c输出具有逻辑高电平的第一匹配信号MATCH1。

第二比较器453c和454c把刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2进行比较。第二与门462c对第二比较器453c和454c的输出信号执行与运算。当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配时，第二与门462c产生具有逻辑高电平的输出信号。

第三与门463c通过对强单元标志STR_FLAG和第二与门462c的输出信号执行与运算，产生第二匹配信号MATCH2。当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时，第三与门461c输出具有逻辑高电平的第二匹配信号MATCH2。

图16示出了比较单元450c具有一组第一比较器451c和452c、第二比较器453c和454c以及逻辑门461c、462c和463c，用于把刷新行地址REF_ADDR与第一强单元行地址STR_ADDR 1和第二强单元行地址STR_ADDR_2进行比较，该第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2与一个弱单元行地址WEAK_ADDR相关。但是，本发明也可以实践为：比较单元450c具有更多组第一比较器、第二比较器和逻辑门，用于把刷新行地址REF_ADDR与对应于更多弱单元行地址的各个第一和第二强单元行地址进行比较。

当第一匹配信号MATCH1处于逻辑高电平时，地址改变单元470c输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。可替换地，当第二匹配信号MATCH2处于逻辑高电平时，地址改变单元470c输出第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR。

地址改变单元470c包括多个逻辑门471c、472c和473c、多个第一复用器481c和483c，以及多个第二复用器482c和484c。反相器471c反转第一匹配信号MATCH1，并且第四与门472c通过对第二匹配信号MATCH2和第一匹配信号MATCH1的反转信号执行与运算，产生第一选择信号SEL1。

当第一匹配信号MATCH1处于逻辑高电平时，第四与门472c输出处于逻辑低电平的第一选择信号SEL1，并且，当第二匹配信号MATCH2具有逻辑高电平、并且第一匹配信号MATCH1处于逻辑低电平时，第四与门472c输出具有逻辑高电平的第一选择信号SEL1。当第一匹配信号MATCH1处于逻辑高电平时，第一复用器481c和483c选择性地输出弱单元行地址WEAK_ADDR的位WA1到WAN，并且，当第二匹配信号MATCH2处于逻辑高电平时，第一复用器481c和483c选择性地输出第一强单元行地址STR_ADDR_1的位SA11到SA1N。

或（OR）门473c通过对在第一匹配信号MATCH1和第二匹配信号MATCH2执行或运算，产生第二选择信号SEL2。当第一匹配信号MATCH1或第二匹配信号MATCH2处于逻辑高电平时，或门473c输出具有逻辑高电平的第二选择信号SEL2。

第二复用器482c和484c响应于第二选择信号SEL2，选择性地输出初始刷新行地址REF_ADDR或者来自第一复用器481c和483c的行地址。当第一匹配信号MATCH1和第二匹配信号MATCH2具有逻辑低电平时，第二复用器482c和484c输出初始刷新行地址REF_ADDR，以作为最终刷新行地址CREF_ADDR。

当第一匹配信号MATCH1处于逻辑高电平时，第二复用器482c和484c输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR，并且，当第二匹配信号MATCH2处于逻辑高电平时，第二复用器482c和484c输出第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR。

以这种方式，当刷新计数器430c产生第一强单元行地址STR_ADDR_1时，刷新地址产生器400c输出弱单元行地址WEAK_ADDR。此外，当刷新计数器430c产生第二强单元行地址STR_ADDR_2时，刷新地址产生器400c在每个刷新周期RP交替地输出第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2其中之一。因此，刷新地址产生器400c允许弱单元行代替第一强单元行被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。

图17根据本发明的示范性实施例，示出了具有弱单元行以及从可能的强存储单元池中选择的第一和第二强单元行的存储单元阵列的存储体阵列600d。参考图17，通过测试存储单元阵列确定用于弱单元行610d的弱单元行地址WEAK_ADDR。此外，通过反转弱单元行地址WEAK_ADDR的MSB确定从中选择第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2的强单元池。

强单元池包括2^M个行地址，所述2^M个行地址的最低有效M位彼此不同，其中M是大于1的整数。例如，当每个行地址具有N位时，形成强单元池的2^M个行地址具有相同的高N-M位，并具有不同的最低有效M位。此外，在本发明的示范性实施例中，所述2^M个行地址的除了MSB以外的高N-M位（即第M+1位到第N-1位）和弱单元行地址WEAK_ADDR的相同。

例如，在行地址具有13位、并且强单元池包括最低有效的4位彼此不同的行地址的情况下，强单元池包括16个行地址。强单元池中的这些行地址中的每一个均具有和弱单元行地址WEAK_ADDR的MSB不同的MSB，并且具有和弱单元行地址WEAK_ADDR的第五到第十二位相同的第五到第十二位。在具有强单元池的16个行地址的16个存储单元行中，选择具有长于或者等于刷新周期RP的两倍的最小保持时间的两个存储单元行，以作为第一和第二强单元行620d和630d。

图18是根据本发明的另一示范性实施例，用于执行图14的刷新方法的刷新地址产生器400d的框图。图18示出了第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2选自如图17中所示的强单元池的16个行地址的例子。

参考图18，刷新地址产生器400d包括地址存储单元410d、刷新计数器430d、比较单元450d和地址改变单元470d。地址存储单元410d包括用于存储第一强单元行地址STR_ADDR_1的第一存储区域411d和用于存储第二强单元行地址STR_ADDR_2的最低有效的4位的第二存储区域412d。

地址存储单元410d还包括第三存储区域413d，用于存储对第一强单元行地址STR_ADDR_1和弱单元行地址WEAK_ADDR的最低有效的4位执行第一异或（XOR）运算的结果。地址存储单元410d还包括第四存储区域414d，用于存储对第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2的最低有效的4位执行第二异或运算的结果。

图18示出地址存储单元410d存储用于一个弱单元行地址WEAK_ADDR的第一强单元行地址STR_ADDR_1、第二强单元行地址STR_ADDR_2的最低有效的4位以及第一和第二异或运算的结果。但是，本发明也可以被实践为：地址存储单元410d存储与更多弱单元行地址相对应的类似地址信息。

刷新计数器430d通过计数产生刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450d通过把刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较，产生第一匹配信号MATCH1。比较单元450d通过把刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2进行比较、并且基于强单元标志STR_FLAG，产生第二匹配信号MATCH2。

比较单元450d包括N个第一比较器451d、452d、453d和454d、四个第二比较器456d到457d、以及多个逻辑门461d、462d和463d。第一比较器451d、452d、453d和454d把刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较。第一与门461d通过对第一比较器451d、452d、453d和454d的输出信号执行与运算，产生第一匹配信号MATCH1。当初始刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时，第一与门461d输出具有逻辑高电平的第一匹配信号MATCH1。

第二比较器456d到457d把刷新行地址REF_ADDR的最低有效的四位与第二强单元行地址STR_ADDR_2的最低有效的四位进行比较。第二与门462d对第二比较器456d到457d的输出信号以及与刷新行地址REF_ADDR的最高有效的N-4位（即，第5到第N位）相对应的N-4个比较器453d和454d的N-4个输出信号执行与运算。

当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配时，第二与门462d产生具有逻辑高电平的输出信号。第三与门463d通过对强单元标志STR_FLAG和第二与门462d的输出信号执行与运算，产生第二匹配信号MATCH2。当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时，第三与门463d输出具有逻辑高电平的第二匹配信号MATCH2。

图18示出比较单元450d包括一组第一比较器451d、452d、453d和454d、第二比较器456d到457d、以及逻辑门461d、462d和463d，以用于把刷新行地址REF_ADDR与和一个弱单元行地址WEAK_ADDR相关的第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2进行比较。但是，本发明也可以被实践为：比较单元450d包括更多组的第一比较器、第二比较器和逻辑门，以用于把刷新行地址REF_ADDR与对应于更多弱单元行地址的第一和第二强单元行地址进行比较。

当第一匹配信号MATCH1处于逻辑高电平时，地址改变单元470d输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。或者，当第二匹配信号MATCH2处于逻辑高电平时，地址改变单元470d输出第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR。

地址改变单元470d包括对第一匹配信号MATCH1和存储在第三存储区域413d中的每一位执行与运算的相应的第一与门471d或476d。地址改变单元470d还包括对第二匹配信号MATCH2和存储在第四存储区域414d中的每一位执行与运算的相应的第二与门472d或477d。

地址改变单元470d还包括相应的或门473d或478d，其对输入来自第三和第四存储区域413d和414d的具有相同位有效值的位的相应与门的输出执行或运算。因此，当第一匹配信号MATCH1处于逻辑高电平时，或门473d和478d输出存储在第三存储区域413d中的位，并且当第二匹配信号MATCH2处于逻辑高电平时，或门473d和478d输出存储在第四存储区域414d中的位。

或门473d和478d的每一输出被施加于相应的复用器475d或480d的控制端。相应的反相器474d或479d反转初始刷新行地址REF_ADDR的四个最低有效位中相应的一个RA1或RA4。反相器481d反转刷新行地址REF_ADDR的第N位RAN。

响应于第一匹配信号MATCH1，复用器482d选择性地输出初始刷新行地址REF_ADDR的第N位RAN和其反转信号中的一个，以作为最终刷新行地址CREF_ADDR的第N位CRAN。响应于来自相应或门473d或478d的相应输出信号，复用器475d和480d中的每一个选择性地输出初始刷新行地址REF_ADDR的相应位RA1或RA4和其反转信号中的一个，以作为最终刷新行地址CREF_ADDR的相应位CRA1或CRA4。地址改变单元470d还包括反相器483d、484d、485d和486d，用于延迟初始刷新行地址REF_ADDR的第五到第N-1位RA5到RAN-1，以产生最终刷新行地址CREF_ADDR。

因此，当第一匹配信号MATCH1处于逻辑高电平时（即，当初始刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时），地址改变单元470d反转初始刷新行地址REF_ADDR的第N位RAN。此外，在此情况下，地址改变单元470d把初始刷新行地址REF_ADDR的四个最低有效位RA1到RA4中与弱单元行地址WEAK_ADDR的对应位不同的任何一位反转。

也就是说，当刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时，地址改变单元470d输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。此外，当第二匹配信号MATCH2处于逻辑高电平时（即，当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时），在初始刷新行地址REF_ADDR的第一到第四位RA1和RA4当中，地址改变单元470d把初始刷新行地址REF_ADDR的四个最低有效位RA1到RA4中和第一强单元行地址STR_ADDR_1的对应位不同的任何位反转。因此，当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时，地址改变单元470d输出第一强单元行地址STR_ADDR_1，以作为最终刷新行地址CREF_ADDR。

以这种方式，当刷新计数器430d产生第一强单元行地址STR_ADDR_1时，刷新地址产生器400d输出弱单元行地址WEAK_ADDR。此外，当刷新计数器430d产生第二强单元行地址STR_ADDR_2时，刷新地址产生器400d在每一刷新周期RP交替地输出第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2。

因此，刷新地址产生器400d允许弱单元行代替第一强单元行被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。此外，第二强单元行地址STR_ADDR_2是从这样的地址池中选择的：该地址池具有由弱单元行地址WEAK_ADDR和/或第一强单元行地址STR_ADDR_1的至少两个最低有效位限定的范围。

图19是根据本发明另一示范性实施例，取决于强单元标志刷新易失性存储器器件的步骤的流程图。在图19中，在奇数刷新周期中，弱单元行代替第一强单元行被刷新，并且，在偶数刷新周期中，弱单元行代替第二强单元行被刷新。

在图19中，当刷新操作开始时，刷新计数器被初始化（S910）到例如“0”，并且，强单元标志STR_FLAG被初始化到逻辑低电平。初始刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1进行比较（S920）并且与第二强单元行地址STR_ADDR_2进行比较（S930）。在本发明的示范性实施例中，刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1（S920）和第二强单元行地址STR_ADDR_2（S930）的比较基本在相同时间执行。如果刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2中的任何一个都不匹配（S920：否并且S930：否），则对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S940）。

如果刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配（S920：是），则根据强单元标志STR_FLAG选择性地刷新对应于第一强单元行地址STR_ADDR_1的第一强单元行或者对应于弱单元行地址WEAK_ADDR的弱单元行（S925、S940、S950）。例如，在这种情况下，当强单元标志STR_FLAG处于第一逻辑电平（例如，逻辑高电平）时（S925：否），对应于第一强单元行地址STR_ADDR_1的第一强单元行被刷新（S940）。或者，在这种情况下，当强单元标志STR_FLAG处于第二逻辑电平（例如，逻辑低电平）时（S925：是），对应于弱单元行地址WEAK_ADDR的弱单元行被刷新（S950）。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S930：是），则根据强单元标志STR_FLAG选择性地刷新对应于第二强单元行地址STR_ADDR_2的第二强单元行或者对应于弱单元行地址WEAK_ADDR的弱单元行（S935、S940、S950）。例如，在此情况下，当强单元标志STR_FLAG具有第二逻辑电平时（S935：否），对应于第二强单元行地址STR_ADDR_2的第二强单元行被刷新（S940）。或者，在这种情况下，当强单元标志STR_FLAG具有第一逻辑电平时（S935：是），对应于弱单元行地址WEAK_ADDR的弱单元行被刷新（S950）。

每次存储单元行被刷新，刷新行地址REF_ADDR被递增1（S970）。如果刷新行地址REF_ADDR超过最大行地址MAX_ADDR（S980：是），则刷新行地址REF_ADDR被初始化，并且强单元标志STR_FLAG被反转（S985），从而每个刷新周期RP将强单元标志STR_FLAG反转。

以这种方式，当强单元标志STR_FLAG处于第一逻辑电平时，弱单元行代替第二强单元行被刷新。此外，当强单元标志STR_FLAG处于第二逻辑电平时，弱单元行代替第一强单元行被刷新。因此，弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图20是在本发明的示范性实施例中，根据图19执行的弱单元行以及第一和第二强单元行的示范性刷新的时序图。参考图20，弱单元行每刷新周期RP被刷新两次。例如，在奇数刷新周期期间，当产生用于弱单元行的行地址时，执行对弱单元行的刷新910，并且当产生用于第一强单元行的行地址时，执行对弱单元行的额外刷新915。

或者，在偶数刷新周期期间，当产生用于弱单元行的行地址时，执行对弱单元行的刷新910，并且，当产生用于第二强单元行的行地址时，执行对弱单元行的额外刷新916。通过将第一和第二强单元行中的每一个选择为与弱单元行分隔至少预定间隔，弱单元行在最小保持时间之前被重复刷新。例如，通过反转用于弱单元行的行地址的MSB来确定用于第一强单元行的行地址，并且，通过反转用于弱单元行的行地址的MSB和LSB，来确定用于第二强单元行的行地址。在这种情况下，弱单元行的刷新周期是存储器器件的标准中所定义的刷新周期RP的一半。

第一和第二强单元行中的每一个被以周期2RP刷新，周期2RP是刷新周期RP的两倍。例如，第一强单元行被在偶数刷新周期中刷新，并且第二强单元行被在奇数刷新周期中刷新。即，第一和第二强单元行中的每一个每两个刷新周期RP被刷新一次。

图21是根据本发明的示范性实施例，用于执行图19的刷新方法的刷新地址产生器400e的框图。图21示出了通过反转弱单元行地址WEAK_ADDR的MSB确定第一强单元行地址STR_ADDR_1、并且通过反转第一强单元行地址STR_ADDR_1的LSB确定第二强单元行地址STR_ADDR_2的例子。

参考图21，刷新地址产生器400e包括地址存储单元410e、刷新计数器430e、比较单元450e和地址改变单元470e。除了刷新地址产生器400e包括附加的逻辑门462e、463e和473e以外，刷新地址产生器400e基本类似于图9的刷新地址产生器400a。

地址存储单元410e包括用于存储第一强单元行地址STR_ADDR_1的第一存储区域411e。图21示出地址存储单元410e存储用于一个弱单元行地址WEAK_ADDR的一个第一强单元行地址STR_ADDR_1。但是，本发明也可以实践为：地址存储单元410e存储对应于更多弱单元行地址的更多第一强单元行地址。

刷新计数器430e通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450e根据强单元标志STR_FLAG以及初始刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1的比较，产生第一匹配信号MATCH1。比较单元450e还根据强单元标志STR_FLAG以及初始刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较，产生第二匹配信号MATCH2。

比较单元450e包括N个比较器451e、452e和453e以及多个逻辑门461e、462e、463e、464e、465e和466e。N个比较器451e、452e和453e比较初始刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1的相应位。第一与门461e对N个比较器451e、452e和453e的输出信号执行与运算。

第一反相器462e反转强单元标志STR_FLAG。第二与门463e通过对第一与门461e的输出和强单元标志STR_FLAG的反转信号执行与运算，产生第一匹配信号MATCH1。因此，当刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1匹配、并且强单元标志STR_FLAG处于逻辑低电平时，比较单元450e产生具有逻辑高电平的第一匹配信号MATCH1。

第二反相器464e反转第一比较器461e的输出。第三与门465e对N-1个比较器452e和453e的输出以及第二反相器464e的输出执行与运算。当刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1除了LSB之外相同时（即，当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配时），第三与门465e产生具有逻辑高电平的输出信号。第四与门466e通过对第三与门465e的输出信号和强单元标志STR_FLAG执行与运算，产生第二匹配信号MATCH2。因此，当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配并且强单元标志STR_FLAG处于逻辑高电平时，比较单元450e产生具有逻辑高电平的第二匹配信号MATCH2。

图21示出比较单元450e包括一组比较器451e、452e和453e以及逻辑门461e、462e、463e、464e、465e和466e，以用于一个弱单元行地址WEAK_ADDR。但是，本发明也可以被实践为：比较单元450e具有更多组比较器和逻辑门，以用于更多弱单元行地址。

当第一匹配信号MATCH1处于逻辑高电平时，地址改变单元470e通过反转初始刷新行地址REF_ADDR的第N位RAN，输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。当第二匹配信号MATCH2处于逻辑高电平时，地址改变单元470e通过反转初始刷新行地址REF_ADDR的第一位RA1和第N位RAN，输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。

地址改变单元470e包括用于改变刷新行地址REF_ADDR的第一位RA1的第一反相器471e和第一复用器472e。地址改变单元470e还包括用于改变刷新行地址REF_ADDR的第二位RAN的或门473e、第二反相器474e和第二复用器475e。

第一反相器471e和第一复用器472e可以响应于第二匹配信号MATCH2，反转初始刷新行地址REF_ADDR的第一位RA1，以产生最终刷新行地址CREF_ADDR的第一位CRA1。或门473e、第二反相器474e和第二复用器475e可以响应于第一匹配信号MATCH1或者第二匹配信号MATCH2，反转刷新行地址REF_ADDR的第N位RAN，以产生最终刷新行地址CREF_ADDR的第N位CRAN。地址改变单元470e还包括反相器481e、482e、483e和484e，用于延迟初始刷新行地址REF_ADDR的第二到第N-1位RA2和RAN-1，以产生最终刷新行地址CREF_ADDR的对应位CRA2和CRAN-1。

以这种方式，刷新地址产生器400e在每一刷新周期RP中输出弱单元行地址WEAK_ADDR以代替第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2之一。因此，刷新地址产生器400e允许弱单元行代替第一和第二强单元行之一被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。

图22是根据本发明的示范性实施例，具有弱单元行以及第一和第二强单元行的存储器器件的示范性存储体阵列600f。参考图22，通过测试存储器器件确定弱单元行610f的弱单元行地址WEAK_ADDR。

选择第一强单元行620f的第一强单元行地址STR_ADDR_1以使第一强单元行地址STR_ADDR_1和弱单元行地址WEAK_ADDR之间计数的时间间隔至少是第一预定间隔ITV1。此外，选择第二强单元行630f的第二强单元行地址STR_ADDR_2以使第二强单元行地址STR_ADDR_2和弱单元行地址WEAK_ADDR之间计数的时间间隔至少是第二预定间隔ITV2。

根据弱单元行610f的最小保持时间确定第一预定间隔ITV1和第二预定间隔ITV2。例如，在存储体阵列600f包括X个存储单元行并且弱单元行610f的最小保持时间是刷新周期RP的四分之三的情况下，第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2中的每一个被选择成使得第一预定间隔ITV1和第二预定间隔ITV2在任一方向上至少为X/4。

例如，如果强单元行620f和630f中的每一个与弱单元行610f分隔与大约N/3个存储单元行相对应的间隔，则对弱单元行610f的刷新可以具有大约是刷新周期RP的三分之一或者三分之二的时间间隔。在此情况下，对弱单元行610f的两个相邻刷新之间的最大时间间隔是刷新周期RP的三分之二，其比弱单元行610f的最小保持时间短，弱单元行610f的最小保持时间是刷新周期RP的四分之三。

图23是根据本发明的示范性实施例，用于执行图19的刷新方法的刷新地址产生器400f的框图。图23示出第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2被任意地确定的例子。

参考图23，刷新地址产生器400f包括地址存储单元410f、刷新计数器430f、比较单元450f和地址改变单元470f。地址存储单元410f包括用于存储弱单元行地址WEAK_ADDR的第一存储区域411f、用于存储第一强单元行地址STR_ADDR_1的第二存储区域412f、以及用于存储第二强单元行地址STR_ADDR_2的第三存储区域413f。

图23示出地址存储单元410f存储一个弱单元行地址WEAK_ADDR、一个第一强单元行地址STR_ADDR_1以及一个第二强单元行地址STR_ADDR_2。但是，当地址存储单元410f存储更多个弱单元行地址、更多个第一强单元行地址以及更多个第二强单元行地址时，也可以实践本发明。

刷新计数器430f通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450f基于强单元标志STR_FLAG并且根据刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1的比较，产生第一匹配信号MATCH1。比较单元450f还基于强单元标志STR_FLAG并且根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较，产生第二匹配信号MATCH2。

比较单元450f包括多个（N个）第一比较器451f和452f，多个（N个）第二比较器453f和454f，以及多个逻辑门461f、462f、463f、464f和465f。第一比较器451f和452f、第一与门461f、反相器462f和第二与门463f被配置成：在刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配、并且强单元标志STR_FLAG处于逻辑低电平时，产生具有逻辑高电平的第一匹配信号MATCH1。第二比较器453f和454f、第三与门464f和第四与门465f被配置成：当刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时，产生具有逻辑高电平的第二匹配信号MATCH2。

图23示出比较单元450f包括用于一个弱单元行地址WEAK_ADDR的一组第一比较器451f和452f、第二比较器453f和454f、以及逻辑门461f、462f、463f、464f和465f。但是，本发明也可以被实践为：比较单元450f具有更多组的第一比较器、第二比较器和逻辑门，以用于更多个弱单元行地址。

当第一匹配信号MATCH1和第二匹配信号MATCH2其中之一处于逻辑高电平时，地址改变单元470f生成弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。地址改变单元470f包括或门471f和多个复用器472f、473f、474f和475f。或门471f通过对第一匹配信号MATCH1和第二匹配信号MATCH2执行或运算产生选择信号SEL。

复用器472f、473f、474f和475f从刷新计数器430f接收刷新行地址REF_ADDR，并从地址存储单元410f接收弱单元行地址WEAK_ADDR。复用器472f、473f、474f和475f响应于选择信号SEL选择性地输出刷新行地址REF_ADDR或者弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。

以这种方式，在每一刷新周期RP中，刷新地址产生器400f输出弱单元行地址WEAK_ADDR以代替第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2之一。因此，刷新地址产生器400f允许弱单元行代替第一和第二强单元行其中之一被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。

图24是根据本发明的示范性实施例，根据被选择的存储器存储体刷新易失性存储器器件的步骤的流程图。在图24中，在存储器存储体的基础上确定弱单元行地址WEAK_ADDR、第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2，以便能够以存储器存储体为基础执行刷新调节。

在图24中，当刷新操作开始时，刷新计数器被初始化（S1010）到例如“0”，并且，强单元标志STR_FLAG也被初始化到逻辑低电平。刷新行地址REF_ADDR被与第一强单元行地址STR_ADDR_1进行比较（S1020）以及与第二强单元行地址STR_ADDR_2进行比较（S1025）。在本发明的示范性实施例中，这些比较（S1020和S1025）被基本上同时执行。

如果刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1和第二强单元行地址STR_ADDR_2不匹配（S1020：否并且S1025：否），则在所有存储体中对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S1040）。如果初始刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配（S1020：是），则在存储体信息所指示的至少一个存储体（即，被选择的存储器存储体）中对应于弱单元行地址WEAK_ADDR的弱单元行被刷新，并且，在其他存储体（即，未被选择的存储器存储体）中对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S1050）。

在本发明的示范性实施例中，存储体信息包括存储在地址存储单元中的存储体地址。可替换地，存储体信息包括存储在地址存储单元中的用于相应存储体的存储体标志。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S1025：是）并且强单元标志STR_FLAG处于逻辑低电平（S1030：是），则在所有存储体中对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S1040）。每次存储器存储体中的相应存储单元行被刷新时，刷新行地址REF_ADDR被递增1（S1070）。如果刷新行地址REF_ADDR超过最大行地址MAX_ADDR（S1080：是），则刷新行地址REF_ADDR被初始化，并且强单元标志STR_FLAG被每刷新周期RP反转（S1085）。

如果刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S1025：是）并且强单元标志STR_FLAG处于逻辑高电平（S1030：否），则在与存储体信息相对应的存储体中对应于第一强单元行地址STR_ADDR_1的第一强单元行被刷新，并且在其他存储体中对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S1060）。以这种方式，只有在存储体信息所指示的被选择的存储体中，弱单元行才代替第一强单元行被刷新。

图25是根据本发明的示范性实施例，用于执行图24的刷新方法的刷新地址产生器400g的框图。图25包括使用存储体地址BANK_ADDR以存储体为基础的刷新调节。此外，在图25中，通过反转弱单元行地址WEAK_ADDR的MSB确定第一强单元行地址STR_ADDR_1，并且通过反转第一强单元行地址STR_ADDR_1的LSB确定第二强单元行地址STR_ADDR_2。

参考图25，刷新地址产生器400g包括地址存储单元410g、刷新计数器430g、比较单元450g和地址改变单元470g。地址存储单元410g包括用于存储第一强单元行地址STR_ADDR_1的第一存储区域411g以及用于存储存储体地址BANK_ADDR的第二存储区域412g。

图25示出地址存储单元410g存储与一个弱单元行地址WEAK_ADDR相关的一个第一强单元行地址STR_ADDR_1和一个存储体地址BANK_ADDR。但是，本发明也可以被实践为：地址存储单元410g存储与更多个弱单元行地址WEAK_ADDR相关的更多个第一强单元行地址和更多个存储体地址。

刷新计数器430g通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450g根据刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1的比较，产生第一匹配信号MATCH1。比较单元450g还基于强单元标志STR_FLAG、并且根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较，产生第二匹配信号MATCH2。

比较单元450g把第一匹配信号MATCH1和第二匹配信号MATCH2提供给多个存储体365a和365h当中对应于存储体地址BANK_ADDR的存储体。比较单元450g包括多个比较器451g、452g和453g、多个逻辑门461g、462g、463g和464g、第一解复用器466g和第二解复用器467g。比较器451g、452g和453g以及第一与门461g被配置成，在刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时，产生具有逻辑高电平的第一匹配信号MATCH1。

比较器451g、452g和453g、反相器462g、第二与门463g以及第三与门464g被配置成，在刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时，产生具有逻辑高电平的第二匹配信号MATCH2。第一解复用器466g响应于存储体地址BANK_ADDR传送第一匹配信号MATCH1作为多个第一存储体匹配信号MATCH1A和MATCH1H之一。

第二解复用器467g响应于存储体地址BANK_ADDR传送第二匹配信号MATCH2作为多个第二存储体匹配信号MATCH2_A和MATCH2_H之一。因此，第一匹配信号MATCH1和第二匹配信号MATCH2被施加于多个存储体365a和365h当中对应于存储体地址BANK_ADDR的存储体。

图25示出比较单元450g具有用于一个弱单元行地址WEAK_ADDR的一组比较器451g、452g和453g、逻辑门461g、462g、463g和464g以及解复用器466g和467g。但是，本发明也可以实践为：比较单元450g具有更多组比较器、逻辑门和解复用器，以用于更多个弱单元行地址。来自刷新计数器430g的刷新行地址REF_ADDR被通过图4的行地址复用器340施加于相应的存储体365a和365h。

存储体365a和365h分别接收刷新行地址REF_ADDR、第一存储体匹配信号MATCH1_A和MATCH1_H、以及第二存储体匹配信号MATCH2_A和MATCH2_H。地址改变单元470g位于存储体365a和365h。例如，地址改变单元470g在存储体365a和365h中分别包括第一反相器471g和481g、第一复用器472g和482g、第二反相器473g和483g、以及第二复用器474g和484g。

第一反相器471g和481g反转初始刷新行地址REF_ADDR的第一位RA1。第一复用器472g和482g分别响应于第一存储体匹配信号MATCH1_A和MATCH1_H选择性地输出刷新行地址REF_ADDR的第一位RA1及其反转信号之一作为相应的最终刷新行地址CREF_ADDR的第一位CRA1_A和CRA1_H。

第二反相器473g和483g反转初始刷新行地址REF_ADDR的第N位RAN。第二复用器474g和484g响应于第二存储体匹配信号MATCH2_A和MATCH2_H，选择性地输出刷新行地址REF_ADDR的第N位RAN及其反转信号，以作为相应的最终刷新行地址CREF_ADDR的第N位CRAN_A和CRAN_H。

由存储体地址BANK_ADDR所指示的第一存储体匹配信号MATCH1_A和MATCH1_H中的仅仅一个以及第二存储体匹配信号MATCH2_A和MATCH2_H中的仅仅一个被激活。因此，地址改变单元470g仅针对存储体地址BANK_ADDR所指示的存储体改变初始刷新行地址REF_ADDR。来自地址改变单元470g的相应的最终刷新行地址CREF_ADDR被分别施加于图4中所示的存储体行译码器360a、360b、360c和360d。

以这种方式，刷新地址产生器400g允许仅仅在与存储体地址BANK_ADDR相对应的被选择的存储器存储体中、弱单元行代替第一强单元行被刷新。因此，以存储体为基础执行刷新调节，并且弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图26是根据本发明的另一示范性实施例，用于执行图24的刷新方法的刷新地址产生器400h的框图，在该刷新方法中，使用存储体标志BANKA_FLAG和BANKH_FLAG、以存储体为基础进行刷新调节。此外，在图26中，通过反转弱单元行地址WEAK_ADDR的MSB确定第一强单元行地址STR_ADDR_1，并且通过反转第一强单元行地址STR_ADDR_1的LSB确定第二强单元行地址STR_ADDR_2。

参考图26，刷新地址产生器400h包括地址存储单元410h、刷新计数器430h、比较单元450h和地址改变单元470h。除了使用存储体标志BANKA_FLAG和BANKH_FLAG以外，刷新地址产生器400h基本类似于图25的刷新地址产生器400g。

地址存储单元410h包括用于存储第一强单元行地址STR_ADDR_1的第一存储区域411h以及用于存储存储体标志BANKA_FLAG和BANKH_FLAG的第二存储区域412h。存储体标志BANKA_FLAG和BANKH_FLAG中的每一个可以是一位数据，该一位数据代表在存储体365a和365h中的相应的一个存储体中是否要执行刷新调节。

图26示出地址存储单元410h存储和一个弱单元行地址WEAK_ADDR相关的一个第一强单元行地址STR_ADDR_1以及存储体标志BANKA_FLAG和BANKH_FLAG。但是，本发明也可以实践为：地址存储单元410h存储与更多个弱单元行地址相关的更多个第一强单元行地址和存储体标志。

刷新计数器430h通过计数产生刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450h根据刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1的比较，产生第一匹配信号MATCH1。比较单元450h还基于强单元标志STR_FLAG、并且根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2的比较，产生第二匹配信号MATCH2。

比较单元450g根据存储体标志BANKA_FLAG和BANKH_FLAG，选择性地把第一匹配信号MATCH1和第二匹配信号MATCH2提供给多个存储体365a和365h。比较单元450h包括多个比较器451h、452h和453h以及多个逻辑门461h、462h、463h、464h、465h、466h、467h和468h。

比较器451h、452h和453h以及第一与门461h被配置成，在刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1匹配时，产生具有逻辑高电平的第一匹配信号MATCH1。比较器451h、452h和453h、反相器462h、第二与门463h以及第三与门464h被配置成，在刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配、并且强单元标志STR_FLAG处于逻辑高电平时，产生具有逻辑高电平的第二匹配信号MATCH2。

第四与门465h和467h被配置成通过对第一匹配信号MATCH1与存储体标志BANKA_FLAG和BANKH_FLAG执行与运算，产生多个第一存储体匹配信号MATCH1_A和MATCH1_H。第五与门466h和468h被配置成通过对第二匹配信号MATCH2与存储体标志BANKA_FLAG和BANKH_FLAG执行与运算，产生多个第二存储体匹配信号MATCH2_A和MATCH2_H。因此，比较单元450h把第一匹配信号MATCH1和第二匹配信号MATCH2传送到相应的存储体标志被设置到逻辑高电平的至少一个存储体。

图26示出比较单元450h具有用于一个弱单元行地址WEAK_ADDR的一组比较器451h、452h和453h以及逻辑门461h、462h、463h、464h、465h、466h、467h和468h。但是，本发明也可以实践为：比较单元450h具有更多组比较器和逻辑门，以用于更多个弱单元行地址。

由刷新计数器430h产生的初始刷新行地址REF_ADDR被通过图4的行地址复用器340施加于相应的存储体365a和365h。存储体365a和365h分别接收刷新行地址REF_ADDR、第一存储体匹配信号MATCH1_A和MATCH1_H以及第二存储体匹配信号MATCH2_A和MATCH2_H。

根据存储体标志BANKA_FLAG和BANKH_FLAG激活第一存储体匹配信号MATCH1_A和MATCH1_H中的至少一个以及第二存储体匹配信号MATCH2_A和MATCH2_H中的至少一个。因此，地址改变单元470h只在至少一个被选择的存储器存储体中改变初始刷新行地址REF_ADDR，在所述被选择的存储器存储体中，如存储体标志BANKA_FLAG和BANKH_FLAG所指示的，将要执行刷新调节。

地址改变单元470h位于存储体365a和365h。例如，地址改变单元470h在存储体365a和365h中分别包括第一反相器471h和481h、第一复用器472h和482h、第二反相器473h和483h、以及第二复用器474h和484gh。来自地址改变单元470h的相应的最终刷新行地址CREF_ADDR被分别施加于图4的存储体行译码器360a、360b、360c和360d。

以这种方式，刷新地址产生器400h允许只有在如存储体标志BANKA_FLAG和BANKH_FLAG所指示的要执行刷新调节的至少一个存储体中，代替第一强单元行来刷新弱单元行。因此，以存储体为基础执行刷新调节，并且弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图27是根据本发明的示范性实施例，使用多个强单元行进行刷新调节的用于刷新易失性存储器器件的步骤的流程图。在图27中，每一弱单元行的最小保持时间比“刷新周期（RP）/(L-1)”短、并且长于或者等于“刷新周期（RP）/L”，其中，L是大于1的整数。此外，针对每一弱单元行地址WEAK_ADDR选择L-1个第一强单元行地址STR_ADDR_1和至少一个第二强单元行地址STR_ADDR_2。

在图27中，当刷新操作开始时，刷新计数器被初始化（S1110）到例如“0”，并且，强单元标志STR_FLAG被初始化到逻辑低电平。初始刷新行地址REF_ADDR被与L-1个第一强单元行地址STR_ADDR_1进行比较（S1120），并且与至少一个第二强单元行地址STR_ADDR_2进行比较（S1125）。在本发明的示范性实施例中，这些比较（S1120和S1125）被基本同时执行。

如果初始刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1（S1120：否）以及第二强单元行地址STR_ADDR_2（S1125：否）中的任何一个都不匹配，则刷新对应于初始刷新行地址REF_ADDR的存储单元行（S1140）。如果刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1之一匹配（S1120：是），则对应于弱单元行地址WEAK_ADDR的弱单元行被刷新（S1150）。

如果初始刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S1125：是）并且强单元标志STR_FLAG处于逻辑低电平（S1130：是），则对应于初始刷新行地址REF_ADDR的存储单元行被刷新（S1140）。如果初始刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2匹配（S1125：是）并且强单元标志STR_FLAG处于逻辑高电平（S1130：否），则对应于第一强单元行地址STR_ADDR_1之一的第一强单元行被刷新（S1160）。

每次存储单元行被刷新，刷新行地址REF_ADDR被递增1（S1170）。如果刷新行地址REF_ADDR超过最大行地址MAX_ADDR（S1180：是），则刷新行地址REF_ADDR被初始化，并且强单元标志STR_FLAG被每刷新周期RP反转（S1185）。

以这种方式，弱单元行代替多个第一强单元行被刷新。因此，即使弱单元行的最小保持时间比刷新周期RP的一半短，弱单元行也能在最小保持时间之前被重复刷新，并且无需用冗余单元行替换弱单元行。此外，弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图28是在本发明的示范性实施例中，根据图27的刷新方法执行的弱单元行以及多个第一和第二强单元行的示范性刷新的时序图。图28示出了弱单元行代替三个第一强单元行被刷新，并且这三个第一强单元行与三个第二强单元行在每个刷新周期RP被交替地刷新的例子。

参考图28，每刷新周期RP，弱单元行被刷新四次。例如，在每个刷新周期RP中，当产生弱单元行的行地址时，执行对弱单元行的刷新1110。此外，当第一强单元行的行地址被产生时，进一步执行对弱单元行的刷新1111、1112和1113、以代替对第一强单元行的刷新1121、1122和1123。

第一强单元行和第二强单元行中的每一个被以周期2RP刷新，该周期2RP是刷新周期RP的两倍。例如，在奇数刷新周期中执行对第二强单元行的刷新1131、1132和1133，并且在偶数刷新周期中，执行对第一强单元行的刷新1126、1127和1128，以代替对第二强单元行的刷新1136、1137和1138。

图29根据本发明的示范性实施例，示出具有弱单元行以及多个第一和第二强单元行的存储器器件的一个存储体阵列600i。图29示出了弱单元行610i的最小保持时间比“刷新周期（RP）/3”短、并且长于或等于“刷新周期（RP）/4”的例子。图29还示出了针对弱单元行610i选择的三个第一强单元行621i、622i和623i以及三个第二强单元行631i、632i和633i。

参考图29，通过测试存储单元阵列确定用于一个弱单元行610i的一个弱单元行地址WEAK_ADDR。通过反转用于弱单元行610i的弱单元行地址WEAK_ADDR的第N-1位，确定用于第一强单元行621i、622i和623i的三个强单元行地址之一STR_ADDR_1_1。通过反转弱单元行地址WEAK_ADDR的第N位（即，MSB）确定三个强单元行地址中的又一个STR_ADDR_1_2。通过反转弱单元行地址WEAK_ADDR的第N位和第N-1位确定三个强单元行地址中的另一个STR_ADDR_1_3。

弱单元行610i代替与三个第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3相对应的三个第一强单元行621i、622i和623i被刷新。因此，弱单元行610i被以刷新周期RP的四分之一的周期刷新。

可以选择具有长于或者等于刷新周期RP两倍的最小保持时间的任意三个存储单元行作为三个第二强单元行631i、632i和633i。例如，通过反转三个第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3的LSB，确定用于三个第二强单元行631i、632i和633i的三个第二强单元行地址STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3。

图29的确定第一和第二强单元行621i、622i、623i、631i、632i和633i的方法可以被应用于第一和第二强单元行621i、622i、623i、631i、632i和633i具有长于或者等于刷新周期RP的两倍的最小保持时间的情况。在本发明的替代实施例中，当强单元行具有长于或者等于刷新周期RP四倍的最小保持时间时，如图31中所示，对于每一弱单元行可以选择三个第一强单元行和一个第二强单元行。

图30是根据本发明的示范性实施例，用于执行图27的刷新方法的刷新地址产生器400i的框图。在图30中，如图29中所示确定第一和第二强单元行地址STR_ADDR_1_1、STR_ADDR_1_2、STR_ADDR_1_3、STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3。

刷新地址产生器400i包括地址存储单元410i、刷新计数器430i、比较单元450i和地址改变单元470i。地址存储单元410i包括第一存储区域411i，用于存储第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3之一。

图30示出地址存储单元410i存储与一个弱单元行地址WEAK_ADDR相关的一个第一强单元行地址STR_ADDR_1_1。但是，本发明也可以实践为：地址存储单元410i存储用于更多弱单元行地址的更多第一强单元行地址。

刷新计数器430i通过计数产生刷新行地址REF_ADDR和强单元标志STR_FLAG。比较单元450i根据刷新行地址REF_ADDR与第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3的比较，分别产生第一匹配信号MATCH1_1、MATCH1_2和MATCH1_3。此外，比较单元450i基于强单元标志STR_FLAG、并且根据刷新行地址REF_ADDR与第二强单元行地址STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3的比较分别产生第二匹配信号MATCH2_1、MATCH2_2和MATCH2_3。

比较单元450i包括多个比较器451i、452i、453i和454i，以及多个逻辑门455i、456i、457i、458i、459i、460i、461i、462i、463i、464i、465i、466i、467i、468i和469i。比较器451i、452i、453i和454i、第一反相器458i、459i和463i以及第一与门455i、460i和464i被配置成在刷新行地址REF_ADDR和第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3之一匹配时，激活第一匹配信号MATCH1_1、MATCH1_2和MATCH1_3中对应的一个。

比较器451i、452i、453i和454i、第二反相器456i、461i和465i、第二与门457i、462i和466i以及第三与门467i、468i和469i被配置成，在刷新行地址REF_ADDR和第二强单元行地址STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3之一匹配、并且强单元标志STR_FLAG处于逻辑高电平时，激活第二匹配信号MATCH2_1、MATCH2_2和MATCH2_3中对应的一个。

图30示出比较单元450i包括用于一个弱单元行地址WEAK_ADDR的一组比较器451i、452i、453i和454i以及逻辑门455i、456i、457i、458i、459i、460i、461i、462i、463i、464i、465i、466i、467i、468i和469i。但是，本发明也可以实践为：比较单元450i具有用于更多弱单元行地址的更多相应组的比较器和逻辑门。

地址改变单元470i包括多个或门471i、472i和473i、多个反相器481i、483i、485i、487i和488i以及多个复用器482i、484i和486i。地址改变单元470i的这些部件被配置成，当第一匹配信号MATCH1_1、MATCH1_2和MATCH1_3之一处于逻辑高电平时，输出弱单元行地址WEAK_ADDR，以作为最终刷新行地址CREF_ADDR。当第二匹配信号MATCH2_1、MATCH2_2和MATCH2_3中相应的一个处于逻辑高电平时，地址改变单元470i输出第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3中对应的一个，以作为最终刷新行地址CREF_ADDR。

以这种方式，刷新地址产生器400i在刷新计数器430i产生第一强单元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3之一时，输出弱单元行地址WEAK_ADDR。因此，即使弱单元行的最小保持时间比刷新周期RP的一半短，弱单元行也在最小保持时间之前被重复刷新，并且无需用冗余单元行替换弱单元行。此外，弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图31是在本发明的示范性实施例中，根据图27的刷新方法执行的弱单元行、多个第一强单元行以及第二强单元行的示范性刷新的时序图。在图31中，弱单元行代替三个第一强单元行被刷新，并且这三个第一强单元行和一个第二强单元行被以对应于大约刷新周期RP的四倍的周期交替地刷新。

参考图31，每刷新周期RP，弱单元行被刷新四次。例如，在每一刷新周期RP期间，当产生用于弱单元行的行地址时，执行对弱单元行的刷新1110，并且，当产生用于第一强单元行的行地址时，执行对弱单元行的另外的刷新1111、1112和1113，以替代对第一强单元行的刷新1121、1122和1123。

第一强单元行和第二强单元行中的每一个被以对应于刷新周期RP的四倍的周期刷新。例如，对第二强单元行的刷新1131在第4I+1刷新周期中执行，其中，I是大于或等于0的整数。此外，在第4I+2刷新周期中，执行对第一强单元行之一的刷新1126，以替代对第二强单元行的刷新1136。在第4I+3刷新周期中，执行对第一强单元行中的另一个的刷新1127，以替代对第二强单元行的刷新1137。在第4I+4刷新周期中，执行对第一强单元行中的另一个的刷新1128，以替代对第二强单元行的刷新1138。

在这个例子中，可以使用N+2位刷新计数器来以刷新周期RP四倍的周期交替地刷新第一强单元行和第二强单元行。在这种情况下，由N+2位计数器产生的高两位被用作2位的强单元标志，用于选择三个第一强单元行和一个第二强单元行之一。如图31所示刷新的第一强单元行和第二强单元行可以具有长于或者等于刷新周期RP四倍的最小保持时间。

图32是根据本发明的示范性实施例，示出在突发模式中对每四分之一的存储器阵列的行执行的示范性刷新的时序图。例如，四分之一的存储单元阵列的存储单元行被连续地刷新。在这种情况下，当四个四分之一的存储单元行分别被刷新时，执行对弱单元行的四个刷新。因此，即使在突发刷新模式中，弱单元行也被以周期RP/4刷新，周期RP/4是刷新周期RP的四分之一。

图33是根据本发明的另一示范性实施例，在图4的易失性存储器器件中包括的具有多个比较单元的刷新地址产生器500的框图。刷新地址产生器500包括多个地址存储单元510_1和510_M、刷新计数器530、多个比较单元550_1和550_M、或运算单元590和地址改变单元570。

多个地址存储单元510_1和510_M分别存储用于多个弱单元行的多个地址信息ADDR_INFO_1和ADDR_INFO_M。在本发明的示范性实施例中，地址信息ADDR_INFO_1和ADDR_INFO_M中的每一个包括至少一个相应的弱单元行地址和与该弱单元行地址相关的强单元行地址。可替换地，地址信息ADDR_INFO_1和ADDR_INFO_M中的每一个包括对弱单元行地址和/或强单元行地址执行的预定操作（例如，异或（XOR）操作）的结果。

在本发明的一个实施例中，用一个存储设备实施多个地址存储单元510_1和510_M。可替换地，利用多个存储设备实施多个地址存储单元510_1和510_M。例如，每一存储设备可以是电可编程熔丝存储器、激光可编程熔丝存储器、反熔丝存储器、一次可编程存储器、快闪存储器、或者其他类型的非易失性存储器。

刷新计数器530进行计数以产生具有N位的初始刷新行地址REF_ADDR，其中N是大于1的整数。刷新计数器530还产生用于控制强单元行的刷新的强单元标志STR_FLAG。在本发明的示范性实施例中，刷新计数器530是N+M位计数器，其中，M是大于0的整数。

比较单元550_1和550_M分别耦合到地址存储单元510_1和510_M。比较单元550_1和550_M把来自刷新计数器530的刷新行地址REF_ADDR与从相应的地址存储单元510_1和510_M读取的相应地址信息ADDR_INFO_1和ADDR_INFO_M进行比较，以便基于强单元标志STR_FLAG产生相应的匹配信号MATCH_1和MATCH_M。或运算单元590通过对匹配信号MATCH_1和MATCH_M执行或运算产生匹配信号MATCH。

地址改变单元570可以响应于匹配信号MATCH改变初始刷新行地址REF_ADDR。例如，地址改变单元570把初始刷新行地址REF_ADDR改变为弱单元行地址或者第一强单元行地址。

以这种方式，刷新地址产生器500存储用于多个弱单元行的地址信息ADDR_INFO_1和ADDR_INFO_M，以允许弱存储单元行代替强单元行被刷新。因此，弱单元行的刷新周期被降低而不增加刷新电流和刷新功耗。

图34是根据本发明的另一示范性实施例，具有多个比较单元的示范性刷新地址产生器500a的框图。在图34中，通过反转弱单元行地址的MSB确定第一强单元行地址STR_ADDR_1，并且通过反转第一强单元行地址STR_ADDR_1的LSB确定第二强单元行地址。

刷新地址产生器500a包括多个地址存储单元510_1a和510_Ma、刷新计数器530a、多个比较单元550_1a和550_Ma、或（OR）运算单元591a和592a以及地址改变单元570a。

地址存储单元510_1a和510_Ma各自包括相应的存储区域511_1a，用于存储和各个弱行地址相关的相应的第一强单元行地址STR_ADDR_1。在本发明的替换实施例中，地址存储单元510_1a和510_Ma存储多个第二强单元行地址或者多个弱单元行地址，而非存储第一强单元行地址STR_ADDR_1。

地址存储单元510_1a和510_Ma把第一强单元行地址STR_ADDR_1分别提供给比较单元550_1a和550_Ma。例如，第一地址存储单元510_1a把第一强单元行地址STR_ADDR_1中相应一个的第一到第N位SA11_1、SA12_1和SA1N_1输出到第一比较单元550_1a。类似地，第M个地址存储单元550_Ma把第一强单元行地址STR_ADDR_1中相应一个的第一到第N位SA11_M、SA12_M和SA1N_M输出到第M比较单元550_Ma。

刷新计数器530a通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。刷新计数器530a是N＋1位计数器，计数的MSB是强单元标志STR_FLAG，并且计数的低N位被用作初始刷新行地址REF_ADDR。

比较单元550_1a和550_Ma通过把初始刷新行地址REF_ADDR和相应的第一强单元行地址STR_ADDR_1进行比较，产生多个第一匹配信号MATCH1_1和MATCH1_M。比较单元550_1a和550_Ma还基于强单元标志STR_FLAG、并且根据初始刷新行地址REF_ADDR与相应的第二强单元行地址的比较，产生多个第二匹配信号MATCH2_1和MATCH2_M。

每一比较单元550_1a或550_Ma包括相应的多个比较器551a、552a和553a以及相应的多个逻辑门561a、562a、563a和564a。或运算单元591a和592a是第一或门591a和第二或门592a。第一或门591a通过对多个第一匹配信号MATCH1_1和MATCH1_M执行第一或运算，产生第一匹配信号MATCH1。第二或门592a通过对多个第二匹配信号MATCH2_1和MATCH2_M执行第二或运算，产生第二匹配信号MATCH2。

例如，如果刷新行地址REF_ADDR和多个第一强单元行地址STR_ADDR_1之一匹配，则多个第一匹配信号MATCH1_1和MATCH1_M中对应的一个处于逻辑高电平，从而使第一或门591a输出具有逻辑高电平的第一匹配信号MATCH1。如果刷新行地址REF_ADDR和多个第二强单元行地址之一匹配、并且强单元标志STR_FLAG处于逻辑高电平，则多个第二匹配信号MATCH2_1和MATCH2_M中对应的一个处于逻辑高电平，从而使第二或门592a输出具有逻辑高电平的第二匹配信号MATCH2。

地址改变单元570a包括反相器571a、573a、581a、582a、583a和584a以及复用器572a和574a。这些部件被配置成通过响应于第一匹配信号MATCH1反转刷新行地址REF_ADDR的MSB输出对应的弱单元行地址。或者，地址改变单元570a响应于第二匹配信号MATCH2反转刷新行地址REF_ADDR的LSB，输出对应的第一强单元行地址。

以这种方式，刷新地址产生器500a在刷新计数器530a产生多个第一强单元行地址STR_ADDR_1之一时输出对应的弱单元行地址。此外，刷新地址产生器500a在刷新计数器530a产生第二强单元行地址之一时，在每一刷新周期RP交替地输出第一强单元行地址之一或第二强单元行地址之一。因此，刷新地址产生器500a允许弱单元行代替第一强单元行被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。

图35是根据本发明的另一示范性实施例，具有多个比较单元的另一刷新地址产生器500b的框图。在图35中，通过反转弱单元行地址WEAK_ADDR的相应MSB确定第一强单元行地址，并且，通过反转第一强单元行地址的LSB确定第二强单元行地址。

刷新地址产生器500b包括多个地址存储单元510_1b和510_Mb、刷新计数器530b、第一和第二反相器581b和582b、多个比较单元550_1b和550_Mb、地址改变单元570b、具有第一或门591b、第二或门592b的或运算单元以及与门593b。地址存储单元510_1b和510_Mb中的每一个包括相应的存储区域511_1a，用于存储相应的弱单元行地址。

在本发明的替换实施例中，地址存储单元510_1b和510_Mb存储多个第一强单元行地址或者多个第二强单元行地址、而非存储多个弱单元行地址WEAK_ADDR。地址存储单元510_1b和510_Mb把弱单元行地址WEAK_ADDR提供给相应的比较单元550_1b和550_Mb。

刷新计数器530b通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。第一反相器581b反转把刷新行地址REF_ADDR的第一位RA1，并且第二反相器582b反转刷新行地址REF_ADDR的第N位RAN。反相器581b和582b的数量或连接可以根据选择第一和第二强单元行的方法和/或根据存储在多个地址存储单元510_1b和510_Mb中的地址信息而改变。例如，在多个第一强单元行地址被存储在地址存储单元510_1b和510_Mb中的情况下，刷新地址产生器可以不包括第二反相器582b。

多个比较单元550_1b和550_Mb从刷新计数器530b以及反相器581b和582b接收刷新行地址REF_ADDR的第一位、反转的第一位、第二到第N位以及反转的第N位。多个比较单元550_1b和550_Mb还分别从地址存储单元510_1b和510_Mb接收弱单元行地址WEAK_ADDR。

比较单元550_1b和550_Mb中的每一个包括第一N位比较器551b和第二N位比较器552b。第一N位比较器551b在第一输入端IN1接收刷新行地址REF_ADDR的第一到第N-1位和反转的第N位。第一N位比较器551b还在第二输入端IN2接收弱单元行地址WEAK_ADDR。

第一N位比较器551b在刷新行地址REF_ADDR的第一到第N-1位和反转的第N位与弱单元行地址WEAK_ADDR的第一到N位匹配时，产生具有逻辑高电平的输出信号。因此，当刷新行地址REF_ADDR与第一强单元行地址匹配时，第一N位比较器551b产生具有逻辑高电平的输出信号。

第二N位比较器552b在第一输入端IN1接收刷新行地址REF_ADDR的反转的第一位、第二到第N-1位以及反转的第N位。第二N位比较器552b还在第二输入端IN2接收弱单元行地址WEAK_ADDR。

第二N位比较器552b在刷新行地址REF_ADDR的反转的第一位、第二到第N-1位以及反转的第N位与弱单元行地址WEAK_ADDR的第一到N位匹配时，产生具有逻辑高电平的输出信号。因此，当初始刷新行地址REF_ADDR与第二强单元行地址匹配时，第二N位比较器552b产生具有逻辑高电平的输出信号。

第一或门591b通过对多个比较单元550_1b和550_Mb的第一N位比较器551b的输出信号执行或运算，产生第一匹配信号MATCH1。第一或门591b在刷新行地址REF_ADDR与多个第一强单元行之一匹配时，输出具有逻辑高电平的第一匹配信号MATCH1。

第二或门592b对多个比较单元550_1b和550_Mb的第二N位比较器552b的输出信号执行或运算。与门593b对第二或门592b的输出信号和强单元标志STR_FLAG执行与运算。第二或门592b和与门593b被配置成，在刷新行地址REF_ADDR与多个第二强单元行之一匹配、并且强单元标志STR_FLAG具有逻辑高电平时，产生具有逻辑高电平的第二匹配信号MATCH2。

地址改变单元570b可以响应于第一匹配信号MATCH1把初始刷新行地址REF_ADDR改变为对应的弱单元行地址。地址改变单元570b也可以响应于第二匹配信号MATCH2把刷新行地址REF_ADDR改变为对应的第一强单元行地址。以这种方式，刷新地址产生器500b允许弱单元行代替第一强单元行被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。

图36是根据本发明的另一示范性实施例，具有多个比较单元的另一刷新地址产生器500c的框图。在图36中，通过反转弱单元行地址WEAK_ADDR的MSB确定第一强单元行地址。此外，通过反转第一强单元行地址的LSB确定第二强单元行地址。

刷新地址产生器500c包括多个奇地址存储单元510_O_1c和510_O_Lc、多个偶地址存储单元510_E_1c和510_E_Kc、刷新计数器530c、第一和第二反相器581c和582c、以及多个奇比较单元550_O_1c和550_O_Lc。刷新地址产生器500c还包括多个偶比较单元550_E_1c和550_E_Kc、具有第一和第二或门591c和592c的或运算单元、多个逻辑门593c、594c、595c、596c、597c和598c、以及地址存储单元570c。

在根据本发明示范性实施例的刷新地址产生器500c中，地址存储单元510_O_1c、510_O_Lc、510_E_1c和510_E_Kc被划分为多个组。此外，将要存储在地址存储单元510_O_1c、510_O_Lc、510_E_1c和510_E_Kc中的行地址可以根据行地址的至少一位而存储在对应组中包括的地址存储单元中。例如，M个地址存储单元510_O_1c、510_O_Lc、510_E_1c和510_E_Kc被划分为包括L个奇地址存储单元510_O_1c和510_O_Lc的第一组、以及包括K个偶地址存储单元510_E_1c和510_E_Kc的第二组，其中L是大于0的整数，K是大于0的整数，并且M是L+K。

LSB是“1”的弱单元行地址WEAK_ADDR的高N-1位被存储在奇地址存储单元510_O_1c和510_O_Lc中。LSB是“0”的弱单元行地址WEAK_ADDR的高N-1位被存储在偶地址存储单元510_E_1c和510_E_Kc中。在本发明的示范性实施例中，L和K具有不同的值。可替换地，L和K具有相同的值M/2。

刷新计数器530c通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。第一反相器581c反转刷新行地址REF_ADDR的第一位RA1，并且第二反相器582c反转刷新行地址REF_ADDR的第N位RAN。反相器581c和582c的数量或连接可以根据选择第一和第二强单元行的方法和/或根据存储在地址存储单元510_O_1c、510_O_Lc、510_E_1c和510_E_Kc中的地址信息而改变。

多个比较单元550_O_1c、550_O_Lc、550_E_1c和550_E_Kc分别耦合到多个地址存储单元510_O_1c、510_O_Lc、510_E_1c和510_E_Kc。和多个地址存储单元510_O_1c、510_O_Lc、510_E_1c和510_E_Kc类似，多个比较单元550_O_1c、550_O_Lc、550_E_1c和550_E_Kc被划分为多个组。例如，M个比较单元550_O_1c、550_O_Lc、550_E_1c和550_E_Kc被划分为包括L个奇比较单元550_O_1c和550_O_Lc的第一组和包括K个偶比较单元550_E_1c和550_E_Kc的第二组。

奇比较单元550_O_1c和550_O_Lc从刷新计数器530c接收刷新行地址REF_ADDR的第二到第N位以及反转的第N位。此外，奇比较单元550_O_1c和550_O_Lc还从奇地址存储单元510_O_1c和510_O_Lc接收弱单元行地址WEAK_ADDR的高N-1位。

偶比较单元550_E_1c和550_E_Kc从刷新计数器530c接收刷新行地址REF_ADDR的第二到第N位以及反转的第N位。偶比较单元550_E_1c和550_E_Kc还从偶地址存储单元510_E_1c和510_E_Kc接收弱单元行地址WEAK_ADDR的高N-1位。

每一奇比较单元550_O_1c或550_O_Lc包括第一N-1位比较器551c，并且每一偶比较单元550_E_1c或550_E_Kc包括第二N-1位比较器552c。第一N-1位比较器551c和第二N-1位比较器552c中的每一个把刷新行地址REF_ADDR的高N-1位与弱单元行地址WEAK_ADDR的高N-1位进行比较，其中，该刷新行地址REF_ADDR的第N位RAN（即，MSB）被反转。

第一或门591c对奇比较单元550_O_1c和550_O_Lc的输出信号执行或运算。第二或门592c对偶比较单元550_E_1c和550_E_Kc的输出信号执行或运算。

逻辑门593c、594c、595c、596c、597c和598c被配置成，基于第一和第二或门591c和592c的输出信号、刷新行地址REF_ADDR的第一位RA1及其反转信号、以及强单元标志STR_FLAG，产生第一匹配信号MATCH1和第二匹配信号MATCH2。第一与门593c对第一或门591c的输出信号和刷新行地址REF_ADDR的第一位RA1执行与运算。第二与门595c对第二或门592c的输出信号和刷新行地址REF_ADDR的被反转的第一位执行与运算。

当MSB被反转的刷新行地址REF_ADDR的高N-1位与弱单元行地址WEAK_ADDR的高N-1位匹配、并且刷新行地址REF_ADDR的第一位RA1（即，LSB）是“1”时，第一与门593c产生具有逻辑高电平的输出信号。由于LSB为“1”的弱单元行地址WEAK_ADDR被存储在奇地址存储单元510_O_1c和510_O_Lc中，所以当在刷新行地址REF_ADDR和弱单元行地址WEAK_ADDR之间只有MSB不同时（即，当初始刷新行地址REF_ADDR与第一强单元行地址匹配时），第一与门593c产生具有逻辑高电平的输出信号。

当MSB被反转的刷新行地址REF_ADDR的高N-1位与弱单元行地址WEAK_ADDR的高N-1位匹配、并且刷新行地址REF_ADDR的LSB是“0”时，第二与门595c产生具有逻辑高电平的输出信号。由于LSB为“0”的弱单元行地址WEAK_ADDR被存储在偶地址存储单元510_E_1c和510_E_Kc中，所以当在刷新行地址REF_ADDR和弱单元行地址WEAK_ADDR之间只有MSB不同时（即，当刷新行地址REF_ADDR和第一强单元行地址匹配时），第二与门595c产生具有逻辑高电平的输出信号。

第三与门594c对第一或门591c的输出信号、刷新行地址的反转的第一位和强单元标志STR_FLAG执行与运算。第四与门596c对第二或门592c的输出信号、刷新行地址REF_ADDR的第一位RA1和强单元标志STR_FLAG执行与运算。

当MSB被反转的刷新行地址REF_ADDR的高N-1位与弱单元行地址WEAK_ADDR的高N-1位匹配、并且刷新行地址REF_ADDR的LSB是“0”、并且强单元标志STR_FLAG处于逻辑高电平时，第三与门594c产生具有逻辑高电平的输出信号。由于LSB为“1”的弱单元行地址WEAK_ADDR被存储在奇地址存储单元510_O_1c和510_O_Lc中，所以当刷新行地址REF_ADDR与第二强单元行地址匹配并且当强单元标志STR_FLAG具有逻辑高电平时，第三与门594c产生具有逻辑高电平的输出信号。

当MSB被反转的刷新行地址REF_ADDR的高N-1位与弱单元行地址WEAK_ADDR的高N-1位匹配、刷新行地址REF_ADDR的LSB是“1”、并且强单元标志STR_FLAG处于逻辑高电平时，第四与门596c产生具有逻辑高电平的输出信号。由于LSB为“0”的弱单元行地址WEAK_ADDR被存储在偶地址存储单元510_E_1c和510_E_Kc中，所以当刷新行地址REF_ADDR与第二强单元行地址匹配、并且当强单元标志STR_FLAG具有逻辑高电平时，第四与门596c产生具有逻辑高电平的输出信号。

第三或门597c通过对第一和第三与门593c和594c的输出信号执行或运算，产生第一匹配信号MATCH1。第三或门597c在刷新行地址与多个第一强单元行地址之一匹配时，产生具有逻辑高电平的第一匹配信号MATCH1。

第四或门598c通过对第二和第四与门595c和596c的输出信号执行或运算，产生第二匹配信号MATCH2。第四或门598c在刷新行地址与多个第二强单元行地址之一匹配、并且强单元标志STR_FLAG具有逻辑高电平时，产生具有逻辑高电平的第二匹配信号MATCH2。

地址改变单元570c可以响应于第一匹配信号MATCH1把刷新行地址REF_ADDR改变为对应的弱单元行地址。地址改变单元570c也可以响应于第二匹配信号MATCH2把刷新行地址REF_ADDR改变为对应的第一强单元行地址。

以这种方式，刷新地址产生器500c允许弱单元行代替第一强单元行被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。此外，由于每一比较单元550_O_1c、550_O_Lc、550_E_1c和550_E_Kc包括一个相应的N-1位比较器，所以可以减小刷新地址产生器500c的尺寸和复杂度。

在图36中，地址存储单元和比较单元根据弱单元行地址的LSB被划分为奇组和偶组。但是本发明也可以实践为：根据行地址的任何一位或更多位来划分地址存储单元和比较单元。

例如，地址存储单元和比较单元可以根据弱单元行地址的低2位被划分为四个组。在此情况下，行地址（例如，弱单元行地址、第一强单元行地址和第二强单元行地址之一）的高N-2位被存储在每一地址存储单元中，并且每一比较单元包括相应的一个N-2位比较器，所述N-2位比较器把刷新行地址的高N-2位与存储在每一地址存储单元中的行地址的高N-2位进行比较。

图37是根据本发明的另一示范性实施例，具有用于多个存储器存储体的多个比较单元的刷新地址产生器500d的框图。刷新地址产生器500d包括第A到第H存储体地址存储单元510_A_1d、510_A_Md、510_H_1d和510_H_Md、刷新计数器530d、第A到第H比较单元550_A_1d、550_A_Md、550_H_1d和550_H_Md、具有或门和与门591d、592d、593d、594d、595d和596d的或运算单元和地址改变单元570d。

地址存储单元510_A_1d、510_A_Md、510_H_1d和510_H_Md被划分为多个组。根据包括相应弱单元行的存储体，将行地址存储在对应组中包括的地址存储单元510_A_1d、510_A_Md、510_H_1d和510_H_Md之一中。例如，根据第A到第H存储体划分地址存储单元510_A_1d、510_A_Md、510_H_1d和510_H_Md。在此情况下，存储体A中包括的弱单元行的行地址被存储在第A存储体地址存储单元510_A_1d和510_A_Md中。类似地，包括在存储体H中的弱单元行的行地址被存储在第H存储体地址存储单元510_H_1d和510_H_Md中。

刷新计数器530d通过计数产生初始刷新行地址REF_ADDR和强单元标志STR_FLAG。和图4中所示类似，通过行地址复用器340将刷新行地址REF_ADDR提供给相应的存储体365。比较单元550_A_1d、550_A_Md、550_H_1d和550_H_Md被划分为多个组，这和多个地址存储单元510_A_1d、510_A_Md、510_H_1d和510_H_Md类似。

例如，比较单元550_A_1d、550_A_Md、550_H_1d和550_H_Md被划分为与每一存储器存储体相对应的第A到第H。第A比较单元550_A_1d和550_A_Md把刷新行地址REF_ADDR与从第A存储体地址存储单元510_A_1d和510_A_Md接收到的行地址进行比较。第H比较单元550_H_1d和550_H_Md把刷新行地址REF_ADDR与从第H存储体地址存储单元510_H_1d和510_H_Md接收到的行地址进行比较。

或运算单元包括第一、第二、第三和第四或门591d、592d、594d和595d，并且包括第一和第二与门593d和596d。第一或门591d产生用于存储体A的第一匹配信号MATCH1_A。第二或门592d和第一与门593d产生用于存储体A的第二匹配信号MATCH2_A。此外，第三或门594d产生用于存储体H的第一匹配信号MATCH1_H。第四或门595d和第二与门596d产生用于存储体H的第二匹配信号MATCH2_H。

在本发明的示范性实施例中，地址改变单元570d具有位于相应存储体365的部件。响应于用于相应存储体365的第一匹配信号MATCH1_A和MATCH1_H中相应的一个，地址改变单元570d可以把初始刷新行地址REF_ADDR改变为对应存储体中的弱单元行地址以作为最终刷新行地址。此外，响应于用于相应存储体365的第二匹配信号MATCH2_A和MATCH2_H中相应的一个，地址改变单元570d可以把刷新行地址REF_ADDR改变为相应存储体中的第一强单元行地址。

例如，如果用于存储体A的第一匹配信号MATCH1_A处于逻辑高电平并且其他的第一匹配信号MATCH1_H处于逻辑低电平，则地址改变单元570d在存储体A中产生弱单元行地址以作为最终刷新行地址CREF_ADDR，但是在其他存储体中产生未改变的刷新行地址REF_ADDR以作为最终刷新行地址。如果用于存储体H的第二匹配信号MATCH2_H处于逻辑高电平并且其他的第二匹配信号MATCH2_A处于逻辑低电平，则地址改变单元570d在存储体H中产生第一强单元行地址作为最终刷新行地址CREF_ADDR，但是在其他存储体中产生未改变的刷新行地址REF_ADDR以作为最终刷新行地址。

以这种方式，刷新地址产生器500d允许弱单元行代替第一强单元行被刷新，以降低弱单元行的刷新周期而不增加刷新电流和刷新功耗。此外，由于地址存储单元和比较单元被以存储体为基础划分，所以即使存储体信息未存储在地址存储单元中，也能在至少一个被选择的存储体中执行刷新调节。

在图36中，地址存储单元和比较单元被根据行地址划分。在图37中，地址存储单元和比较单元被根据存储体划分。但是，本发明也可以实践为：根据行地址和存储体两者来划分地址存储单元和比较单元。

针对使用强单元行进行弱单元行的刷新调节描述了上面的本发明的示范性实施例。但是，本发明可以实践为：把强单元的任意单位进行弱单元的任意单位的刷新调节。例如，更一般地，多个强单元可被用于弱单元的刷新调节。

图38是具有存储器器件的存储器模块1200的框图，所述存储器器件具有根据本发明的示范性实施例执行的刷新调节。存储器模块1200包括多个易失性存储器器件300。例如，存储器模块1200是无缓冲双通道存储器模块（unbuffered dual in-line memory module，UDIMM）、带寄存器的双通道存储器模块（registered dual in-line memory module，RDIMM）、全缓冲双通道存储器模块（fully buffered dual in-line memory module，LRDIMM）或者低负载双通道存储器模块（load reduced dual in-line memory module，LRDIMM）。

存储器模块1200还包括缓冲器1210，缓冲器1210通过经多个传输线缓冲来自存储器控制器的命令/地址信号和数据来提供命令/地址信号和数据。在示范性实施例中，缓冲器1200和易失性存储器器件300之间的数据传输线被以点对点拓扑耦合，并且缓冲器1200和易失性存储器器件300之间的命令/地址传输线被以多点（multi-drop）拓扑、菊花链（daisy-chain）拓扑、飞越菊花链（fly-by daisy-chain）拓扑等耦合。

由于缓冲器1200缓冲命令/地址信号和数据两者，所以存储器控制器通过只驱动缓冲器1200的负载来与存储器模块1200接口。因此，存储器模块1200包括更多的易失性存储器器件和/或更多的存储器区块（memory rank），并且存储器系统包括更多的存储器模块。

易失性存储器器件300根据上述本发明的实施例执行刷新调节。因此，易失性存储器器件300中的每一个以比存储器器件的标准中定义的刷新周期短的周期刷新至少一个弱单元行，而不增加刷新电流和刷新功耗。

图39是具有存储器器件的移动系统1400的框图，所述存储器器件具有根据本发明的示范性实施例执行的刷新调节。移动系统1400包括应用处理器1410、连接单元（connectivity unit）1420、易失性存储器器件1430、非易失性存储器器件1440、用户接口1450和电源1460。例如，移动系统1400是移动电话、智能电话、个人数字助理（PDA）、便携式多媒体播放器（portablemultimedia player，PMP）、数码相机、音乐播放器、便携式游戏控制台或者导航系统。

应用处理器1410执行例如网页浏览器、游戏应用或者视频播放器的应用。例如，应用处理器1410包括单核或者多核，例如当应用处理器1410是双核处理器、四核处理器或者六核处理器时。此外，应用处理器1410可以包括内部或外部高速缓存存储器。

连接单元1420执行与外部设备的有线或无线通信。例如，连接单元1420执行以太网通信、近场通信（near field communication，NFC）、射频识别（RFID）通信、移动通信、存储卡通信或者通用串行总线（USB）通信。例如，连接单元1420包括基带芯片组，其支持例如全球移动通讯系统（GSM）、通用分组无线服务（general packet radio service，GPRS）、宽带码分多址（widebandcode division multiple access，WCDMA）或者高速下行链路/上行链路分组接入（high speed downlink/uplink packet access，HSxPA）的通信。

易失性存储器器件1430存储由应用处理器1410处理的数据，或者用作工作存储器。例如，易失性存储器器件1430是动态随机存取存储器，例如DDR SDRAM、LPDDR SDRAM、GDDR SDRAM或RDRAM。此外，易失性存储器器件1430是根据上述本发明实施例执行具有刷新调节的刷新操作的易失性存储器器件。因此，易失性存储器器件1430以比在存储器器件的标准中定义的刷新周期短的周期刷新至少一个弱单元行，而不增加刷新电流和刷新功耗。

非易失性存储器器件1440存储用于引导移动系统1400的引导映象。例如，非易失性存储器器件1440是电可擦除可编程只读存储器（EEPROM）、快闪存储器、相变随机存取存储器（PRAM）、电阻随机存取存储器（resistancerandom access memory，RRAM）、纳米浮栅存储器（nano floating gate memory，NFGM）、聚合物随机存取存储器（polymer random access memory，PoRAM）、磁随机存取存储器（magnetic random access memory，MRAM）或者铁电随机存取存储器（ferroelectric random access memory，FRAM）。

用户接口1450包括诸如小键盘或触摸屏的至少一个输入设备以及诸如扬声器或显示设备的至少一个输出设备。电源1460向移动系统1400提供电源电压。移动系统1400还可以包括照相机图像处理器（camera imageprocessor，CIS）和/或例如存储卡、固态驱动器（solid state drive，SSD）、硬盘驱动器（hard disk drive，HDD）或者CD-ROM的存储设备。

移动系统1400和/或移动系统1400的部件是层叠封装（package onPackage，POP)、球栅阵列（Ball Grid Arrays，BGA）、芯片级封装（Chip ScalePackage，CSP）、塑料带引线芯片载体(Plastic Leaded Chip Carrier，PLCC）、塑料双列直插封装（Plastic Dual In-line Package，PDIP）、叠片内裸片封装（diein waffle pack）、晶片内裸片形式（die in wafer form）、板上芯片（chip on boardCOB）、陶瓷双列直插式封装（ceramic dual in-line package CERDIP）、塑料标准四边扁平封装（plastic metric quad flat pack，MQFP）、薄型四边扁平封装（thinquad flat pack，TQFP）、小外型集成电路（small outline IC，SOIC）、缩小型小外型封装（shrink small outline package，SSOP）、薄型小外型封装（thin smalloutline package，TSOP）、系统级封装（system in package，SIP）、多芯片封装（multi chip package，MCP）、晶片级结构封装（wafer-level fabricated package，WFP）或者晶片级处理堆叠封装（wafer-level processed stack package，WSP）。

图40是具有存储器器件的计算系统1500的框图，所述存储器器件具有根据本发明的示范性实施例执行的刷新调节。计算系统1500包括处理器1510、输入/输出中心（input/output hub，IOH）1520、输入/输出控制器中心（input/output controller hub，ICH）1530、至少一个存储器模块1540和图形卡1550。例如，计算系统1500是个人计算机（PC）、服务器计算机、工作站、膝上型计算机、移动电话、智能电话、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数码相机、数字电视、机顶盒、音乐播放器、便携式游戏控制台或者导航系统。

处理器1510执行各种计算功能，例如执行特定软件以执行特定计算或者任务。例如，处理器1510是微处理器、中央处理单元（CPU）、数字信号处理器，等等，处理器包括单核或者多核，例如双核处理器、四核处理器或者六核处理器。图40示出计算系统1500包括一个处理器1510，但是计算系统1500可以包括多个处理器。处理器1510可以包括内部或外部高速缓存存储器。

处理器1510包括用于控制存储器模块1540的操作的存储器控制器1511。处理器1510中所包括的存储器控制器1511可以被称作集成存储器控制器（integrated memory controller，IMC）。存储器控制器1511和存储器模块1540之间的接口可用包括多个信号线的单通道实施，或者可以用多通道实施，至少一个存储器模块1540可以耦合到所述多通道中的每一个。在某些实施例中，存储器控制器1511可以位于输入/输出中心1520内部，该输入/输出中心1520可被称作存储器控制器中心（memory controller hub，MCH）。

存储器模块1540包括用于存储从存储器控制器1511提供的数据的多个易失性存储器器件。易失性存储器器件响应于来自存储器控制器1511的刷新命令REF执行自动刷新操作，和/或响应于来自存储器控制器1511的自刷新进入命令SRE执行自刷新操作。

当执行自动刷新操作或者自刷新操作时，易失性存储器器件根据本发明的上述实施例执行刷新调节。因此，至少一个弱存储单元行的刷新周期被降低，而不增加刷新电流和刷新功耗。

输入/输出中心1520管理处理器1510和例如图形卡1550的设备之间的数据传输。输入/输出中心1520通过各种接口耦合到处理器1510。例如，处理器1510和输入/输出中心1520之间的接口是前端总线（front side bus，FSB）、系统总线、HyperTransport（超传输）、闪电数据传输（lightning data transport，LDT）、快速通道互连（QuickPath interconnect，QPI）或者公共系统接口（common system interface，CSI）。

图40示出计算系统1500包括一个输入/输出中心（input/output hub）1520，但是计算系统1500也可以包括多个输入/输出中心。输入/输出中心1520例如通过提供加速图形端口（accelerated graphics port，AGP）接口、快速外围组件接口（peripheral component interface-express，PCIe）或者通信流架构（communications streaming architecture，CSA）接口来提供与设备的各种接口。

图形卡1550通过AGP或者PCIe耦合到输入/输出中心1520，用于控制显示设备（未示出）来显示图像。图形卡1550包括用于处理图像数据的内部处理器和内部存储器器件。例如，在图形卡1550外，输入/输出中心1520包括与图形卡1550一起的内部图形器件，或者包括用于替代图形卡1550的内部图形设备。输入/输出中心1520中包括的图形器件可以成为集成图形器件。此外，包括内部存储器控制器和内部图形器件的输入/输出中心1520可以被称作图形和存储器控制器中心（graphics and memory controller hub，GMCH）。

输入/输出控制器中心1530执行数据缓冲和接口仲裁，以有效地操作各种系统接口。输入/输出控制器中心1530通过例如直接媒体接口（direct mediainterface，DMI）、集线器接口（hub interface）、企业级南桥接口（enterpriseSouthbridge interface，ESI）或者PCIe的内部总线耦合到输入/输出中心1520。输入/输出控制器中心1530与外部设备接口。例如，输入/输出控制器中心1530提供通用串行总线（USB）端口、串行高级技术附件（serial advanced technologyattachment，SATA）端口、通用输入/输出（general purpose input/output，GPIO）、低引脚数（low pin count，LPC）总线、串行外围接口（serial peripheral interface，SPI）、PCI或者PCIe。

处理器1510、输入/输出中心1520和输入/输出控制器中心1530可以被实施为单独的芯片组或者单独的集成电路。可替换地，处理器1510、输入/输出中心1520和输入/输出控制器中心1530中的至少两个可以被实施为单个芯片组。

本发明的实施例可被应用于任何具有刷新操作的易失性存储器器件，和/或应用于具有易失性存储器器件的系统。以上描述是对示范性实施例的举例说明，不应理解为对示范性实施例的限制。本领域技术人员将容易理解，可以在示范性实施例中进行许多修改而不会实质上偏离本发明构思的新颖教导和益处。因此，预期所有这些修改都包括在权利要求所限定的本发明构思的范围内。

Claims (69)

1.一种刷新存储器器件的方法，包含：

以刷新周期产生刷新地址；

当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在具有第二地址的第一强单元上执行相应刷新；

当刷新地址是第三地址时，在第一强单元和具有第三地址的第二强单元之一上执行相应刷新；以及

仅存储用于第一地址、第二地址和第三地址其中之一的地址信息。

2.如权利要求1所述的方法，其中，仅第一地址、第二地址和第三地址之一被存储，并且其中，第一地址、第二地址和第三地址中剩余的两个地址能够从预定位关系确定。

3.如权利要求1所述的方法，其中，第一强单元和第二强单元中的每一个不是每个刷新周期都被刷新，并且其中，当刷新地址是第一地址时，在弱单元上执行另一刷新，以使弱单元在刷新周期期间被刷新多次。

4.如权利要求1所述的方法，还包含：

将刷新地址与地址信息进行比较，以确定刷新地址是否是第二地址和第三地址中的任何一个。

5.如权利要求1所述的方法，其中，弱单元具有比刷新周期短的相应保持时间，并且其中，第一强单元和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

6.如权利要求1所述的方法，其中，当刷新地址是第三地址时，取决于标志，在第一强单元和第二强单元之一上执行相应刷新。

7.如权利要求1所述的方法，其中，第一地址和第二地址的区别在于最高有效位的反转，并且其中，第二地址和第三地址的区别在于最低有效位的反转。

8.如权利要求1所述的方法，其中，第一地址、第二地址和第三地址分别是相应行地址，并且其中，所述方法还包含：

当刷新地址是第二地址时，在具有第一地址的弱行上、而非在具有第二地址的第一强行上执行相应刷新，以及

当刷新地址是第三地址时，在第一强行和具有第三地址的第二强行之一上执行相应刷新。

9.如权利要求1所述的方法，其中，第一地址和第二地址的区别在于最高有效位的反转，并且其中，第二地址和第三地址的区别在于不是最高有效位的另一位的反转。

10.如权利要求1所述的方法，其中，从地址池中选择第三地址，该地址池具有由第一地址和第二地址之一的至少两个最低有效位定义的范围。

11.如权利要求1所述的方法，还包含：

当刷新地址是第二地址时，取决于标志，在弱单元和第一强单元之一上执行相应刷新；以及

当刷新地址是第三地址时，取决于标志，在弱单元和第二强单元之一上执行相应刷新。

12.如权利要求1所述的方法，还包含：

在被选择的存储器存储体中，当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在第一强单元上执行相应刷新；以及

在未被选择的存储器存储体中，在具有第二地址的相应单元上执行刷新。

13.如权利要求12所述的方法，还包含：

在被选择的存储器存储体中，当刷新地址是第三地址时，在第一强单元和第二强单元之一上执行刷新；以及

在未被选择的存储器存储体，在具有第三地址的相应单元上执行刷新。

14.如权利要求1所述的方法，还包含：

当刷新地址是多个第二地址中的任何一个时，在弱单元上、而非在第二地址的相应单元上执行相应刷新。

15.如权利要求14所述的方法，还包含：

当刷新地址是多个第三地址中的任何一个时，在第二地址的相应单元和多个第三地址的相应单元之一上执行刷新。

16.如权利要求14所述的方法，还包含：

当刷新地址是第三地址时，在第二地址的相应单元和第二强单元之一上执行刷新。

17.如权利要求14所述的方法，还包含：

存储第二地址，以用于和刷新地址进行比较。

18.如权利要求14所述的方法，还包含：

每当刷新地址是用于多个存储器存储体中的每一个的相应多个第二地址中的任何一个时，对相应弱单元执行相应刷新。

19.一种刷新存储器器件的方法，包含：

以刷新周期产生刷新地址；

当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在具有第二地址的第一强单元上执行相应刷新；以及

当刷新地址是第三地址时，在第一强单元和具有第三地址的第二强单元之一上执行相应刷新，

其中，第三地址是从地址池中选择的，该地址池具有由第一地址和第二地址之一的至少两个最低有效位定义的范围。

20.一种刷新地址产生器，包含：

计数器，用于以刷新周期产生初始刷新地址；

地址改变单元，用于当初始刷新地址是第二地址时，产生是弱单元的第一地址的最终刷新地址，以便所述弱单元、而非具有第二地址的第一强单元被刷新，

并且其中，当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第二强单元的第三地址之一的最终刷新地址，

并且其中，具有最终刷新地址的第一强单元和第二强单元之一被刷新；以及

存储单元，用于仅存储用于第一地址、第二地址和第三地址之一的地址信息。

21.如权利要求20所述的刷新地址产生器，其中，存储单元仅存储第一地址、第二地址和第三地址之一，并且其中，第一地址、第二地址和第三地址中的剩余的两个地址能够从预定的位关系确定。

22.如权利要求20所述的刷新地址产生器，其中，第一强单元和第二强单元中的每一个不是每个刷新周期都被刷新，并且其中，当初始刷新地址是第一地址时，地址改变单元产生作为第一地址的最终刷新地址，以使弱单元在刷新周期期间被刷新多次。

23.如权利要求20所述的刷新地址产生器，还包含：

比较单元，用于把初始刷新地址与地址信息进行比较，以确定初始刷新地址是否是第二地址和第三地址中的任何一个。

24.如权利要求20所述的刷新地址产生器，其中，弱单元具有比刷新周期短的相应保持时间，并且其中，第一强单元和第二强单元分别具有比刷新周期的两倍长的相应保持时间。

25.如权利要求20所述的刷新地址产生器，其中，当初始刷新地址是第三地址时，地址改变单元取决于标志，产生作为第二地址和第三地址之一的最终刷新地址。

26.如权利要求20所述的刷新地址产生器，其中，第一地址和第二地址的区别在于最高有效位的反转，并且其中，第二地址和第三地址的区别在于最低有效位的反转。

27.如权利要求20所述的刷新地址产生器，其中，第一地址、第二地址和第三地址分别是相应行地址，并且其中，当初始刷新地址是第二地址时，在具有第一地址的弱行上、而非在具有第二地址的第一强行上执行刷新，并且其中，当初始刷新地址是第三地址时，在第一强行和具有第三地址的第二强行之一上执行刷新。

28.如权利要求20所述的刷新地址产生器，其中，第一地址和第二地址的区别在于最高有效位的反转，并且其中，第二地址和第三地址的区别在于不是最高有效位的另一位的反转。

29.如权利要求20所述的刷新地址产生器，其中，第三地址是从地址池中选择的，该地址池具有由第一地址和第二地址其中之一的至少两个最低有效位定义的范围。

30.如权利要求20所述的刷新地址产生器，其中，当初始刷新地址是第二地址时，地址改变单元取决于标志产生作为第一地址和第二地址之一的最终刷新地址，并且其中，当初始刷新地址是第三地址时，地址改变单元取决于标志产生作为第一地址和第三地址之一的最终刷新地址。

31.如权利要求20所述的刷新地址产生器，其中，存储单元存储存储体地址信息，以便在该存储体地址所指示的被选择的存储器存储体中，当初始刷新地址是第二地址时，在弱单元上、而非在第一强单元上执行相应刷新，并且其中，在未被选择的存储器存储体中在具有第二地址的相应单元上执行相应刷新。

32.如权利要求31所述的刷新地址产生器，其中，在被选择的存储器存储体中，当初始刷新地址是第三地址时，在第一强单元和第二强单元其中之一上执行相应刷新；并且其中，在未被选择的存储器存储体中，在具有第三地址的相应单元上执行相应刷新。

33.如权利要求20所述的刷新地址产生器，其中，每当初始刷新地址是多个第二地址中的任何一个时，地址改变单元产生作为第一地址的最终刷新地址。

34.如权利要求33所述的刷新地址产生器，其中，当初始刷新地址是多个第三地址中的任何一个时，地址改变单元产生作为第二地址和多个第三地址之一的最终刷新地址。

35.如权利要求33所述的刷新地址产生器，其中，当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第三地址之一的最终刷新地址。

36.如权利要求33所述的刷新地址产生器，其中，存储单元存储第二地址，以用于和初始刷新地址进行比较。

37.如权利要求33所述的刷新地址产生器，其中，每当初始刷新地址是用于多个存储器存储体中的每一个的相应多个第二地址中的任何一个时，对相应弱单元执行相应刷新。

38.一种刷新地址产生器，包含：

计数器，用于以刷新周期产生初始刷新地址；和

地址改变单元，用于当初始刷新地址是第二地址时，产生是弱单元的第一地址的最终刷新地址，以使所述弱单元、而非具有第二地址的第一强单元被刷新，

并且其中，当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第二强单元的第三地址之一的最终刷新地址，

并且其中，具有最终刷新地址的第一强单元和第二强单元之一被刷新；

并且其中，第三地址是从地址池中选择的，该地址池具有由第一地址和第二地址之一的至少两个最低有效位定义的范围。

39.一种存储器器件，包含：

单元阵列；和

刷新地址产生器，用于刷新单元阵列，所述刷新地址产生器包括：

计数器，用于以刷新周期产生初始刷新地址；

地址改变单元，用于当初始刷新地址是第二地址时，产生是弱单元的第一地址的最终刷新地址，以使所述弱单元、而非具有第二地址的第一强单元被刷新，

并且其中，当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第二强单元的第三地址之一的最终刷新地址，

并且其中，具有最终刷新地址的第一强单元和第二强单元之一被刷新；以及

存储单元，用于仅存储用于第一地址、第二地址和第三地址之一的地址信息。

40.如权利要求39所述的存储器器件，其中，存储单元仅存储第一地址、第二地址和第三地址之一，并且其中，第一地址、第二地址和第三地址中的剩余的两个能够从预定的位关系确定。

41.如权利要求39所述的存储器器件，其中，第一强单元和第二强单元中的每一个不是每个刷新周期都被刷新，并且其中，当初始刷新地址是第一地址时，地址改变单元产生作为第一地址的最终刷新地址，以使弱单元在刷新周期期间被刷新多次。

42.如权利要求39所述的存储器器件，其中，刷新地址产生器还包括：

比较单元，用于把初始刷新地址与地址信息进行比较，以确定初始刷新地址是否是第二地址和第三地址中的任何一个。

43.如权利要求39所述的存储器器件，其中，弱单元具有比刷新周期短的相应保持时间，并且其中，第一强单元和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

44.如权利要求39所述的存储器器件，其中，当初始刷新地址是第三地址时，地址改变单元取决于标志产生作为第二地址和第三地址之一的最终刷新地址。

45.如权利要求39所述的存储器器件，其中，第一地址和第二地址的区别在于最高有效位的反转，并且其中，第二地址和第三地址的区别在于最低有效位的反转。

46.如权利要求39所述的存储器器件，其中，第一地址、第二地址和第三地址分别是相应行地址，并且其中，当初始刷新地址是第二地址时，在具有第一地址的弱行上、而非在具有第二地址的第一强行上执行刷新，并且其中，当初始刷新地址是第三地址时，在第一强行和具有第三地址的第二强行之一上执行刷新。

47.如权利要求39所述的存储器器件，其中，第一地址和第二地址的区别在于最高有效位的反转，并且其中，第二地址和第三地址的区别在于不是最高有效位的另一位的反转。

48.如权利要求39所述的存储器器件，其中，第三地址是从地址池中选择的，该地址池具有由第一地址和第二地址之一的至少两个最低有效位定义的范围。

49.如权利要求39所述的存储器器件，其中，当初始刷新地址是第二地址时，地址改变单元取决于标志产生作为第一地址和第二地址之一的最终刷新地址，并且其中，当初始刷新地址是第三地址时，地址改变单元取决于标志产生作为第一地址和第三地址之一的最终刷新地址。

50.如权利要求49所述的存储器器件，其中，存储单元存储存储体地址信息，以便在存储体地址所指示的被选择的存储器存储体中，当初始刷新地址是第二地址时，在弱单元上、而非在第一强单元上执行相应刷新，并且其中，在未被选择的存储器存储体中在具有第二地址的相应单元上执行相应刷新。

51.如权利要求50所述的存储器器件，其中，在被选择的存储器存储体中，当初始刷新地址是第三地址时，在第一强单元和第二强单元之一上执行相应刷新；并且其中，在未被选择的存储器存储体中，在具有第三地址的相应单元上执行相应刷新。

52.如权利要求39所述的存储器器件，其中，每当初始刷新地址是多个第二地址中的任何一个时，地址改变单元产生作为第一地址的最终刷新地址。

53.如权利要求52所述的存储器器件，其中，当初始刷新地址是多个第三地址中的任何一个时，地址改变单元产生作为第二地址和多个第三地址之一的最终刷新地址。

54.如权利要求52所述的存储器器件，其中，当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第三地址之一的最终刷新地址。

55.如权利要求52所述的存储器器件，其中，存储单元存储第二地址，以用于和初始刷新地址进行比较。

56.如权利要求52所述的存储器器件，其中，每当初始刷新地址是用于多个存储器存储体中的每一个的相应多个第二地址中的任何一个时，对相应弱单元执行相应刷新。

57.一种存储器器件，包含：

单元阵列；和

刷新地址产生器，用于刷新单元阵列，所述刷新地址产生器包括：

计数器，用于以刷新周期产生初始刷新地址；和

地址改变单元，用于当初始刷新地址是第二地址时，产生是弱单元的第一地址的最终刷新地址，以使所述弱单元、而非具有第二地址的第一强单元被刷新，

并且其中，当初始刷新地址是第三地址时，地址改变单元产生作为第二地址和第二强单元的第三地址之一的最终刷新地址，

并且其中，具有最终刷新地址的第一强单元和第二强单元之一被刷新；

并且其中，第三地址是从地址池中选择的，该地址池具有由第一地址和第二地址其中之一的至少两个最低有效位定义的范围。

58.一种刷新存储器器件的方法，包含：

以刷新周期产生刷新地址；

当刷新地址是第二地址时，取决于标志，在具有第一地址的弱单元和具有第二地址的第一强单元之一上执行相应刷新；并且

当刷新地址是第三地址时，取决于所述标志，在弱单元和具有第三地址的第二强单元之一上执行相应刷新。

59.如权利要求58所述的方法，还包含：

当标志处于第一预定电平并且刷新地址是第二地址时，在弱单元上、而非在第一强单元上执行相应刷新；

当标志处于第二预定电平并且刷新地址是第二地址时，在第一强单元上、而非在弱单元上执行相应刷新；

当标志处于第二预定电平并且刷新地址是第三地址时，在弱单元上、而非在第二强单元上执行相应刷新；以及

当标志处于第一预定电平并且刷新地址是第三地址时，在第二强单元上、而非在弱单元上执行相应刷新。

60.如权利要求59所述的方法，其中，第一强单元和第二强单元中的每一个不是每个刷新周期都被刷新，并且其中，弱单元在刷新周期期间被刷新多次。

61.如权利要求59所述的方法，其中，弱单元具有比刷新周期短的相应保持时间，并且其中，第一强单元和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

62.一种刷新地址产生器，包含：

计数器，用于以刷新周期产生初始刷新地址；以及

地址改变单元，用于当初始刷新地址是第二地址时，取决于标志产生作为弱单元的第一地址和第一强单元的第二地址之一的最终刷新地址，

其中，当初始刷新地址是第三地址时，地址改变单元取决于所述标志产生作为第一地址和第二强单元的第三地址之一的最终刷新地址，

并且其中，弱单元或者具有最终刷新地址的第一强单元和第二强单元之一被刷新。

63.如权利要求62所述的刷新地址产生器，其中，当标志处于第一预定电平并且初始刷新地址是第二地址时，地址改变单元产生作为第一地址而非第二地址的最终刷新地址；

并且其中，当标志处于第二预定电平并且初始刷新地址是第二地址时，地址改变单元产生作为第二地址而非第一地址的最终刷新地址；

并且其中，当标志处于第二预定电平并且初始刷新地址是第三地址时，地址改变单元产生作为第一地址而非第三地址的最终刷新地址；

并且其中，当标志处于第一预定电平并且初始刷新地址是第三地址时，地址改变单元产生作为第三地址而非第一地址的最终刷新地址。

64.如权利要求63所述的刷新地址产生器，其中，第一强单元和第二强单元中的每一个不是每个刷新周期都被刷新，并且其中，弱单元在刷新周期期间被刷新多次。

65.如权利要求63所述的刷新地址产生器，其中，弱单元具有比刷新周期短的相应保持时间，并且其中，第一强单元和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

66.一种存储器器件，包含：

单元阵列；和

刷新地址产生器，用于刷新单元阵列，所述刷新地址产生器包括：

计数器，用于以刷新周期产生初始刷新地址；

地址改变单元，用于当初始刷新地址是第二地址时，取决于标志产生作为弱单元的第一地址和第一强单元的第二地址之一的最终刷新地址，

其中，当初始刷新地址是第三地址时，地址改变单元取决于所述标志，产生作为第一地址和第二强单元的第三地址之一的最终刷新地址，并且其中，弱单元或者具有最终刷新地址的第一强单元和第二强单元之一被刷新。

67.如权利要求66所述的存储器器件，其中，当标志处于第一预定电平并且初始刷新地址是第二地址时，地址改变单元产生作为第一地址而非第二地址的最终刷新地址；

并且其中，当标志处于第二预定电平并且初始刷新地址是第二地址时，地址改变单元产生作为第二地址而非第一地址的最终刷新地址；

并且其中，当标志处于第二预定电平并且初始刷新地址是第三地址时，地址改变单元产生作为第一地址而非第三地址的最终刷新地址；

并且其中，当标志处于第一预定电平并且初始刷新地址是第三地址时，地址改变单元产生作为第三地址而非第一地址的最终刷新地址。

68.如权利要求67所述的存储器器件，其中，第一强单元和第二强单元中的每一个不是每个刷新周期都被刷新，并且其中，弱单元在刷新周期期间被刷新多次。

69.如权利要求67所述的存储器器件，其中，弱单元具有比刷新周期短的相应保持时间，并且其中，第一强单元和第二强单元各自具有比刷新周期的两倍长的相应保持时间。

Images