CN117672290A - 存储器结构、刷新方法及存储器 - Google Patents
存储器结构、刷新方法及存储器 Download PDFInfo
- Publication number
- CN117672290A CN117672290A CN202410139681.3A CN202410139681A CN117672290A CN 117672290 A CN117672290 A CN 117672290A CN 202410139681 A CN202410139681 A CN 202410139681A CN 117672290 A CN117672290 A CN 117672290A
- Authority
- CN
- China
- Prior art keywords
- refresh
- window
- row hammer
- refreshing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000000153 supplemental effect Effects 0.000 claims abstract description 60
- 230000007547 defect Effects 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000000295 complement effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 102100035964 Gastrokine-2 Human genes 0.000 description 1
- 101001075215 Homo sapiens Gastrokine-2 Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本公开涉及半导体电路设计领域,特别涉及一种存储器结构、刷新方法及存储器,其中,存储器结构:刷新存储电路,设置于存储控制器中,用于存储补充刷新地址,补充刷新地址用于指示保存电荷能力存在缺陷的存储单元;刷新寄存器,设置于多个存储块的每一存储块中;其中,存储器结构在上电过程中,刷新存储电路将补充刷新地址传输至对应的刷新寄存器中;每一存储块被配置为,于行锤刷新期间,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新,或基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新;其中,第一刷新窗口和第二刷新窗口基于行锤刷新窗口分配,且第一刷新窗口和第二刷新窗口的比例为第一预设值。
Description
技术领域
本公开涉及半导体电路设计领域,特别涉及一种存储器结构、刷新方法及存储器。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件。其中,存储器可被分为易失性存储器装置和非易失性存储器装置,对于易失性存储器装置中的动态随机存取存储器(Dynamic Random Access Memory,DRAM),DRAM通过为存储单元中的电容器进行充电或放电来实现存储数据,且当断电时丢失存储的数据。而对于非易失性存储器装置,当断电时也可以保持存储的数据。
DRAM在制造过程中不可避免的会出现存储单元失效的问题,且随着工艺微缩,存储单元失效的问题更加严重。例如,DRAM中虚弱单元(weak cell)的数量增加,虚弱单元即由于存储单元的漏电问题而导致保留数据时间(Retention Time)下降的存储单元。
对于虚弱单元的修复,于DRAM的性能提升而言至关重要。
发明内容
本公开实施例提供一种存储器结构、刷新方法及存储器,以避免修复虚弱单元带来的负面影响。
本公开一实施例提供了一种存储器结构,存储器结构包括存储控制器和多个存储块,存储器结构包括:刷新存储电路,设置于存储控制器中,用于存储补充刷新地址,补充刷新地址用于指示保存电荷能力存在缺陷的存储单元;刷新寄存器,设置于多个存储块的每一存储块中;其中,存储器结构在上电过程中,刷新存储电路将补充刷新地址传输至对应的刷新寄存器中;每一存储块被配置为,于行锤刷新期间,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新,或基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新;其中,第一刷新窗口和第二刷新窗口基于行锤刷新窗口分配,且第一刷新窗口和第二刷新窗口的比例为第一预设值。
本实施例提供的存储器结构,将存储器的行锤防护加以拓展,以在原本的行锤防护期间执行行锤防护和补充刷新地址的刷新。具体地,原本的行锤防护基于行锤刷新窗口对行锤刷新地址执行刷新,将行锤防护拓展后,将行锤刷新窗口细分为第一刷新窗口和第二刷新窗口,第一刷新窗口继续用于行锤防护,即对行锤刷新地址执行刷新,第二刷新窗口用于对补充刷新地址的刷新,使得存储器能较好的保存虚弱单元所存储的数据,且避免了修复虚弱单元带来的负面影响。
在一些实施例中,存储控制器包括:第一刷新控制电路,被配置为,生成标识信号;第二刷新控制电路,被配置为,生成行锤刷新窗口和行锤刷新信号;刷新处理电路,连接第一刷新控制电路和第二刷新控制电路;若标识信号无效,刷新处理电路被配置为,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识;若标识信号有效,刷新处理电路被配置为,基于行锤刷新信号循环计数以生成判断值,其中,当判断值有效,刷新处理电路还被配置为,基于行锤刷新窗口生成第二刷新窗口,并基于行锤刷新信号生成补充刷新标识;当判断值无效,刷新处理电路还被配置为,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识;判断值用于配置第一预设值。
在一些实施例中,第一刷新控制电路包括:计数处理电路,被配置为,基于每一刷新命令进行计数以生成刷新计数值;计数处理电路还被配置为,当刷新计数值符合第二预设值时生成并输出标识信号;第二预设值设置为小于等于k,其中,k为对应刷新寄存器存储补充刷新地址的容量与第一预设值的乘积。
在一些实施例中,刷新处理电路包括:计数器,用于生成判断值;第一与逻辑电路,第一输入端连接计数器的输出端,第二输入端用于接收行锤刷新信号,输出端用于输出补充刷新标识;反相器,输入端连接第一与逻辑电路的输出端,输出端用于输出行锤刷新标识;第二与逻辑电路,第一输入端连接第一与逻辑电路的输出端,第二输入端用于接收行锤刷新窗口,输出端用于输出第二刷新窗口;第三与逻辑电路,第一输入端连接反相器的输出端,第二输入端用于接收行锤刷新窗口,输出端用于输出第一刷新窗口。
在一些实施例中,每一存储块包括:行锤刷新电路,被配置为,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新;补充刷新电路,被配置为,基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新。
在一些实施例中,执行行锤地址的刷新和执行补充刷新地址的刷新的操作,按照预设次序依次循环执行。
在一些实施例中,刷新存储电路基于反熔丝存储阵列设置。
在一些实施例中,刷新存储电路通过广播的方式,将补充刷新地址传输至对应的刷新寄存器中。
本公开另一实施例还提供了一种刷新方法,应用于上述实施例提供的存储器结构,包括:存储控制器将设置的补充刷新地址传输至对应的存储块中;获取第一刷新窗口和行锤刷新标识,或获取第二刷新窗口和补充刷新标识;于行锤刷新期间,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新,或基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新;其中,第一刷新窗口和第二刷新窗口基于行锤刷新窗口分配,且第一刷新窗口和第二刷新窗口的比例为第一预设值。
在一些实施例中,获取第一刷新窗口和行锤刷新标识,或获取第二刷新窗口和补充刷新标识,包括:获取标识信号;若标识信号无效,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识;若标识信号无效,基于行锤刷新信号循环计数以生成判断值,其中,当判断值有效,基于行锤刷新窗口生成第二刷新窗口,并基于行锤刷新信号生成补充刷新标识;当判断值无效,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识。
在一些实施例中,获取标识信号的方法,包括:基于每一刷新命令进行计数以生成刷新计数值;当刷新计数值符合第二预设值时生成并输出标识信号;第二预设值设置为小于等于k,其中,k为对应刷新寄存器存储补充刷新地址的容量与第一预设值的乘积。
本公开又一实施例还提供了一种存储器,存储器基于上述实施例提供的存储器结构设置,以避免修复虚弱单元带来的负面影响。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的存储器结构的结构示意图;
图2为本公开一实施例提供的刷新控制电路向刷新寄存器下发补充刷新地址的原理示意图;
图3为本公开一实施例提供的行锤刷新窗口划分为第一刷新窗口和第二刷新窗口的原理示意图;
图4为本公开一实施例提供的多种分配第一刷新窗口和第二刷新窗口的举例示意图;
图5为本公开一实施例提供的存储控制器的部分结构示意图;
图6为本公开一实施例提供的刷新处理电路的结构示意图;
图7为本公开另一实施例提供的刷新方法的流程示意图。
具体实施方式
由背景技术可知,DRAM在制造过程中不可避免的会出现存储单元失效的问题,且随着工艺微缩,存储单元失效的问题更加严重。例如,DRAM中虚弱单元(weak cell)的数量增加,虚弱单元即由于存储单元的漏电问题而导致保留数据时间(Retention Time)下降的存储单元。
具体地,虚弱单元可以通过存储器中的冗余地址(redundancy WL/BL)进行修复,或通过整体提高存储器的刷新率进行修复,或通过合并两条字线(WL)的架构进行修复。其中,基于冗余地址修复虚弱单元,而冗余地址的数量有限,会导致存储器中修复资源紧张;整体提高存储器的刷新率会提高存储器的整体功耗,合并两条字线(WL)的架构会导致存储器的容量降低。
由此可见,目前对于虚弱单元的修复手段都会带来一定的负面影响。
本公开一实施例提供了一种存储器结构,以避免修复虚弱单元带来的负面影响。
本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本公开的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合,相互引用。
以下结合附图对本实施例提供的存储器结构进行详细说明,具体如下:
参考图1,图1为本公开一实施例提供的存储器结构的结构示意图,存储器结构包括存储控制器10和多个存储块20,存储器结构包括:刷新存储电路101和刷新寄存器102。
其中,刷新存储电路101,设置于存储控制器10中,用于存储补充刷新地址,补充刷新地址用于指示保存电荷能力存在缺陷的存储单元。即刷新存储电路101用于存储虚弱单元的地址。刷新寄存器102,设置于多个存储块20的每一存储块20中。存储器结构在上电过程中,刷新存储电路101将补充刷新地址传输至对应的刷新寄存器102中;每一存储块20被配置为,于行锤刷新期间,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新,或基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新;其中,第一刷新窗口和第二刷新窗口基于行锤刷新窗口分配,且第一刷新窗口和第二刷新窗口的比例为第一预设值。
具体地,刷新存储电路101中存储的补充刷新地址为存储器在测试阶段中获取,存储器在上电过程中,刷新存储电路101将存储的补充刷新地址对应传输至相应存储块20的刷新寄存器102中。例如,参考图2,图2为本公开一实施例提供的刷新控制电路向刷新寄存器下发补充刷新地址的原理示意图,假设存储器结构中包括32个存储块,其中,存储块1中设置刷新寄存器1,存储块2中设置刷新寄存器2……存储块32中设置刷新寄存器32。刷新存储电路101中存放了2560个补充刷新地址,存储器结构在上电过程中,刷新存储电路101将补充刷新地址1~80下发至存储块1,刷新寄存器1用于存储补充刷新地址1~80……刷新存储电路101将补充刷新地址80n-79~80n下发至存储块n,刷新寄存器n用于存储补充刷新地址80n-79~80n……刷新存储电路101将补充刷新地址2481~2560下发至存储块32,刷新寄存器32用于存储补充刷新地址2481~2560。
在一些实施例中,刷新存储电路101基于反熔丝存储阵列设置。具体地,存储器基于在测试阶段获取的虚弱存储单元的地址,熔断反熔丝存储阵列中相应存储单元,以使刷新存储电路101保存补充刷新地址;通过反熔丝存储阵列设置的刷新存储电路101,即便存储器结构掉电也可以较为完整的保留已设置好的补充刷新地址。在其他实施例中,刷新存储电路也可以基于寄存器或基于电容存储的方式存放补充刷新地址。
在一些实施例中,刷新存储电路101通过广播的方式,将补充刷新地址传输至对应的刷新寄存器102中。具体地,存储器在上电过程中,刷新存储电路101通过广播的方式,将存储的补充刷新地址对应传输至相应存储块20的刷新寄存器102中,以提高补充刷新地址的下发速度。在其他实施例中,刷新存储电路也可以配置为,存储器结构在上电过程中,基于对应的控制信号,将补充刷新地址对应传输至相应存储块的刷新寄存器中。
对于行锤刷新窗口、第一刷新窗口和第二刷新窗口之间的关系,参考图3和图4,图3为本公开一实施例提供的行锤刷新窗口划分为第一刷新窗口和第二刷新窗口的原理示意图,图4为本公开一实施例提供的多种分配第一刷新窗口和第二刷新窗口的举例示意图,在存储器执行全存储器刷新REFab的过程中,包括多个tRFC(执行刷新命令所需的时间),且每两个tRFC中执行一次行锤防护,当存储器需要执行行锤防护时,存储控制器会提供对应的行锤刷新窗口,本实施例用于根据第一预设值分配行锤刷新窗口为第一刷新窗口和第二刷新窗口。
在一个例子中,若第一预设值为3:1,参考图4(A),每4个行锤刷新窗口被分配为3个第一刷新窗口和1个第二刷新窗口;若第一预设值为1:3,参考图4(B),每4个行锤刷新窗口被分配为1个第一刷新窗口和3个第二刷新窗口;若第一预设值为2:2,参考图4(C)和图4(D),每4个行锤刷新窗口被分配为2个第一刷新窗口和2个第二刷新窗口。
具体地,第一预设值的设置需满足行锤保护条件和虚弱保护条件。对于行锤保护条件,限制相邻两次行锤防护内行激活的总次数A不能超过n1,即A<n1,而存储器中行激活的总次数A=n*(tREFI-tRFC)/tRC,其中,n表征经过的tREFI的数量,tREFI表征刷新指令间隔时间,tRC表征单次地址激活时间,第一预设值的配置需满足n。对于虚弱保护条件,限制两次相同虚弱单元的刷新时间长度不能超过Retention Time的最小值,g为经过的tREFI数量,即g*tREFI<Retention Time,第一预设值的配置需满足g。
在一个例子中,在DDR5 16G的条件下,tREFI=3.9us,tRFC=295ns,tRC=48ns,此时n<53,即最多可以在52次连续的tREFI中不执行行锤防护;若某工艺条件下Retention Time的最小值为16ms,此时g<4102,即最多可以在4102次连续的tRFEI中不配置虚弱保护,以此来综合配置第一预设值。
在一些实施例中,执行行锤地址的刷新和执行补充刷新地址的刷新的操作,按照预设次序依次循环执行。参考图4(C)和图4(D),若第一预设值为2:2,每4个行锤刷新窗口被分配为2个第一刷新窗口和2个第二刷新窗口。此时第一窗口和第二窗口可以被配置为单个交替执行,或两两交替执行。
需要说明的是,本实施例中对第一预设值的具体值的说明仅用于本领域技术人员理解如何将行锤刷新窗口分配至第一刷新窗口和第二刷新窗口,并不构成对第一预设值的限定,在具体应用中,本领域技术人员可以基于行锤保护条件和虚弱保护条件自行配置第一预设值。
本实施例提供的存储器结构,将存储器的行锤防护加以拓展,以在原本的行锤防护期间执行行锤防护和补充刷新地址的刷新。具体地,原本的行锤防护基于行锤刷新窗口对行锤刷新地址执行刷新,将行锤防护拓展后,将行锤刷新窗口细分为第一刷新窗口和第二刷新窗口,第一刷新窗口继续用于行锤防护,即对行锤刷新地址执行刷新,第二刷新窗口用于对补充刷新地址的刷新,使得存储器能较好的保存虚弱单元所存储的数据,且避免了修复虚弱单元带来的负面影响。
在一些实施例中,参考图5,图5为本公开一实施例提供的存储控制器的部分结构示意图,存储控制器包括:第一刷新控制电路201、第二刷新控制电路202和刷新处理电路203。其中,第一刷新控制电路201用于生成标识信号,第二刷新控制电路202用于生成行锤刷新窗口和行锤刷新信号。刷新处理电路203连接第一刷新控制电路201和第二刷新控制电路202。
具体地,若标识信号无效,刷新处理电路203被配置为,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识。若标识信号有效,刷新处理电路203被配置为,基于行锤刷新信号循环计数以生成判断值,其中,当判断值有效,刷新处理电路203被配置为,基于行锤刷新窗口生成第二刷新窗口,并基于行锤刷新信号生成补充刷新标识;当判断值无效,刷新处理电路203被配置为,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识,判断值用于配置第一预设值。
具体地,标识信号由于表征对补充刷新地址的启动时间,只有在标识信号有效时,存储器结构才会将行锤刷新窗口分配以实现对补充刷新地址的刷新。在一个例子中,标识信号为高电平时,标识信号有效,标识信号为低电平时,标识信号无效。在另一例子中,也可以配置为,标识信号为低电平时,标识信号有效,标识信号为高电平时,标识信号无效。
对于基于行锤刷新信号循环计数以生成判断值,判断值用于配置第一预设值的原理如下:假设行锤刷新信号循环计数值为a1,即基于每一行锤刷新信号从0开始执行计数+1,当计数至a1时复位以重新开始计数,当计数值满足a2,a3…ai时生成有效的判断值,此时a1中有a1-i个值生成的判断值无效,i个值生成的判断值有效,即第一预设值为a1-i:i。在一个例子中,判断值为高电平时,判断值有效,判断值为低电平时,判断值无效。在另一例子中,也可以配置为,判断值为低电平时,判断值有效,判断值为高电平时,判断值无效。
在一个具体的例子中,循环计数值为5,当计数值满足2和3时生成有效的判断值,此时有3个值生成的判断值无效,有2个值生成的判断值有效,第一预设值为3:2。且对于行锤地址和补充刷新地址的刷新按照:“行锤-补充-补充-行锤-行锤”的次序依次循环执行。
在一些实施例中,第一刷新控制电路201包括:计数处理电路,被配置为,基于每一刷新命令进行计数以生成刷新计数值;计数电路还被配置为,当刷新计数值符合第二预设值时生成并输出标识信号。通过刷新计数值是否符合第二预设值以设置,在存储器执行全存储器刷新期间执行补充刷新地址刷新的时间段。在一个例子中,于全存储器刷新期间的开始阶段执行补充刷新地址刷新,此时第二预设值设置为小于等于k,其中k为对应刷新寄存器102存储补充刷新地址的容量与第一预设值的乘积,例如,刷新寄存器102中存储补充刷新地址的容量为80,而第一预设值用于表征每3个行锤刷新窗口中有1个第二刷新窗口用于补充刷新地址的刷新,此时需要240个行锤刷新窗口完成全部补充刷新地址的刷新,而本实施例的存储器中两次刷新命令对应一个行锤刷新窗口,即k设置为240*2=480;在另一个例子中,于全存储器刷新期间的中间阶段执行补充刷新地址刷新;在又一个例子中,于全存储器刷新期间的结束阶段执行补充刷新地址刷新。
在一些实施例中,参考图6,图6为本公开一实施例提供的刷新处理电路的结构示意图,刷新处理电路203包括:计数器301,用于生成判断值;第一与逻辑电路302,第一输入端连接计数器301的输出端,第二输入端用于接收行锤刷新信号,输出端用于输出补充刷新标识。反相器303,输入端连接第一与逻辑电路302的输出端,输出端用于输出行锤刷新标识。具体地,若判断值有效,刷新处理电路203基于行锤刷新信号生成补充刷新标识,当不生成补充刷新标识时,第一与逻辑电路302连接的反相器303生成行锤刷新标识。第二与逻辑电路304,第一输入端连接第一与逻辑电路302的输出端,第二输入端用于接收行锤刷新窗口,输出端用于输出第二刷新窗口。第三与逻辑电路305,第一输入端连接反相器303的输出端,第二熟软用于接收行锤刷新窗口,输出端用于输出第一刷新窗口。
需要说明的是,图6提供的第一与逻辑电路302、第二与逻辑电路304、第三与逻辑电路305可以基于与门实现,或基于与门级联反相器实现,也可以通过其他门电路的组合实现。
在一些实施例中,参考图1,存储块20通过刷新控制电路103控制执行补充刷新地址的刷新或者行锤刷新地址的刷新,其中,刷新控制电路103包括:行锤刷新电路和补充刷新电路,其中,行锤刷新电路被配置为,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新;补充刷新电路,被配置为,基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新。
在一些实施例中,计数器基于级联的D触发器构成,通过相应D触发器输出端与门电路构成的组合电路即可实现判断值的输出,例如,若判断值为2和5,判断值2可以通过第二级D触发器的输出数据实现,判断值5可以通过与门连接第一级D触发器和第三级D触发器实现。
本实施例提供的存储器结构,将存储器的行锤防护加以拓展,以在原本的行锤防护期间执行行锤防护和补充刷新地址的刷新。具体地,原本的行锤防护基于行锤刷新窗口对行锤刷新地址执行刷新,将行锤防护拓展后,将行锤刷新窗口细分为第一刷新窗口和第二刷新窗口,第一刷新窗口继续用于行锤防护,即对行锤刷新地址执行刷新,第二刷新窗口用于对补充刷新地址的刷新,使得存储器能较好的保存虚弱单元所存储的数据,且避免了修复虚弱单元带来的负面影响。
需要说明的是,上述实施例所提供的存储器结构中所揭露的特征,在不冲突的情况下可以任意组合,可以得到新的存储器结构实施例。
本公开另一实施例提供一种刷新方法,提供一种涉及对虚弱单元的刷新方式,以避免修复虚弱单元带来的负面影响。
以下结合附图对本实施例提供的刷新方法进行详细说明,具体如下:
参考图7,图7为本公开另一实施例提供的刷新方法的流程示意图,刷新方法包括步骤401~步骤404。
步骤401,将补充刷新地址记录在存储控制中。
具体地,刷新存储电路中存储的补充刷新地址为存储器在测试阶段中获取。
在一些实施例中,刷新存储电路基于反熔丝存储阵列设置。具体地,存储器基于在测试阶段获取的虚弱存储单元的地址,熔断反熔丝存储阵列中相应存储单元,以使刷新存储电路101保存补充刷新地址;通过反熔丝存储阵列设置的刷新存储电路,即便存储器结构掉电也可以较为完整的保留已设置好的补充刷新地址。在其他实施例中,刷新存储电路也可以基于寄存器或基于电容存储的方式存放补充刷新地址。
步骤402,存储控制器将设置的补充刷新地址传输至对应的存储块中。
具体地,存储控制器将设置的补充刷新地址传输至对应的存储块中。
在一些实施例中,刷新存储电路通过广播的方式,将补充刷新地址传输至对应的刷新寄存器中。具体地,存储器在上电过程中,刷新存储电路通过广播的方式,将存储的补充刷新地址对应传输至相应存储块的刷新寄存器中,以提高补充刷新地址的下发速度。在其他实施例中,刷新存储电路也可以配置为,存储器结构在上电过程中,基于对应的控制信号,将补充刷新地址对应传输至相应存储块的刷新寄存器中。
步骤403,获取第一刷新窗口和行锤刷新标识,或获取第二刷新窗口和补充刷新标识。
其中,第一刷新窗口和第二刷新窗口基于行锤刷新窗口分配,且第一刷新窗口和第二刷新窗口的比例为第一预设值。
在一些实施例中,步骤403具体包括:获取标识信号,并判断标识信号是否有效。
若标识信号无效,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识。若标识信号有效,基于行锤刷新信号循环计数以生成判断值,其中,当判断值有效,基于行锤刷新窗口生成第二刷新窗口,并基于行锤刷新信号生成补充刷新标识;当判断值无效,基于行锤刷新窗口生成第一刷新窗口,并基于行锤刷新信号生成行锤刷新标识,判断值用于配置第一预设值。
具体地,标识信号由于表征对补充刷新地址的启动时间,只有在标识信号有效时,存储器结构才会将行锤刷新窗口分配以实现对补充刷新地址的刷新。在一个例子中,标识信号为高电平时,标识信号有效,标识信号为低电平时,标识信号无效。在另一例子中,也可以配置为,标识信号为低电平时,标识信号有效,标识信号为高电平时,标识信号无效。
对于基于行锤刷新信号循环计数以生成判断值,判断值用于配置第一预设值的原理如下:假设行锤刷新信号循环计数值为a1,即基于每一行锤刷新信号从0开始执行计数+1,当计数至a1时复位以重新开始计数,当计数值满足a2,a3…ai时生成有效的判断值,此时a1中有a1-i个值生成的判断值无效,i个值生成的判断值有效,即第一预设值为a1-i:i。在一个例子中,判断值为高电平时,判断值有效,判断值为低电平时,判断值无效。在另一例子中,也可以配置为,判断值为低电平时,判断值有效,判断值为高电平时,判断值无效。
在一个具体的例子中,循环计数值为5,当计数值满足2和3时生成有效的判断值,此时有3个值生成的判断值无效,有2个值生成的判断值有效,第一预设值为3:2。且对于行锤地址和补充刷新地址的刷新按照:“行锤-补充-补充-行锤-行锤”的次序依次循环执行。
在一些实施例中,获取标识信号的方法包括:基于每一刷新命令进行计数以生成刷新计数值,当刷新计数值符合第二预设值时生成并输出标识信号。
通过刷新计数值是否符合第二预设值以设置,在存储器执行全存储器刷新期间执行补充刷新地址刷新的时间段。在一个例子中,于全存储器刷新期间的开始阶段执行补充刷新地址刷新,此时第二预设值设置为小于等于k,其中k为对应刷新寄存器102存储补充刷新地址的容量与第一预设值的乘积,例如,刷新寄存器102中存储补充刷新地址的容量为80,而第一预设值用于表征每3个行锤刷新窗口中有1个第二刷新窗口用于补充刷新地址的刷新,此时需要240个行锤刷新窗口完成全部补充刷新地址的刷新,而本实施例的存储器中两次刷新命令对应一个行锤刷新窗口,即k设置为240*2=480;在另一个例子中,于全存储器刷新期间的中间阶段执行补充刷新地址刷新;在又一个例子中,于全存储器刷新期间的结束阶段执行补充刷新地址刷新。
步骤404,于行锤刷新期间,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新,或基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新。
需要说明的是,上述实施例所提供的刷新方法中所揭露的特征,在不冲突的情况下可以任意组合,可以得到新的刷新方法实施例。另外,本实施例可与上一实施例提供的刷新控制结构互相配合实施。上一实施例中提到的相关技术细节在本实施例中依然有效,为了减少重复,这里不再赘述。
本公开又一实施例提供一种存储器,存储器基于上述实施例提供的存储器结构设置,以避免修复虚弱单元带来的负面影响。
具体地,将存储器的行锤防护加以拓展,以在原本的行锤防护期间执行行锤防护和补充刷新地址的刷新。
具体地,原本的行锤防护基于行锤刷新窗口对行锤刷新地址执行刷新,将行锤防护拓展后,将行锤刷新窗口细分为第一刷新窗口和第二刷新窗口,第一刷新窗口继续用于行锤防护,即对行锤刷新地址执行刷新,第二刷新窗口用于对补充刷新地址的刷新,使得存储器能较好的保存虚弱单元所存储的数据,且避免了修复虚弱单元带来的负面影响。
存储器可以是基于半导体装置或组件的存储单元或装置。例如,存储器装置可以是易失性存储器,例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2 SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3 SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4 SDRAM、晶闸管随机存取存储器TRAM等;或者可以是非易失性存储器,例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本领域的普通技术人员可以理解,上述各实施例是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。
Claims (12)
1.一种存储器结构,其特征在于,所述存储器结构包括存储控制器和多个存储块,所述存储器结构包括:
刷新存储电路,设置于所述存储控制器中,用于存储补充刷新地址,所述补充刷新地址用于指示保存电荷能力存在缺陷的存储单元;
刷新寄存器,设置于所述多个存储块的每一存储块中;
其中,所述存储器结构在上电过程中,所述刷新存储电路将所述补充刷新地址传输至对应的所述刷新寄存器中;
所述每一存储块被配置为,于行锤刷新期间,基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新,或基于第二刷新窗口和补充刷新标识对所述补充刷新地址执行刷新;
其中,所述第一刷新窗口和所述第二刷新窗口基于行锤刷新窗口分配,且所述第一刷新窗口和所述第二刷新窗口的比例为第一预设值。
2.根据权利要求1所述的存储器结构,其特征在于,所述存储控制器包括:
第一刷新控制电路,被配置为,生成标识信号;
第二刷新控制电路,被配置为,生成行锤刷新窗口和行锤刷新信号;
刷新处理电路,连接所述第一刷新控制电路和所述第二刷新控制电路;
若所述标识信号无效,所述刷新处理电路被配置为,基于所述行锤刷新窗口生成所述第一刷新窗口,并基于所述行锤刷新信号生成所述行锤刷新标识;
若所述标识信号有效,所述刷新处理电路被配置为,基于所述行锤刷新信号循环计数以生成判断值,其中,当所述判断值有效,所述刷新处理电路还被配置为,基于所述行锤刷新窗口生成所述第二刷新窗口,并基于所述行锤刷新信号生成所述补充刷新标识;当所述判断值无效,所述刷新处理电路还被配置为,基于所述行锤刷新窗口生成所述第一刷新窗口,并基于所述行锤刷新信号生成所述行锤刷新标识;
所述判断值用于配置所述第一预设值。
3.根据权利要求2所述的存储器结构,其特征在于,所述第一刷新控制电路包括:
计数处理电路,被配置为,基于每一刷新命令进行计数以生成刷新计数值;
所述计数处理电路还被配置为,当所述刷新计数值符合第二预设值时生成并输出所述标识信号;
所述第二预设值设置为小于等于k,其中,k为对应所述刷新寄存器存储所述补充刷新地址的容量与所述第一预设值的乘积。
4.根据权利要求2所述的存储器结构,其特征在于,刷新处理电路包括:
计数器,用于生成所述判断值;
第一与逻辑电路,第一输入端连接所述计数器的输出端,第二输入端用于接收所述行锤刷新信号,输出端用于输出所述补充刷新标识;
反相器,输入端连接所述第一与逻辑电路的输出端,输出端用于输出所述行锤刷新标识;
第二与逻辑电路,第一输入端连接所述第一与逻辑电路的输出端,第二输入端用于接收所述行锤刷新窗口,输出端用于输出所述第二刷新窗口;
第三与逻辑电路,第一输入端连接所述反相器的输出端,第二输入端用于接收所述行锤刷新窗口,输出端用于输出所述第一刷新窗口。
5.根据权利要求2所述的存储器结构,其特征在于,所述每一存储块包括:
行锤刷新电路,被配置为,基于所述第一刷新窗口和所述行锤刷新标识对行锤地址执行刷新;
补充刷新电路,被配置为,基于所述第二刷新窗口和所述补充刷新标识对所述补充刷新地址执行刷新。
6.根据权利要求1所述的存储器结构,其特征在于,执行所述行锤地址的刷新和执行所述补充刷新地址的刷新的操作,按照预设次序依次循环执行。
7.根据权利要求1所述的存储器结构,其特征在于,所述刷新存储电路基于反熔丝存储阵列设置。
8.根据权利要求1所述的存储器结构,其特征在于,所述刷新存储电路通过广播的方式,将所述补充刷新地址传输至对应的所述刷新寄存器中。
9.一种刷新方法,应用于权利要求1~8任一项所述的存储器结构,其特征在于,包括:
存储控制器将设置的补充刷新地址传输至对应的存储块中;
获取所述第一刷新窗口和行锤刷新标识,或获取所述第二刷新窗口和所述补充刷新标识;
于行锤刷新期间,基于所述第一刷新窗口和所述行锤刷新标识对行锤地址执行刷新,或基于所述第二刷新窗口和所述补充刷新标识对所述补充刷新地址执行刷新;
其中,所述第一刷新窗口和所述第二刷新窗口基于行锤刷新窗口分配,且所述第一刷新窗口和所述第二刷新窗口的比例为第一预设值。
10.根据权利要求9所述的刷新方法,其特征在于,所述存储控制器还包括第一刷新控制电路和第二刷新控制电路,所述第一刷新控制电路被配置为生成所述标识信号,所述第二刷新控制电路被配置为生成行锤刷新窗口和行锤刷新信号,所述获取所述第一刷新窗口和行锤刷新标识,或获取所述第二刷新窗口和所述补充刷新标识,包括:
获取所述标识信号;
若所述标识信号无效,基于所述行锤刷新窗口生成所述第一刷新窗口,并基于所述行锤刷新信号生成所述行锤刷新标识;
若所述标识信号无效,基于所述行锤刷新信号循环计数以生成判断值,其中,当所述判断值有效,基于所述行锤刷新窗口生成所述第二刷新窗口,并基于所述行锤刷新信号生成所述补充刷新标识;当所述判断值无效,基于所述行锤刷新窗口生成所述第一刷新窗口,并基于所述行锤刷新信号生成所述行锤刷新标识。
11.根据权利要求10所述的刷新方法,其特征在于,所述获取标识信号的方法,包括:
基于每一刷新命令进行计数以生成刷新计数值;
当所述刷新计数值符合第二预设值时生成并输出所述标识信号;
所述第二预设值设置为小于等于k,其中,k为对应所述刷新寄存器存储所述补充刷新地址的容量与所述第一预设值的乘积。
12.一种存储器,其特征在于,所述存储器基于权利要求1~8任一项所述的存储器结构设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410139681.3A CN117672290B (zh) | 2024-02-01 | 存储器结构、刷新方法及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410139681.3A CN117672290B (zh) | 2024-02-01 | 存储器结构、刷新方法及存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117672290A true CN117672290A (zh) | 2024-03-08 |
CN117672290B CN117672290B (zh) | 2024-05-17 |
Family
ID=
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958944B1 (en) * | 2004-05-26 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Enhanced refresh circuit and method for reduction of DRAM refresh cycles |
CN102800353A (zh) * | 2011-05-25 | 2012-11-28 | 三星电子株式会社 | 刷新存储器器件的方法、刷新地址产生器和存储器器件 |
CN103377158A (zh) * | 2012-04-24 | 2013-10-30 | 三星电子株式会社 | 易失性存储装置及其操作方法和控制存储系统的方法 |
US9478316B1 (en) * | 2016-01-08 | 2016-10-25 | SK Hynix Inc. | Memory device |
US20180061476A1 (en) * | 2016-08-23 | 2018-03-01 | SK Hynix Inc. | Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof |
CN107958682A (zh) * | 2016-10-17 | 2018-04-24 | 爱思开海力士有限公司 | 存储器件 |
US20220068361A1 (en) * | 2020-08-27 | 2022-03-03 | Micron Technology, Inc. | Apparatuses and methods for control of refresh operations |
CN114420181A (zh) * | 2022-01-14 | 2022-04-29 | 长鑫存储技术有限公司 | 刷新电路和存储器 |
CN115985365A (zh) * | 2023-01-03 | 2023-04-18 | 长鑫存储技术有限公司 | 一种补偿刷新方法、装置及存储器 |
US20230326512A1 (en) * | 2022-03-23 | 2023-10-12 | Changxin Memory Technologies, Inc. | Address selection circuit and control method thereof, and memory |
CN116978423A (zh) * | 2022-04-22 | 2023-10-31 | 长鑫存储技术有限公司 | 存储器仿真方法 |
US20230386546A1 (en) * | 2022-05-30 | 2023-11-30 | Changxin Memory Technologies, Inc. | Refresh address generation circuit and method, memory, and electronic device |
CN117352026A (zh) * | 2022-06-28 | 2024-01-05 | 长鑫存储技术有限公司 | 存储器及其操作方法、存储器系统 |
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958944B1 (en) * | 2004-05-26 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Enhanced refresh circuit and method for reduction of DRAM refresh cycles |
CN102800353A (zh) * | 2011-05-25 | 2012-11-28 | 三星电子株式会社 | 刷新存储器器件的方法、刷新地址产生器和存储器器件 |
CN103377158A (zh) * | 2012-04-24 | 2013-10-30 | 三星电子株式会社 | 易失性存储装置及其操作方法和控制存储系统的方法 |
US9478316B1 (en) * | 2016-01-08 | 2016-10-25 | SK Hynix Inc. | Memory device |
US20180061476A1 (en) * | 2016-08-23 | 2018-03-01 | SK Hynix Inc. | Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof |
CN107958682A (zh) * | 2016-10-17 | 2018-04-24 | 爱思开海力士有限公司 | 存储器件 |
US20220068361A1 (en) * | 2020-08-27 | 2022-03-03 | Micron Technology, Inc. | Apparatuses and methods for control of refresh operations |
CN114420181A (zh) * | 2022-01-14 | 2022-04-29 | 长鑫存储技术有限公司 | 刷新电路和存储器 |
US20230326512A1 (en) * | 2022-03-23 | 2023-10-12 | Changxin Memory Technologies, Inc. | Address selection circuit and control method thereof, and memory |
CN116978423A (zh) * | 2022-04-22 | 2023-10-31 | 长鑫存储技术有限公司 | 存储器仿真方法 |
US20230386546A1 (en) * | 2022-05-30 | 2023-11-30 | Changxin Memory Technologies, Inc. | Refresh address generation circuit and method, memory, and electronic device |
CN117352026A (zh) * | 2022-06-28 | 2024-01-05 | 长鑫存储技术有限公司 | 存储器及其操作方法、存储器系统 |
CN115985365A (zh) * | 2023-01-03 | 2023-04-18 | 长鑫存储技术有限公司 | 一种补偿刷新方法、装置及存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11315619B2 (en) | Apparatuses and methods for distributing row hammer refresh events across a memory device | |
CN112997251B (zh) | 具有行锤击地址锁存机构的设备 | |
US8503262B2 (en) | Semiconductor device including memory cells that require refresh operation | |
US20200058346A1 (en) | Apparatuses for refreshing memory of a semiconductor device | |
JP5505802B2 (ja) | メモリ装置を動作する方法 | |
US7692993B2 (en) | Semiconductor memory device | |
EP1225589B1 (en) | Semiconductor memory device having a plurality of low power consumption modes | |
US8547759B2 (en) | Semiconductor device performing refresh operation | |
US7388799B2 (en) | Semiconductor memory device | |
US20030147295A1 (en) | Dynamic memory refresh circuitry | |
US9030904B2 (en) | Memory device and memory system having programmable refresh methods | |
JPH1139861A (ja) | ダイナミック型半導体記憶装置 | |
US6392958B1 (en) | Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same | |
JP2004259343A (ja) | 半導体記憶装置 | |
JP2003007054A (ja) | 半導体記憶装置 | |
US20020080657A1 (en) | Semiconductor memory device and method for its test | |
US8638629B2 (en) | Refresh control circuit, memory apparatus and refresh control method using the same | |
KR100642759B1 (ko) | 선택적 리프레쉬가 가능한 반도체 메모리 디바이스 | |
US11356081B2 (en) | Average interval generator | |
US8750067B2 (en) | Semiconductor device having reset function | |
US11783884B2 (en) | Semiconductor memory device and memory system including the same | |
US20030053366A1 (en) | Circuit for generating internal address in semiconductor memory device | |
WO1996028825A1 (fr) | Memoire a semi-conducteur | |
US20020057616A1 (en) | Semiconductor memory device | |
CN117672290B (zh) | 存储器结构、刷新方法及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |