CN107958682A - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN107958682A
CN107958682A CN201710945504.4A CN201710945504A CN107958682A CN 107958682 A CN107958682 A CN 107958682A CN 201710945504 A CN201710945504 A CN 201710945504A CN 107958682 A CN107958682 A CN 107958682A
Authority
CN
China
Prior art keywords
address
weak
refresh
memory device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710945504.4A
Other languages
English (en)
Other versions
CN107958682B (zh
Inventor
崔海郞
池性洙
元炯植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107958682A publication Critical patent/CN107958682A/zh
Application granted granted Critical
Publication of CN107958682B publication Critical patent/CN107958682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

一种存储器件包括：多个存储单元；弱地址储存块，其适用于储存多个存储单元之中数据保持时间比参考时间短的弱单元的弱地址；刷新计数器，其适用于产生计数地址；以及地址选择块，其适用于通过选择计数地址和弱地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的至少一个预设比特位的值被改变时，地址选择块在预定时段内选择弱地址。

Description

存储器件
相关申请的交叉引用
本申请要求于2016年10月17日在韩国知识产权局提交的申请号为10-2016-0134237的韩国专利申请的优先权，其公开通过引用整体合并于此。
技术领域
示例性实施例涉及一种存储器件，更具体地，涉及一种用于执行刷新操作的存储器件。
背景技术
通常，诸如动态随机存取存储器(DRAM)的半导体存储器件的存储单元包括用于以电荷形式储存数据的电容器以及用作控制电荷流入和流出电容器的开关的一个或更多个晶体管。可以根据存储单元的电容器中是否存在电荷(即电容器的端电压是高还是低)将数据识别为逻辑高电平或逻辑低电平。
原则上，数据的储存不消耗功率，因为数据以电荷被累积在电容器中的方式来储存。然而，因为储存在电容器中的电荷的初始量可以由于因MOS晶体管的PN结等引起的漏电流而消失，所以数据可能会丢失。为了防止这种数据丢失，可以在数据丢失之前读取存储单元中的数据，并且可以基于读取的信息来再次补给正常量的电荷。该操作被称为刷新操作，并且通常被周期性地重复以保留储存的数据。
通常，每次刷新命令从存储器控制器被输入到存储器时，执行刷新操作。此外，存储器控制器通常以基于存储器件的数据保持时间而计算的预定时间间隔来周期性地将刷新命令输入到存储器。这意味着，如果例如当刷新命令被输入8000次时存储器件的数据保持时间为64ms且存储器件中的所有存储单元可以被刷新，则存储器控制器应该将刷新命令每64ms输入到存储器8000次。
在存储器件的测试过程中，如果包括在存储器件中的一些存储单元(以下称为“弱单元”)的数据保持时间不满足规定的参考时间，则对应的存储器件被处理为故障品，并且该存储器件应该被丢弃。
当包括弱单元的所有存储器件被处理为故障品时，成品率会大幅度降低。此外，尽管存储器件已经通过制造测试，但是由于随后的因素(即，在存储器件制造之后出现的因素)而引起的弱单元，因此仍然可能会出现错误。
此外，由于超高集成度需要将至少几千万个存储单元集成在一个芯片中，因此即使制造工艺已经大幅度提高，弱单元存在的概率也会增加。因此，需要用于确定和管理弱单元的新技术来提高半导体存储器件的可靠性以及制造工艺的成品率，特别是对于超高集成半导体存储器件。
发明内容
各种实施例涉及一种存储器件，其用于在跳过具有比第二参考时间长的数据保持时间的存储单元的刷新的同时，通过额外刷新具有比第一参考时间短的数据保持时间的存储单元来减少操作错误且降低功耗。
在一个实施例中，存储器件可以包括：多个存储单元；弱地址储存块，其适用于储存多个存储单元之中数据保持时间比参考时间短的弱单元的弱地址；刷新计数器，其适用于产生计数地址；以及地址选择块，其适用于通过选择计数地址和弱地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的至少一个预设比特位的值被改变时，地址选择块在预定时段内选择弱地址。
在一个实施例中，存储器件可以包括：多个存储单元；弱地址储存块，其适用于储存多个存储单元之中数据保持时间比参考时间短的弱单元的弱地址；刷新计数器，其适用于产生计数地址；以及地址选择块，其适用于通过选择计数地址和弱地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的计数完成时，地址选择块在预定时段内选择弱地址。
在一个实施例中，存储器件可以包括：多个存储单元；地址储存块，其适用于储存多个存储单元之中除了数据保持时间比参考时间长的强存储单元之外的存储单元的非跳过地址；刷新计数器，其适用于产生计数地址；以及地址选择块，其适用于通过选择计数地址和非跳过地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的计数完成时，地址选择块在预定时段内选择非跳过地址。
在一个实施例中，存储器件可以包括：多个存储单元；信息储存块，其适用于储存关于多个存储单元之中的一个或更多个对应存储单元的数据保持时间是否比参考时间长的1比特位信息；刷新计数器，其适用于产生计数地址；以及地址选择块，其适用于通过选择计数地址或阻止计数地址来输出刷新地址，其中，当计数地址的计数完成时，在预定时段内，地址选择块根据1比特位信息来选择性地阻止计数地址。
附图说明
通过下面参考附图的详细描述，本发明的上述和其它特征以及优点对于本发明所属领域的技术人员将变得更加明显，其中：
图1是示出了根据本发明的实施例的存储器件的框图。
图2A和图2B是说明了图1所示的存储器件的刷新操作的时序图。
图3是示出了根据本发明的实施例的存储器件的框图。
图4A和图4B是说明了图3所示的存储器件的刷新操作的时序图。
图5是示出了根据本发明的实施例的存储器件的框图。
图6A和图6B是说明了图5所示的存储器件的刷新操作的时序图。
图7是示出了根据本发明的实施例的存储器件的框图。
图8是示出了图7所示的信息储存块的示图。
图9是说明了图7所示的存储器件的刷新操作的时序图。
图10是示出了根据本发明的实施例的存储器模块的框图。
图11是示出了根据本发明的实施例的存储器模块的框图。
具体实施方式
下面将参考附图更具体地描述各种实施例。然而，本发明可以以不同的形式来体现，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的范围。贯穿本公开，在本发明的各种附图和实施例中，相同的附图标记表示相同的部件。
图1是示出了根据本发明的实施例的存储器件100的框图。
参考图1，存储器件100可以包括单元阵列和控制电路110、弱地址储存块120、刷新计数器130、地址选择块140、刷新控制块150以及第二选择单元101。
单元阵列和控制电路110可以包括多个字线WL0至WLx(x是自然数)、多个位线BL0至BLy(y是自然数)以及多个存储单元MC，该多个存储单元MC耦接到多个字线WL0至WLx之中的对应字线和多个位线BL0至Bly之中的对应位线。尽管图1中未示出控制电路的详细配置，但是控制电路可以控制对在字线WL0至WLx之中响应于行地址ROWADD而选中的字线的激活操作和预充电操作，并且控制对在位线BL0至Bly之中响应于列地址COLADD而选中的位线的数据的读取操作或者控制经由选中的位线对存储单元中的数据的写入操作。
具体地，单元阵列和控制电路110可以响应于激活命令ACT来激活与行地址ROWADD相对应的字线，并且响应于预充电命令PRE对被激活的字线进行预充电。此外，当刷新信号REFS被激活时，单元阵列和控制电路110可以激活与行地址ROWADD相对应的字线，并且在预定时间过去之后对字线进行预充电。此外，单元阵列和控制电路110可以响应于读取命令RD来将与列地址COLADD相对应的位线的数据输出到单元阵列和控制电路110外部的设备，并且响应于写入命令WT采用从单元阵列和控制电路110外部传输的数据来驱动与列地址COLADD相对应的位线。数据可以表示要被输入到单元阵列和控制电路110的数据或要被从单元阵列和控制电路110输出的数据。每个存储单元MC可以包括单元晶体管T和单元电容器C。存储单元MC可以通过将电荷储存在单元电容器C中来储存数据。在图1中，未示出除了一个存储单元MC之外的其余存储单元MC的内部配置。
弱地址储存块120可以储存多个存储单元MC之中的一个或更多个弱单元(即，具有比参考时间短的数据保持时间的存储单元)的地址。参考时间可以根据设置而改变。例如，参考时间可以是64ms。然而，参考时间可以不一定是64ms，而根据情况需要，参考时间可以被设置为比64ms短的时间(例如，16ms和32ms)，或者被设置为比64ms长的时间(例如128ms和192ms)。
为了确定存储单元MC的数据保持时间是否短于参考时间或等于或长于参考时间，可以使用以下方法。首先，预定图案的测试数据可以被写入测试目标存储单元中。其次，在不刷新测试目标存储单元的情况下，可以在参考时间内进行待机。在参考时间过去之后，可以读取测试目标存储单元的数据并且将其与最初写入测试目标存储单元中的测试数据进行比较。如果测试数据与从测试目标存储单元读取的数据相同，则测试目标存储单元的数据保持时间可以等于或长于参考时间。如果测试数据与从测试目标存储单元读取的数据不相同，则测试目标存储单元的数据保持时间可以短于参考时间。因此，当测试数据与从测试目标存储单元读取的数据不相同时，测试目标存储单元被确定为弱单元。
在下文中，将对弱地址储存块120将多个字线之中包括弱单元的字线的地址储存为弱地址的情况进行描述。即，弱地址储存块120可以将弱单元的行地址储存为弱地址。弱地址储存块120可以储存与具有至少一个弱存储单元的多个字线相对应的多个弱地址。
当弱刷新信号WREF被去激活时，弱地址储存块120可以被去激活，因此可以不输出储存在其中的弱地址。在弱刷新信号WREF被激活的时段中，当施加刷新命令REF时，弱地址储存块120可以输出弱地址WADD。换言之，在弱刷新信号WREF被去激活的情况下，即使在刷新命令REF被施加时，弱地址储存块120也可以不输出弱地址WADD，而在弱刷新信号WREF被激活的情况下，每次刷新命令REF被施加时，弱地址储存块120可以输出弱地址WADD。
具体地，当刷新信号REFS被激活且随后在弱刷新信号WREF被激活时去激活刷新信号REFS时，弱地址储存块120可以响应于在刷新信号REFS从激活状态被改变为去激活状态处的下降沿(以下被称为“去激活沿”)来顺序地输出储存在其中的弱地址WADD。
刷新计数器130可以响应于刷新信号REFS来执行计数，并且产生计数地址CADD。具体地，刷新计数器130可以响应于刷新信号REFS的去激活沿来执行计数。刷新计数器130可以通过计数将计数地址CADD的值增加1。通过将计数地址CADD的值增加1，可以在刷新操作时段内顺序地选择多个字线WL0至WLx。
当在计数地址CADD的值达到最大值之后时，刷新计数器130可以响应于刷新信号REFS的去激活沿来将计数地址CADD重置为初始值。例如，在计数地址CADD的初始值为0(二进制数的0000000000000)且计数地址CADD的最大值为8191(二进制数的1111111111111)的情况下，刷新计数器130可以在计数地址CADD的值达到8191的状态下响应于刷新信号REFS的去激活沿来将计数地址CADD重置为0。通过该处理，刷新计数器130可以对计数地址CADD从初始值到最大值进行重复计数。
在弱刷新信号WREF被激活的时段内，刷新计数器130可以被去激活并且不执行计数。具体地，在弱刷新信号WREF被激活的情况下，刷新计数器130可以不对计数地址CADD的值进行计数并且保持原样。即，刷新计数器130可以仅在弱刷新信号WREF被去激活的时段内响应于刷新信号REFS的去激活沿来执行计数。
地址选择块140可以通过选择计数地址CADD和从弱地址储存块120输出的弱地址WADD之中的一个来输出刷新地址REFADD。在预定时段内，地址选择块140可以通过选择计数地址CADD来输出刷新地址REFADD，并且然后，如果计数地址CADD的至少一个预设比特位SBIT的值被改变，则地址选择块140可以通过选择弱地址WADD来输出刷新地址REFADD。
在预定时段内，如果预设比特位SBIT的值被改变，则地址选择块140可以将弱地址储存块120控制为被激活而将刷新计数器130控制为被去激活。在其它时段中，地址选择块140可以将弱地址储存块120控制为被去激活而刷新计数器130控制为被激活。具体地，当预设比特位SBIT的值被改变时，地址选择块140可以在预定时段内激活弱刷新信号WREF，而在其它时段中去激活弱刷新信号WREF。
对于该操作，地址选择块140可以包括选择控制单元141和第一选择单元142。选择控制单元141可以接收预设比特位SBIT，并且在预定时段内激活弱刷新信号WREF，然后当预设比特位SBIT的值被改变时去激活弱刷新信号WREF。第一选择单元142可以响应于弱刷新信号WREF而通过选择计数地址CADD和弱地址WADD之中的一个来输出刷新地址REFADD。当弱刷新信号WREF被去激活时，第一选择单元142可以通过选择计数地址CADD来输出刷新地址REFADD，而当弱刷新信号WREF被激活时通过选择弱地址WADD来输出刷新地址REFADD。
刷新控制块150可以响应于刷新命令REF来执行控制任务，使得多个存储单元MC之中与刷新地址REFADD相对应的一个或更多个存储单元被刷新。具体地，刷新控制块150可以在自动刷新操作中响应于刷新命令REF来激活刷新信号REFS，而在自刷新操作中，即使没有施加刷新命令REF，也可以循环地激活刷新信号REFS。自刷新信号SREF可以是在存储器件100被设置为执行自刷新操作的时段中被激活的信号。因此，刷新控制块150可以在自刷新信号SREF被去激活的时段内响应于刷新命令REF来激活刷新信号REFS，而可以在自刷新信号SREF被激活的时段内循环地激活刷新信号REFS。
刷新信号REFS可以是在存储器件100执行刷新操作的时段(以下被称为“刷新操作时段”)内被激活的信号。刷新操作时段可以包括从施加刷新命令REF的时刻到与刷新地址REFADD相对应的字线被激活以及随后被预充电的时刻的一段时间的一部分或全部。刷新操作时段可以根据设计而改变，并且可以是执行刷新操作所需的时间。
第二选择单元101可以响应于刷新信号REFS而通过选择输入地址IADD和刷新地址REFADD之中的一个来输出行地址ROWADD。即，第二选择单元101可以在刷新信号REFS被去激活的时段中通过选择输入地址IADD来输出行地址ROWADD，而可以在刷新信号REFS被激活的时段中通过选择刷新地址REFADD来输出行地址ROWADD。
在下文中，将参考图2A和图2B对图1所示的存储器件100的操作进行描述。将对以下情况进行描述，其中，计数地址CADD由10个比特位组成，字线WL0至WLx的数量为1024(即WL0至WL1023)，各个字线WL0至WLx的地址的值为0至1023，预设比特位SBIT是计数地址CADD的最高有效位(MSB)以及弱地址储存块120储存10个弱地址WADD0至WADD9。弱刷新信号WREF被激活的时段(即，对弱地址执行刷新的时段(以下被称为“弱刷新时段”))可以根据设计而被不同地设置。
在第一实施例中，在弱刷新信号WREF被激活之后，当刷新命令REF被施加预定次数时，弱刷新时段可以被设置为结束。例如，在弱刷新信号WREF被激活之后，当刷新命令REF被施加5次时，弱刷新时段可以被设置为结束。可选地，在弱刷新信号WREF被激活之后，当刷新命令REF被施加10次时，弱刷新时段可以被设置为结束。施加刷新命令REF以去激活弱刷新信号WREF的次数(以下称为“预设上限”)可以根据设计而被改变。预设上限可以小于或等于或大于储存在弱地址储存块120中的弱地址的数量。
在预设上限小于储存在弱地址储存块120中的弱地址的数量的情况下，针对储存在弱地址储存块120中的弱地址的弱刷新操作可以通过被划分为至少两个弱刷新时段来执行。稍后将参考图2A来描述该操作。在预设上限等于或大于储存在弱地址储存块120中的弱地址的数量的情况下，针对储存在弱地址储存块120中的弱地址的弱刷新操作可以在单个弱刷新时段中来完成。稍后将参考图2B来描述该操作。
在第二实施例中，当从弱刷新信号WREF被激活的时刻起经过预定时间时，弱刷新时段可以被设置为结束。例如，当在弱刷新信号WREF被激活之后经过几到几万微秒(μs)时，弱刷新时段可以被设置为结束。弱刷新时段可以根据设计而被设置为不同的时间，并且在一个弱刷新时段内要被刷新的弱地址的数量可以小于或等于或大于储存在弱地址储存块120中的弱地址的数量。
在弱刷新时段允许被刷新的弱地址的数量小于储存在弱地址储存块120中的弱地址的数量的情况下，针对储存在弱地址储存块120中的弱地址的弱刷新操作可以通过被划分为至少两个连续的弱刷新时段来执行。在弱刷新时段允许被刷新的弱地址的数量等于或大于储存在弱地址储存块120中的弱地址的数量的情况下，则随后针对储存在弱地址储存块120中的所有弱地址的弱刷新操作可以在单个弱刷新时段内来完成。
贯穿上述第一实施例和第二实施例，弱刷新信号WREF的所有激活操作和去激活操作都可以通过选择控制单元141来执行。根据第一实施例，选择控制单元141可以包括计数器，该计数器通过对施加刷新命令REF的次数进行计数(例如，通过对在弱刷新信号WREF被激活之后出现的刷新信号REFS的去激活沿的数量进行计数)来执行计数。在弱刷新信号WREF被激活之后，当施加刷新命令REF的次数达到预设上限时，选择控制单元141可以去激活弱刷新信号WREF。
根据第二实施例，选择控制单元141可以包括测量从激活弱刷新信号WREF起的时间的定时器。当在弱刷新信号WREF被激活之后经过定时器中设置的预定时间时，选择控制单元141可以去激活弱刷新信号WREF。
图2A是说明了图1所示的存储器件100的刷新操作的时序图。
参考图2A，将对在以下情况下的存储器件100的刷新操作进行描述：储存在弱地址储存块120中的弱地址的数量为10，并且单个弱刷新时段WRS中刷新5个弱地址。每次施加刷新命令REF时，可以激活刷新信号REFS一次。
如果当刷新命令REF在弱刷新信号WREF被去激活的状态下被施加时激活刷新信号REFS，则随后可以刷新与计数地址CADD相对应的字线。由于计数地址CADD从0开始，因此每次随着刷新命令REF被施加而导致刷新信号REFS被激活时，字线可以从字线WL0开始逐个顺序地被刷新。由于预设比特位SBIT是计数地址CADD的最高有效位，因此预设比特位SBIT可以为“0”。在弱刷新信号WREF被去激活的时段中，计数地址CADD可以被选中并被输出为刷新地址REFADD。
如果计数地址CADD从511(二进制数的0111111111)被改变为512(二进制数为1000000000)，则预设比特位SBIT的值可以从“0”被改变为“1”。如果预设比特位SBIT的逻辑值被改变，则弱刷新信号WREF可以被激活。如果弱刷新信号WREF被激活，则弱地址WADD0可以从弱地址储存块120中被输出。在弱刷新信号WREF保持激活的时段中，计数地址CADD的值被保持为512，并且弱地址WADD可以响应于刷新信号REFS的去激活沿(例如，下降沿)而被顺序地改变。此外，弱地址WADD可以由第一选择单元142来选择且被输出为刷新地址REFADD。因此，与弱地址WADD相对应的字线可以响应于刷新信号REFS而被刷新。这样，在弱刷新信号WREF被激活之后刷新信号REFS被激活5次的弱刷新时段WRS中，与从弱地址储存块120顺序地输出的弱地址WADD0至WADD4(而不是计数地址CADD)相对应的字线可以被刷新。
如果弱刷新时段WRS结束且弱刷新信号WREF被去激活，则与计数地址CADD相对应的字线可以被再次刷新。如果计数地址CADD从1023(二进制数的1111111111)被改变为0(二进制数的0000000000)，则预设比特位SBIT的值可以从“1”被改变为“0”。如果预设比特位SBIT的逻辑值被改变，则弱刷新信号WREF可以被激活。在弱刷新信号WREF被激活之后的弱刷新时段WRS期间，可以刷新与5个弱地址WADD5至WADD9相对应的字线。此后，可以重复上述操作。
作为参考，应当注意的是，图2A示出的仅是示例，而可以根据设计来改变预设比特位SBIT的数量、弱地址的数量、一个弱刷新时段WRS的长度等。例如，在预设比特位SBIT的数量为2个最高有效位(MSB)、储存在弱地址储存块120中的弱地址的数量为64以及一个弱刷新时段WRS与刷新命令REF被施加16次的时间相对应的情况下，刷新操作可以如表1所示地被执行。
[表1]
在表1中，“刷新命令REF的数量”可以表示刷新命令REF被施加的次数，“弱地址WADD”可以表示从弱地址储存块120输出的弱地址WADD，而“刷新操作的种类”可以表示刷新操作是用于刷新与计数地址CADD相对应的字线的正常刷新操作“NR”还是用于刷新与弱地址WADD相对应的字线的弱刷新操作“WR”。
图2B是说明了图1所示的存储器件100的刷新操作的时序图。
参考图2B，将对在以下情况下的存储器件100的刷新操作进行描述：储存在弱地址储存块120中的弱地址的数量为10，并且单个弱刷新时段WRS中刷新10个弱地址。每次施加刷新命令REF时，可以激活刷新信号REFS一次。
除了图2的弱刷新时段WRS比图1的弱刷新时段WRS长之外，图2B的刷新操作类似于图2A的刷新操作。因为可以在单个弱刷新时段WRS中对储存在弱地址储存块120中的所有弱地址WADD0至WADD9执行弱刷新操作，所以与弱地址WADD0至WADD9相对应的字线可以在预设比特位SBIT从“0”被改变为“1”之后被刷新一次，并且可以在预设比特位SBIT从“1”被改变为“0”之后再被刷新一次。
作为参考，应当注意的是，图2B示出的仅是示例，而可以根据设计改变预设比特位SBIT的数量、弱地址的数量、一个弱刷新时段WRS的长度等。例如，在预设比特位SBIT的数量为2个最高有效位(MSB)、储存在弱地址储存块120中的弱地址的数量为8以及一个弱刷新时段WRS与刷新命令REF被施加16次的时间相对应的情况下，刷新操作可以如表2所示地被执行。
[表2]
图3是示出了根据本发明的实施例的存储器件300的框图。
参考图3，存储器件300可以包括单元阵列和控制电路310、弱地址储存块320、刷新计数器330、地址选择块340、刷新控制块350以及第二选择单元301。在图3所示的组件之中，本文将省略对其详细配置和操作与上面参考图1描述的组件相同的组件的描述。
当计数地址CADD的计数完成时，刷新计数器330可以激活完成信号COMPLETE。具体地，当计数地址CADD的值达到最大值时，刷新计数器330可以激活完成信号COMPLETE。
地址选择块340可以通过选择从计数地址CADD和从弱地址储存块320输出的弱地址WADD之中的一个来输出刷新地址REFADD。在预定时段内，地址选择块340可以通过选择计数地址CADD来输出刷新地址REFADD，并且然后，如果计数地址CADD的计数完成，则地址选择块340可以通过选择弱地址WADD来输出刷新地址REFADD。在预定时段内，如果完成信号COMPLETE被激活，则地址选择块340可以将弱地址储存块320控制为被激活而将刷新计数器330控制为被去激活。在其它时段(即，在完成信号COMPLETE的两次连续激活之内除了预定时段之外剩余的时段)中，地址选择块340可以将弱地址储存块320控制为被去激活而将刷新计数器330控制为被激活。因此，预定时段是执行弱刷新期间的时段，并且以下被称为弱刷新时段，因而剩余时段是执行正常刷新操作期间的时段，并且被称为正常刷新时段。
具体地，当完成信号COMPLETE被激活时，地址选择块340可以在预定时段(即，弱刷新时段)内激活弱刷新信号WREF，而在其它时段(即，正常刷新时段)中去激活弱刷新信号WREF。
对于该操作，地址选择块340可以包括选择控制单元341和第一选择单元342。选择控制单元341可以接收完成信号COMPLETE，并且当完成信号COMPLETE被激活时，在预定时段内激活弱刷新信号WREF。当预定时段到期时，于是选择控制单元341可以在剩余时段内去激活弱刷新信号WREF，直到选择控制单元341接收到新的被激活完成信号。第一选择单元342可以响应于弱刷新信号WREF而通过选择计数地址CADD和弱地址WADD之中的一个来输出刷新地址REFADD。具体而言，当弱刷新信号WREF被去激活时，第一选择单元342可以通过选择计数地址CADD来输出刷新地址REFADD，而当弱刷新信号WREF被激活时，通过选择弱地址WADD来输出刷新地址REFADD。
在预定时段内，弱地址储存块320可以将储存在其中的所有弱地址WADD输出至少一次。因此，所有弱字线的刷新操作可以根据设计而在单个弱刷新时段WRS期间被执行一次或更多次。
图4A是说明了图3所示的存储器件300的刷新操作的时序图。
参考图4A，将对在以下情况下的存储器件300的刷新操作进行描述：储存在弱地址储存块320中的弱地址的数量为128，并且一个弱刷新时段WRS与足以刷新128个字线的时间相对应。每次施加刷新命令REF时，可以激活刷新信号REFS一次。
如果刷新信号REFS在弱刷新信号WREF被去激活时被激活，则可以刷新与计数地址CADD相对应的字线。每次计数完成时，刷新计数器330可以激活完成信号COMPLETE。如果完成信号COMPLETE被激活，则可以激活弱刷新信号WREF。当弱刷新信号WREF被激活时，刷新操作可以以类似于图2A的刷新操作的方式来被执行，并且因此，与弱地址WADD0至WADD127(而不是计数地址CADD)相对应的字线可以在弱刷新时段WRS中被刷新。如果在刷新命令REF被施加128次之后，弱刷新时段WRS结束，则弱刷新信号WREF可以被去激活。此后，可以重复上述操作。
作为参考，应当注意的是，图4A示出的仅是示例，并且弱地址的数量、一个弱刷新时段WRS的长度等可以根据设计而被改变。例如，在储存在弱地址储存块320中的弱地址的数量为128、一个弱刷新时段WRS与刷新命令REF被施加256次的时间相对应以及与弱地址相对应的各个字线在单个弱刷新时段WRS中被刷新2次的情况下，刷新操作可以如表3所示地被执行。
[表3]
图4B是说明了图3所示的存储器件300的刷新操作的时序图。
参考图4B，将对在以下情况下的存储器件300的刷新操作进行描述：储存在弱地址储存块320中的弱地址的数量为128，并且一个弱刷新时段WRS与足以刷新256个字线的时间相对应。每次施加刷新命令REF时，可以激活刷新信号REFS一次。在弱刷新时段WRS中，与各个弱地址相对应的字线可以在前部F期间被刷新一次，而刷新可以在后部B期间被跳过。
如果刷新信号REFS在弱刷新信号WREF被去激活时被激活，则可以刷新与计数地址CADD相对应的字线。每次计数完成时，刷新计数器330可以激活完成信号COMPLETE。如果完成信号COMPLETE被激活，则可以激活弱刷新信号WREF。
在图4B中，由于储存在弱地址储存块320中的弱地址的数量是128且弱刷新时段WRS与刷新命令REF被施加256次的时段相对应，因此弱刷新时段WRS比所有弱地址被刷新所需的时间长。虽然表3示出了在单个弱刷新时段WRS中弱字线被刷新2次的情况，但是图4B示出了以下情况：在弱刷新时段WRS的前部F期间所有弱字线被刷新一次，而然后，在弱刷新时段WRS的后部B期间刷新操作被跳过。
作为参考，应当注意的是，图4B示出的仅是示例，并且，弱地址的数量、一个弱刷新时段WRS的长度等可以根据设计而改变。例如，在储存在弱地址储存块320中的弱地址的数量为128、一个弱刷新时段WRS与刷新命令REF被施加512次的时间相对应以及与弱地址相对应的字线在一个弱刷新时段WRS中以一个时间间隔被刷新两次的情况下，刷新操作可以如表4所示地被执行。
[表4]
在表4中，“SKIP”可以表示刷新不被执行且被跳过的时段。
图5是示出了根据本发明的实施例的存储器件500的框图。
参考图5，存储器件500可以包括单元阵列和控制电路510、地址储存块520、刷新计数器530、地址选择块540、刷新控制块550以及第二选择单元501。在图5所示的组件之中，本文将省略对其详细配置和操作与上面参考图1和图3描述的组件相同的组件的描述。
地址储存块520可以储存非跳过地址NSADD，该非跳过地址NSADD为在多个存储单元MC之中排除了数据保持时间比参考时间长的强单元之外的存储单元的地址。参考时间可以根据设置而改变。例如，参考时间可以是64ms。然而，参考时间可以不一定是64ms，并且根据情况需要，可以被设置为比64ms短的时间(例如，16ms和32ms)，或者被设置为比64ms长的时间(例如，128ms和192ms)。通常，用于确定强单元的参考时间可以被设置为存储器件的规范(诸如JEDEC规范)中所要求的数据保持时间的至少2倍。
在跳过刷新信号SKREF被去激活的情况下，地址储存块520可以被去激活并且不输出储存在其中的非跳过地址NSADD。当在跳过刷新信号SKREF被激活的时段(以下被称为“跳过刷新时段”)中施加刷新命令REF时，地址储存块520可以输出非跳过地址NSADD。换言之，在跳过刷新信号SKREF被去激活的情况下，即使在刷新命令REF被施加时，地址储存块520也不会输出非跳过地址NSADD，而在跳过刷新信号SKREF被激活的情况下，每次施加刷新命令REF时，地址储存块520可以输出非跳过地址NSADD。
具体地，当刷新信号REFS被激活并且随后在跳过刷新信号SKREF被激活时去激活刷新信号REFS时，地址储存块520可以响应于在刷新信号REFS从激活状态改变为去激活状态处的去激活沿来顺序地输出储存在其中的非跳过地址NSADD。
当计数地址CADD的计数完成时，刷新计数器530可以激活完成信号COMPLETE。当计数地址CADD的值达到最大值时，刷新计数器530可以激活完成信号COMPLETE。
地址选择块540可以通过选择计数地址CADD和从地址储存块520输出的非跳过地址NSADD之中的一个来输出刷新地址REFADD。在预定时段内，地址选择块540可以通过选择计数地址CADD来输出刷新地址REFADD，并且随后，如果计数地址CADD的计数完成，则地址选择块540可以通过选择非跳过地址NSADD来输出刷新地址REFADD。在预定时段内，如果完成信号COMPLETE被激活，则地址选择块540可以将地址储存块520控制为被激活和将刷新计数器530控制为被去激活。在其它时段中，地址选择块540可以将地址储存块520控制为被去激活和将刷新计数器530控制为被激活。具体地，当完成信号COMPLETE被激活时，地址选择块540可以在预定时段内激活跳过刷新信号SKREF，而在其它时段中去激活跳过刷新信号SKREF。
对于该操作，地址选择块540可以包括选择控制单元541和第一选择单元542。选择控制单元541可以接收完成信号COMPLETE，在预定时段内激活跳过刷新信号SKREF，并且随后，当完成信号COMPLETE被激活时，去激活跳过刷新信号SKREF。第一选择单元542可以响应于跳过刷新信号SKREF而通过选择计数地址CADD和非跳过地址NSADD之中的一个来输出刷新地址REFADD。在跳过刷新信号SKREF被去激活的情况下，第一选择单元542可以通过选择计数地址CADD来输出刷新地址REFADD，而在跳过刷新信号SKREF被激活的情况下，通过选择从地址储存块520输出的非跳过地址NSADD来输出刷新地址REFADD。
在预定时段内，地址储存块520可以将储存在其中的多个非跳过地址NSADD输出至少一次。
图6A是说明了图5所示的存储器件500的刷新操作的时序图。
参考图6A，将对在以下情况下的存储器件500的刷新操作进行描述：强单元的行地址，即，强单元被耦接到的字线的地址(以下被称为“强地址”)的数量为512。即，储存在地址储存块520中的非跳过地址NSADD的数量为512，并且一个跳过刷新时段SRS与足以刷新1024个字线的时间相对应。每次施加刷新命令REF时，刷新信号REFS可以被激活一次。
地址储存块520储存512个非跳过地址NSADD0至NSADD511，并且跳过刷新时段SRS与刷新信号REFS被激活1024次的时段相对应。即，跳过刷新时段SRS比刷新与所有非跳过地址NSADD0至NSADD511相对应的字线(以下被称为“非跳过字线”)所需的时间长。在一个跳过刷新时段SRS中，用于512个非跳过地址NSADD0至NSADD511的刷新操作(以下被称为“非跳过刷新操作”)在前部F期间被完成，并且刷新操作可以在后部B期间被跳过。
当刷新命令REF在跳过刷新信号SKREF被去激活时被施加时，刷新信号REFS被激活。此时，与计数地址CADD相对应的字线可以被刷新。每次计数完成时，刷新计数器530可以激活完成信号COMPLETE。如果完成信号COMPLETE被激活，则跳过刷新信号SKREF可以被激活。当跳过刷新信号SKREF被激活时，非跳过地址NSADD0至NSADD511可以响应于刷新信号REFS的去激活沿从地址储存块520顺序地被输出。当跳过刷新信号SKREF被激活时，计数地址CADD的值可以保持为0。
这样，在跳过刷新时段SRS中，在刷新命令REF在跳过刷新信号SKREF被激活之后被施加512次的前部F期间，非跳过字线可以被刷新。在非跳过刷新操作完成之后，在跳过刷新时段SRS中的后部B期间，在刷新命令REF被施加512次的同时，刷新操作可以被跳过。此后，可以重复上述操作。
作为参考，应当注意的是，图6A示出的仅是示例，而非跳过地址的数量、一个跳过刷新时段SRS的长度等可以根据设计而改变。例如，刷新操作在以下情况下可以如表5所示地被执行：非跳过地址的数量为512、一个跳过刷新时段SRS与刷新命令REF被施加2048次的时间相对应、非跳过字线被刷新一次且在经过预定时间之后再次被刷新，以及在跳过刷新时段SRS的其它时段中不执行刷新。在表5中，“NSR”可以表示非跳过刷新操作。
[表5]
图6B是说明了图5所示的存储器件500的刷新操作的时序图。
参考图6B，将对在以下情况下的存储器件500的刷新操作进行描述：强地址的数量为896(即，储存在地址储存块520中的非跳过地址NSADD的数量为128)，并且一个跳过刷新时段SRS与足以刷新1024个字线的时间相对应。每次施加刷新命令REF时，可以激活刷新信号REFS一次。
地址储存块520储存128个非跳过地址NSADD0至NSADD127，并且跳过刷新时段SRS与刷新信号REFS被激活1024次的时段相对应。在一个跳过刷新时段SRS中，用于128个非跳过地址NSADD0至NSADD127的非跳过刷新操作被重复执行4次，并且在用于128个非跳过地址NSADD0至NSADD127的每个非跳过刷新操作完成之后，刷新操作可以在预定时段内被跳过。
在跳过刷新信号SKREF被激活之后，在前部F期间刷新命令REF被施加128次的同时，非跳过刷新操作被执行，而在后部B期间刷新命令REF再次被施加128次的同时，刷新操作可以被跳过。该操作可以在一个跳过刷新时段SRS中被重复4次。此后，可以重复上述操作。图6B的刷新操作可以如表6所示地被执行。
[表6]
图7是示出了根据本发明的实施例的存储器件700的框图。
参考图7，存储器件700可以包括单元阵列和控制电路710、信息储存块720、刷新计数器730、地址选择块740、刷新控制块750以及第二选择单元701。在图7所示的组件之中，本文将省略对其详细配置和操作与上面参考图1、图3和图5描述的组件相同的组件的描述。
信息储存块720可以储存关于在多个存储单元MC之中的一个或更多个存储单元的数据保持时间是否比参考时间长的1比特位信息1BIT。例如，信息储存块720可以储存与字线WL0至WLx之中的每个字线相对应的1比特位信息1BIT。在对应字线的数据保持时间等于或短于参考时间的情况下，1比特位信息1BIT可以具有值“1”，而在对应字线的数据保持时间比参考时间长的情况下，第一比特位信息1BIT可以具有值“0”。换言之，与“1”的1比特位信息1BIT相对应的字线的地址可以对应于如上参考图5所述的非跳过地址，而与“0”的1比特位信息1BIT相对应的字线的地址可以对应于如上参考图5所述的强地址。
在跳过刷新信号SKREF被去激活的情况下，信息储存块720可以被去激活且不输出储存在其中的1比特位信息1BIT。在跳过刷新信号SKREF被激活的跳过刷新时段中，每次施加刷新命令REF时，信息储存块720可以逐个输出储存在其中的1比特位信息1BIT。即，在跳过刷新信号SKREF被去激活的情况下，即使施加刷新命令REF，信息储存块720也可以不输出1比特位信息1BIT，而在跳过刷新信号SKREF被激活的情况下，每次施加刷新命令REF时，信息储存块720可以输出1比特位信息1BIT。
具体地，当刷新信号REFS被激活并且随后在跳过刷新信号SKREF被激活时被去激活时，信息储存块720可以响应于刷新信号REFS的去激活沿来顺序地输出1比特位信息1BIT。作为参考，在预定时段内，信息储存块720可以将储存在其中的多个1比特位信息1BIT输出至少一次。
当计数地址CADD的计数完成时，刷新计数器730可以激活完成信号COMPLETE。当计数地址CADD的值达到最大值时，刷新计数器730可以激活完成信号COMPLETE。然而，在跳过刷新信号SKREF处于激活状态的情况下，即使计数地址CADD的值达到最大值，刷新计数器730也可以不激活完成信号COMPLETE，而是连续地执行计数操作。不同于图1、图3和图5的刷新计数器，不管跳过刷新信号SKREF激活或去激活，图7的刷新计数器730都可以不被去激活，并且可以连续地执行计数操作。
地址选择块740可以通过选择计数地址CADD或阻止计数地址CADD来输出刷新地址REFADD。在预定时段内，地址选择块740可以通过选择计数地址CADD来输出刷新地址REFADD，并且随后，如果计数地址CADD的计数完成，则地址选择块740可以通过根据从信息储存块720输出的1比特位信息1BIT而选择性地阻止计数地址CADD来输出刷新地址REFADD。
如果完成信号COMPLETE被激活，则地址选择块740可以在预定时段内将信息储存块720控制为被激活。在其它时段中，地址选择块740可以将信息储存块720控制为被去激活。具体地，如果完成信号COMPLETE被激活，则地址选择块740可以在预定时段内激活跳过刷新信号SKREF，而在其它时段中去激活跳过刷新信号SKREF。
对于该操作，地址选择块740可以包括选择控制单元741和第一选择单元742。选择控制单元741可以接收完成信号COMPLETE，在预定时段内激活跳过刷新信号SKREF，并且随后，当完成信号COMPLETE被激活时，去激活跳过刷新信号SKREF。在跳过刷新信号SKREF被去激活的情况下，第一选择单元742可以通过选择计数地址CADD来输出刷新地址REFADD，而在跳过刷新信号SKREF被激活的情况下，通过基于1比特位信息1BIT选择性地阻止计数地址CADD来输出刷新地址REFADD。例如，在跳过刷新信号SKREF被激活的情况下，当1比特位信息1BIT具有第一逻辑值(例如“1”)时，第一选择单元742可以通过选择计数地址CADD来输出刷新地址REFADD，而当1比特位信息1BIT具有第二逻辑值(例如“0”)时，第一选择单元742可以阻止计数地址CADD。
图8是示出了图7所示的信息储存块720的示图。
参考图8，信息储存块720可以包括储存单元S0至S1023，该储存单元S0至S1023具有与字线的数量(例如，1024)相同的数量，以储存相同数量的1比特位信息1BIT。
在每个储存单元S0至S1023中，可以根据每个对应字线WL0至WL1023的数据保持时间来储存“1”或“0”。储存在储存单元S0至S1023中的值可以在跳过刷新时段中被顺序地输出。例如，在与字线WL0至WL1023相对应的计数地址CADD被从刷新计数器730顺序地输出的情况下，储存在储存单元S0至S1023中的1比特位信息1BIT可以被顺序地输出。即，当计数地址CADD的值为与字线WL0相对应的“0”时，储存在储存单元S0中的值可以被输出，当计数地址CADD的值为与字线WL1相对应的“1”时，储存在储存单元S1中的值可以被输出，而当计数地址CADD的值为与字线WL2相对应的“2”时，储存在储存单元S2中的值可以被输出。由于以这种方式输出值，因此当计数地址CADD的值为与字线WL1023相对应的“1023”时，储存在储存单元S1023中的值可以被输出。
图9是说明了图7所示的存储器件700的刷新操作的时序图。
参考图9，将对在以下情况下的存储器件700的刷新操作进行描述：一个弱刷新时段与足以刷新1024个字线的时间相对应。每次施加刷新命令REF时，可以激活刷新信号REFS一次。
如果在跳过刷新信号SKREF被去激活时激活刷新信号REFS，则可以刷新与计数地址CADD相对应的字线。当完成计数时，刷新计数器730可以激活完成信号COMPLETE。如果完成信号COMPLETE被激活，则跳过刷新信号SKREF可以被激活。如果跳过刷新信号SKREF被激活，则第一个1比特位信息1BIT可以从信息储存块720被输出。参考图8，第一1比特位信息1BIT的值可以为“1”。因此，计数地址CADD可以被选中并输出为刷新地址REFADD。1比特位信息1BIT可以响应于刷新信号REFS的去激活沿而顺序地被输出。在1比特位信息1BIT的值为“0”的情况下，计数地址CADD可以不被选择并且可以被阻止。这样，当刷新命令REF在跳过刷新信号SKREF被激活之后被施加1024次时，跳过刷新信号SKREF可以被去激活，并且跳过刷新时段可以结束。此后，可以重复上述操作。
图10是根据本发明的实施例的存储器模块1000的框图。
参考图10，存储器模块1000可以包括多个存储器芯片CHIP0至CHIP7以及弱单元表1002。弱单元表1002可以位于多个存储器芯片CHIP0至CHIP7的外部。存储器模块1000可以对应于图1、图3或图5中所示的存储器件100、300或500，而弱单元表1002可以对应于图1的弱地址储存块120、图3的弱地址储存块320或图5的地址储存块520。尽管如图10所示，存储器件包括一个弱单元表1002，但是弱单元表1002的数量可以根据设计而改变。
弱单元表1002可以是非易失性存储电路和执行类似于非易失性存储电路的功能以储存数据的各种电路之中的一个，所述非易失性存储电路为诸如熔丝电路、只读存储器(ROM)、NOR型快闪存储器、NAND型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)以及磁性随机存取存储器(MRAM)。
图11是示出了根据本发明的实施例的存储器模块1100的框图。
参考图11，存储器模块1100可以包括多个存储器芯片CHIP0至CHIP7和多个弱单元表1102。弱单元表1102中的每个可以位于多个存储器芯片CHIP0至CHIP7之中的对应的一个内部。存储器模块1100可以对应于图1、图3或图5所示的存储器件100、300或500，而每个弱单元表1102可以对应于图1的弱地址储存块120、图3的弱地址储存块320或图5的地址储存块520。尽管如图11所示，每个存储器芯片CHIP0至CHIP7包括一个弱单元表1102，但是弱单元表1102的数量可以根据设计而改变。
弱单元表1102可以是非易失性存储电路和执行类似于非易失性存储电路的功能以储存数据的各种电路之中的一个，所述非易失性存储电路为诸如熔丝电路、只读存储器(ROM)、NOR型快闪存储器、NAND型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)以及磁性随机存取存储器(MRAM)。
在上面参考图1至图11描述的存储器件中，通过刷新具有高频率的弱单元或刷新具有低频率的强单元，可以管理弱单元以防止弱单元的数据被丢失并且最小化由于刷新而被消耗的功率。此外，在满足预定条件的情况下，在预定时段内通过刷新弱单元的地址而不与计数地址进行比较，可以减少用于弱单元管理的电路的面积，并且可以降低复杂度。
在本技术中，通过额外刷新具有比第一参考时间短的数据保持时间的存储单元而跳过具有比第二参考时间长的数据保持时间的存储单元的刷新，可以防止存储单元的数据被劣化并且减少用于刷新而被消耗的功率。
尽管已经出于说明的目的描述了各种实施例，但是对于本领域技术人员明显的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种存储器件，包括：
多个存储单元；
弱地址储存块，其适用于储存所述多个存储单元之中数据保持时间比参考时间短的弱单元的弱地址；
刷新计数器，其适用于产生计数地址；以及
地址选择块，其适用于通过选择计数地址和弱地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的至少一个预设比特位的值被改变时，地址选择块在预定时段内选择弱地址。
2.根据权利要求1所述的存储器件，其中，地址选择块在预定时段内将弱地址储存块控制为被激活而将刷新计数器控制为被去激活。
3.根据权利要求1所述的存储器件，其中，在预定时段内，当刷新命令被施加时，弱地址储存块输出弱地址。
4.根据权利要求1所述的存储器件，其中，地址选择块包括：
选择控制单元，其适用于当预设比特位的值被改变时，在预定时段内激活弱刷新信号；以及
选择单元，其适用于在弱刷新信号被去激活的情况下，通过选择计数地址来输出刷新地址，而在弱刷新信号被激活的情况下，通过选择弱地址来输出刷新地址。
5.根据权利要求1所述的存储器件，
其中，存储器件为包括多个存储器芯片的存储器模块，并且
其中，弱地址储存块位于所述多个存储器芯片的外部。
6.根据权利要求1所述的存储器件，
其中，存储器件为包括多个存储器芯片的存储器模块，并且
其中，弱地址储存块位于所述多个存储器芯片的每个存储器芯片内部。
7.一种存储器件，包括：
多个存储单元；
弱地址储存块，其适用于储存所述多个存储单元之中数据保持时间比参考时间短的弱单元的弱地址；
刷新计数器，其适用于产生计数地址；以及
地址选择块，其适用于通过选择计数地址和弱地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的计数完成时，地址选择块在预定时段内选择弱地址。
8.根据权利要求7所述的存储器件，其中，在预定时段内，地址选择块将弱地址储存块控制为被激活而将刷新计数器控制为被去激活。
9.根据权利要求7所述的存储器件，其中，弱地址储存块在预定时段内将弱地址重复地输出一次或更多次。
10.根据权利要求7所述的存储器件，其中，在预定时段内，当刷新命令被施加时，弱地址储存块输出弱地址。
11.根据权利要求7所述的存储器件，其中，地址选择块包括：
选择控制单元，其适用于当计数地址的计数完成时，在预定时段内激活弱刷新信号；以及
选择单元，其适用于在弱刷新信号被去激活的情况下，通过选择计数地址来输出刷新地址，而在弱刷新信号被激活的情况下，通过选择弱地址来输出刷新地址。
12.根据权利要求7所述的存储器件，
其中，存储器件为包括多个存储器芯片的存储器模块，并且
其中，弱地址储存块位于所述多个存储器芯片的外部。
13.根据权利要求7所述的存储器件，
其中，存储器件为包括多个存储器芯片的存储器模块，并且
其中，弱地址储存块位于所述多个存储器芯片的每个存储器芯片的内部。
14.一种存储器件，包括：
多个存储单元；
地址储存块，其适用于储存所述多个存储单元之中除了数据保持时间比参考时间长的强存储单元之外的存储单元的非跳过地址；
刷新计数器，其适用于产生计数地址；以及
地址选择块，其适用于通过选择计数地址和非跳过地址之中的一个来输出刷新地址，其中，在选择计数地址中，当计数地址的计数完成时，地址选择块在预定时段内选择非跳过地址。
15.根据权利要求14所述的存储器件，其中，在预定时段内，地址选择块将地址储存块控制为被激活而将刷新计数器控制为被去激活。
16.根据权利要求14所述的存储器件，其中，地址选择块包括：
选择控制单元，其适用于当计数地址的计数完成时，在预定时段内激活跳过刷新信号；以及
选择单元，其适用于在跳过刷新信号被去激活的情况下，通过选择计数地址来输出刷新地址，而在跳过刷新信号被激活的情况下，通过选择非跳过地址来输出刷新地址。
17.一种存储器件，包括：
多个存储单元；
信息储存块，其适用于储存关于所述多个存储单元之中的一个或更多个对应存储单元的数据保持时间是否比参考时间长的1比特位信息；
刷新计数器，其适用于产生计数地址；以及
地址选择块，其适用于通过选择计数地址或阻止计数地址来输出刷新地址，其中，当计数地址的计数完成时，在预定时段内，地址选择块根据1比特位信息来选择性地阻止计数地址。
18.根据权利要求17所述的存储器件，其中，在预定时段内，地址选择块将信息储存块控制为被激活。
19.根据权利要求17所述的存储器件，其中，地址选择块包括：
选择控制单元，其适用于当计数地址的计数完成时，在预定时段内激活跳过刷新信号；以及
选择单元，其适用于在跳过刷新信号被去激活的情况下，通过选择计数地址来输出刷新地址，而在跳过刷新信号被激活的情况下，基于1比特位信息来选择性地阻止计数地址。
20.根据权利要求19所述的存储器件，其中，在跳过刷新信号被激活的情况下，当1比特位信息具有第一逻辑值时，选择单元将计数地址选择为刷新地址，而当1比特位信息具有第二逻辑值时，选择单元阻止计数地址。
CN201710945504.4A 2016-10-17 2017-10-12 存储器件 Active CN107958682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0134237 2016-10-17
KR1020160134237A KR20180042488A (ko) 2016-10-17 2016-10-17 메모리 장치

Publications (2)

Publication Number Publication Date
CN107958682A true CN107958682A (zh) 2018-04-24
CN107958682B CN107958682B (zh) 2021-07-09

Family

ID=61904060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710945504.4A Active CN107958682B (zh) 2016-10-17 2017-10-12 存储器件

Country Status (3)

Country Link
US (1) US10497421B2 (zh)
KR (1) KR20180042488A (zh)
CN (1) CN107958682B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037843A (zh) * 2019-06-04 2020-12-04 长鑫存储技术有限公司 存储器测试方法、装置、存储器、设备及可读存储介质
CN112151103A (zh) * 2020-09-17 2020-12-29 深圳市宏旺微电子有限公司 基于March算法的DRAM故障检测方法和装置
CN112927750A (zh) * 2021-03-01 2021-06-08 长鑫存储技术有限公司 失效单元测试方法及装置、存储介质、电子设备
CN117672290A (zh) * 2024-02-01 2024-03-08 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US20190066760A1 (en) * 2017-08-23 2019-02-28 Nanya Technology Corporation Dram and method for operating the same
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
KR20200091201A (ko) 2019-01-22 2020-07-30 에스케이하이닉스 주식회사 메모리 시스템
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US6842580B1 (en) * 1999-01-27 2005-01-11 Matsushita Electric Industrial Co., Ltd. Real-time recording/reproduction on an information recording medium including a defective region
US6160778A (en) * 1999-03-08 2000-12-12 Matsushita Electric Industrial Co., Ltd. Information recording medium, information recording method, information recording apparatus and information reproducing apparatus
US6603694B1 (en) * 2002-02-05 2003-08-05 Infineon Technologies North America Corp. Dynamic memory refresh circuitry
JP4256307B2 (ja) * 2004-06-21 2009-04-22 株式会社東芝 メモリカード
JP4291239B2 (ja) * 2004-09-10 2009-07-08 エルピーダメモリ株式会社 半導体記憶装置及びテスト方法
US8051270B2 (en) * 2005-05-23 2011-11-01 Panasonic Corporation Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US8098532B2 (en) * 2007-11-20 2012-01-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device with address search circuit used when writing
US7551505B1 (en) * 2007-12-05 2009-06-23 Qimonda North America Corp. Memory refresh method and apparatus
JP2010267341A (ja) * 2009-05-15 2010-11-25 Renesas Electronics Corp 半導体装置
KR20110074285A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
US9036439B2 (en) * 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101932663B1 (ko) * 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
KR101974108B1 (ko) 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
JP2014063556A (ja) * 2012-09-24 2014-04-10 Toshiba Corp 不揮発性半導体記憶装置
KR102050473B1 (ko) * 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9236102B2 (en) * 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
KR102125230B1 (ko) 2013-03-13 2020-06-22 삼성전자주식회사 디램 및 리프레시 제어방법
KR20150017276A (ko) * 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
KR20160056056A (ko) * 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102238706B1 (ko) * 2014-11-28 2021-04-09 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
JP6470160B2 (ja) * 2015-10-23 2019-02-13 ルネサスエレクトロニクス株式会社 マルチポートメモリ、及び半導体装置
JP6585000B2 (ja) * 2016-05-09 2019-10-02 ルネサスエレクトロニクス株式会社 半導体集積回路
US10417136B2 (en) * 2017-12-21 2019-09-17 Northrop Grumman Systems Corporation Write-through detection for a memory circuit with an analog bypass portion

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037843A (zh) * 2019-06-04 2020-12-04 长鑫存储技术有限公司 存储器测试方法、装置、存储器、设备及可读存储介质
CN112151103A (zh) * 2020-09-17 2020-12-29 深圳市宏旺微电子有限公司 基于March算法的DRAM故障检测方法和装置
CN112151103B (zh) * 2020-09-17 2024-03-29 深圳市宏旺微电子有限公司 基于March算法的DRAM故障检测方法和装置
CN112927750A (zh) * 2021-03-01 2021-06-08 长鑫存储技术有限公司 失效单元测试方法及装置、存储介质、电子设备
CN117672290A (zh) * 2024-02-01 2024-03-08 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器
CN117672290B (zh) * 2024-02-01 2024-05-17 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器

Also Published As

Publication number Publication date
KR20180042488A (ko) 2018-04-26
US20180108401A1 (en) 2018-04-19
CN107958682B (zh) 2021-07-09
US10497421B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
CN107958682A (zh) 存储器件
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
CN104252878B (zh) 存储器和包括存储器的存储系统
US9646672B1 (en) Memory device and method of refreshing the same
US11348631B2 (en) Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
CN104347108B (zh) 存储器、包括其的存储系统以及操作存储器的方法
KR102553181B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US20220051716A1 (en) Apparatuses, systems, and methods for memory directed access pause
CN104376868B (zh) 存储器和包括其的存储器系统
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
CN112767982A (zh) 地址计数电路、存储器件及其操作方法
CN110400586A (zh) 半导体存储器器件和具有半导体存储器器件的存储器系统
CN105845170A (zh) 存储器件及包括其的存储系统
TWI616892B (zh) 記憶體裝置、記憶體系統及其操作方法
CN104700884A (zh) 半导体存储器件、刷新控制系统和刷新控制方法
CN115083469A (zh) 用于刷新分箱的草图电路的设备和方法
CN107492392A (zh) 半导体存储器件及其操作方法
US9437274B1 (en) Memory device
KR20170030215A (ko) 메모리 장치
CN107958691A (zh) 存储器件及其操作方法
KR20230108676A (ko) 메모리 장치 및 그것의 동작 방법
CN118262777A (zh) 用于提高可靠性的易失性存储器装置和操作其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant