KR101974108B1 - 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법 - Google Patents

리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법 Download PDF

Info

Publication number
KR101974108B1
KR101974108B1 KR1020120082889A KR20120082889A KR101974108B1 KR 101974108 B1 KR101974108 B1 KR 101974108B1 KR 1020120082889 A KR1020120082889 A KR 1020120082889A KR 20120082889 A KR20120082889 A KR 20120082889A KR 101974108 B1 KR101974108 B1 KR 101974108B1
Authority
KR
South Korea
Prior art keywords
refresh
memory cell
address
group
row
Prior art date
Application number
KR1020120082889A
Other languages
English (en)
Other versions
KR20140016004A (ko
Inventor
정부일
김소영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120082889A priority Critical patent/KR101974108B1/ko
Priority to US13/831,162 priority patent/US9275717B2/en
Priority to CN201310325887.7A priority patent/CN103578526B/zh
Publication of KR20140016004A publication Critical patent/KR20140016004A/ko
Application granted granted Critical
Publication of KR101974108B1 publication Critical patent/KR101974108B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention

Abstract

리프레쉬 어드레스 생성기는 리프레쉬 시퀀스 버퍼 및 리프레쉬 어드레스 시퀀서를 포함한다. 리프레쉬 시퀀스 버퍼는 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 복수의 메모리 셀 그룹들이 각 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열되어 저장된다. 리프레쉬 어드레스 시퀀서는 리프레쉬 신호에 응답하여 리프레쉬 시퀀스 버퍼를 참조하여 상기 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성한다.

Description

리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법{Refresh address generator, a volatile memory device including the same and method of refreshing volatile memory device}
본 발명은 메모리 장치에 관한 것으로, 보다 상세하게는 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법에 관한 것이다.
동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)와 같은 휘발성 메모리 장치는 저장된 데이터를 유지하기 위하여 리프레쉬 동작을 수행한다. 휘발성 메모리 장치의 메모리 셀이 표준에서 정의된 리프레쉬 주기보다 짧은 보유 시간(Retention Time)을 가지는 경우, 상기 메모리 셀을 포함하는 메모리 셀 로우는 표준에서 정의된 리프레쉬 주기보다 더 짧은 주기로 리프레쉬되거나 리던던시 셀(Redundancy Cell) 로우로 교체되어야 한다. 한편, 메모리 셀의 사이즈가 감소됨에 따라, 리프레쉬 주기보다 짧은 보유 시간을 가지는 메모리 셀의 수가 증가하고 있다.
이에 따라, 본 발명의 일 목적은 리프레쉬 오버헤드를 감소시킬 수 있는 리프레쉬 어드레스 생성기를 제공하는데 있다.
본 발명의 일 목적은 상기 리프레쉬 어드레스 생성기를 포함하는 휘발성 메모리 장치를 제공하는데 있다.
본 발명의 일 목적은 상기 휘발성 메모리 장치를 포함하는 메모리 시스템을 제공하는데 있다.
본 발명의 일 목적은 리프레쉬 오버헤드를 감소시킬 수 있는 휘발성 메모리 장치의 리프레쉬 방법을 제공하는데 있다.
상기 본 발명의 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 리프레쉬 어드레스 생성기는 리프레쉬 시퀀스 버퍼 및 리프레쉬 어드레스 시퀀서를 포함한다. 상기 리프레쉬 시퀀스 버퍼는 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 복수의 메모리 셀 그룹들이 각 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열되어 저장된다. 상기 리프레쉬 어드레스 시퀀서는 리프레쉬 신호에 응답하여 상기 리프레쉬 시퀀스 버퍼를 참조하여 상기 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성한다.
실시예에 있어서, 상기 리프레쉬 시퀀스 버퍼는 복수의 행들로 구성되는 리프레쉬 시퀀스 테이블을 포함하고, 상기 복수의 행들 각각은 상기 재배열된 메모리 셀 그룹들 각각에 포함되는 리프레쉬 어드레스들과 리프레쉬 타이밍을 저장하는 리프레쉬 시퀀스 노드를 구비할 수 있다.
예시적인 실시예에 있어서, 상기 재배열된 메모리 셀 그룹들 각각의 리프레쉬 어드레스들은 각 메모리 셀 그룹의 시작 어드레스와 종료 어드레스에 의하여 지정되거나 각 메모리 셀 그룹을 대표하는 어드레스로 지정될 수 있다.
예시적인 실시예에 있어서, 상기 리프레쉬 어드레스 시퀀서는 상기 리프레쉬 신호에 응답하여 동작하고, 상기 리프레쉬 시퀀스 노드에 저장된 상기 리프레쉬 어드레스들과 상기 리프레쉬 타이밍에 기초하여 각 메모리 셀 그룹을 나타내는 대표(representive) 리프레쉬 어드레스와 클럭 신호를 제공하는 제어부; 및 상기 대표 리프레쉬 어드레스와 상기 클럭 신호에 응답하여 상기 재배열된 메모리 셀 그룹들 각각의 리프레쉬 어드레스들을 상기 리프레쉬 타미밍에 따라 상기 리프레쉬 로우 어드레스로 출력하는 리프레쉬 어드레스 출력부를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 리프레쉬 시퀀스 노드들 중 적어도 하나는 적어도 하나의 다른 메모리 셀 그룹에 속하는 적어도 하나의 메모리 셀 로우를 지정하는 추가적인 리프레쉬 어드레스를 더 저장할 수 있다.
상기 추가적인 리프레쉬 어드레스에 해당하는 메모리 셀 로우는 원래 그룹의 데이터 리텐션 특성과는 다른 데이터 리텐션 특성을 갖을 수 있다.
상기 추가적인 리프레쉬 어드레스는 불룸 필터를 이용하여 상기 해당하는 리프레쉬 시퀀스 노드에 저장될 수 있다.
다른 실시예에 있어서, 상기 리프레쉬 어드레스 시퀀서는 상기 리프레쉬 신호에 응답하여 동작하고, 상기 리프레쉬 시퀀스 노드에 저장된 상기 리프레쉬 어드레스들과 상기 리프레쉬 타이밍에 기초하여 각 메모리 셀 그룹을 나타내는 대표 리프레쉬 어드레스와 클럭 신호를 제공하는 제어부; 상기 대표 리프레쉬 어드레스와 상기 클럭 신호에 응답하여 상기 재배열된 메모리 셀 그룹들 각각의 리프레쉬 어드레스들을 상기 리프레쉬 타이밍에 따라 상기 리프레쉬 로우 어드레스로 출력하는 리프레쉬 어드레스 출력부; 및 상기 추가적인 리프레쉬 어드레스를 저장하고 상기 제어부의 제어에 따라 추가적인 리프레쉬 로우 어드레스로 출력하는 버퍼를 포함할 수 있다.
상기 추가적인 리프레쉬 어드레스는 상기 추가적인 리프레쉬 어드레스가 저장되는 리프레쉬 시퀀스 노드의 리프레쉬 어드레스들이 출력되는 동안에 출력될 수 있다.
실시예에 있어서, 상기 리프레쉬 시퀀스 버퍼는 복수의 제1 행들로 구성되는 그룹 테이블; 및 복수의 제2 행들로 구성되는 리프레쉬 시퀀스 테이블을 포함하고, 상기 그룹 테이블의 복수의 제1 행들 각각은 상기 메모리 셀 그룹들 각각에 포함되는 리프레쉬 어드레스들을 저장하는 그룹 노드와 상기 그룹 노드들 각각을 나타내는 그룹 인덱스를 포함하고, 상기 리프레쉬 시퀀스 테이블의 복수의 제2 행들 각각은 상기 그룹 인덱스 각각과 상기 그룹 인덱스 각각에 대한 타이밍 정보를 저장할 수 있다.
예시적인 실시예에 있어서, 상기 그룹 노드들 중 적어도 하나는 적어도 하나의 다른 메모리 셀 그룹에 속하는 적어도 하나의 메모리 셀 로우를 지정하는 추가적인 리프레쉬 어드레스를 더 저장할 수 있다.
상기 그룹 노드들 각각은 상기 복수의 그룹들 각각에 대한 리프레쉬 수행 여부를 나타내는 동적 리프레쉬 플래그를 더 저장할 수 있다.
상기 리프레쉬 어드레스 시퀀서는 상기 동적 리프레쉬 플래그의 논리 레벨에 기초하여 해당하는 메모리 셀 그룹의 리프레쉬 수행 여부를 선택적으로 결정할 수 있다.
상기 리프레쉬 어드레스 시퀀서는 상기 추가적인 리프레쉬 어드레스에 대한 리프레쉬는 상기 동적 리프레쉬 플래그와 관계없이 수행할 수 있다.
상기 리프레쉬 어드레스 시퀀서는 상기 동적 리프레쉬 플래그에 기초하여 상기 메모리 셀 그룹들 중 적어도 하나의 리프레쉬 주기를 동적으로 변경할 수 있다.
상기 본 발명의 일 목적을 달성하기 위한 본 발명의 실시예에 따른 휘발성 메모리 장치는 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이, 리프레쉬 어드레스 생성기 및 어드레스 멀티플렉서를 포함한다. 상기 리프레쉬 어드레스 생성기는 상기 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 각 메모리 셀 그룹들이 데이터 리텐션 특성에 따라 재배열된 순서 대로 리프레쉬 로우 어드레스를 생성한다. 상기 어드레스 멀티플렉서는 상기 리프레쉬 로우 어드레스 및 외부에서 제공되는 로우 어드레스를 선택하여 로우 디코더에 제공한다.
실시예에 있어서, 상기 리프레쉬 어드레스 생성기는 상기 복수의 메모리 셀 그룹들이 상기 데이터 리텐션 특성에 따라 재배열되어 저장되는 리프레쉬 시퀀스 버퍼; 및 리프레쉬 신호에 응답하여 상기 리프레쉬 시퀀스 버퍼를 참조하여 상기 재배열된 메모리 셀 그룹들의 순서대로 상기 리프레쉬 로우 어드레스를 생성하는 리프레쉬 어드레스 시퀀서를 포함할 수 있다.
상기 리프레쉬 시퀀스 버퍼는 정적 메모리 장치를 사용하여 구현될 수 있다.
상기 리프레쉬 시퀀스 버퍼는 휘발성 메모리 장치를 사용하여 구현되고, 상기 휘발성 메모리 장치의 파워-업 시퀀스 동안에 비휘발성 메모리 장치로부터 상기 리프레쉬 시퀀스 버퍼로 상기 리프레쉬 시퀀스 버퍼에 저장되는 내용이 로드될 수 있다.
상기 리프레쉬 시퀀스 버퍼는 비휘발성 메모리 장치를 사용하여 구현될 수 있다.
상기 휘발성 메모리 장치는 상기 휘발성 메모리 장치의 동작 온도를 감지하여 감지된 동작 온도에 기초한 동작 모드 신호를 상기 리프레쉬 어드레스 생성기에 제공하는 온도 센서를 더 포함하고, 상기 리프레쉬 어드레스 생성기는 상기 동작 온도에 따른 상기 메모리 셀 로우들의 리프레쉬 시퀀스를 나타내는 리프레쉬 프로파일을 각각 저장하는 복수의 리프레쉬 프로파일 테이블들을 구비하는 리프레쉬 프로파일 저장부를 더 포함하고, 상기 리프레쉬 프로파일 저장부는 상기 동작 모드 신호에 응답하여 상기 동작 모드 신호에 상응하는 리프레쉬 프로파일 테이블의 리프레쉬 시퀀스를 상기 리프레쉬 시퀀스 버퍼에 제공할 수 있다.
상기 본 발명의 일 목적을 달성하기 위한 본 발명의 실시예에 따른 메모리 시스템은 복수의 메모리 장치들을 구비하는 메모리 모듈 및 상기 복수의 메모리 장치들을 제어하는 메모리 컨트롤러를 포함한다. 상기 복수의 메모리 장치들 각각은 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이; 상기 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 각 메모리 셀 그룹들이 데이터 리텐션 특성에 따라 재배열된 순서 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성하는 리프레쉬 어드레스 생성기; 및 상기 리프레쉬 로우 어드레스 및 외부에서 제공되는 로우 어드레스를 선택하여 로우 디코더에 제공하는 어드레스 멀티플렉서를 포함한다.
상기 본 발명의 일 목적을 달성하기 위한 본 발명의 실시예에 따른 휘발성 메모리 장치의 리프레쉬 방법에서는 복수의 메모리 셀 로우들을 데이터 리텐션 특성에 기초하여 복수의 메모리 셀 그룹들로 그룹화한다. 상기 그룹화된 복수의 메모리 셀 그룹들을 상기 데이터 리텐션 특성에 따라 재배열하여 리프레쉬 시퀀스를 생성한다. 상기 생성된 리프레쉬 시퀀스에 따라 상기 복수의 메모리 셀 로우들에 대한 리프레쉬 로우 어드레스를 생성한다.
실시예에 있어서, 상기 리프레쉬 시퀀스를 생성하는 단계는 상기 재배열된 메모리 셀 그룹들을 상기 휘발성 메모리 장치에 포함되는 리프레쉬 시퀀스 버퍼의 리프레쉬 시퀀스 테이블에 기입하여 수행될 수 있다.
상기 휘발성 메모리 장치의 리프레쉬 방법은 상기 리프레쉬 시퀀스를 갱신하는 단계를 더 포함할 수 있다. 상기 리프레쉬 시퀀스를 갱신하기 위하여 상기 리프레쉬 시퀀스 테이블에서 새로운 리프레쉬 시퀀스를 준비한다. 상기 메모리 셀 로우들에 대한 하나의 리프레쉬 시퀀스 동안에는 상기 현재 리프레쉬 시퀀스와 상기 새로운 리프레쉬 시퀀스에 따라서 리프레쉬를 수행한다. 상기 새로운 리프레쉬 시퀀스에 따라서 리프레쉬를 수행한다.
본 발명에 실시예들에 따르면, 메모리 셀 로우들을 데이터 리텐션 특성에 따라 복수의 메모리 셀 그룹들로 그룹화하고 복수의 메모리 셀 그룹들을 데이터 리텐션 특성에 따라 재배열하여 리프레쉬 시퀀스를 구성하여 이에 따라 리프레쉬를 수행함으로써 최적화된 리프레쉬를 수행할 수 있고, 전류 소모를 감소시킬 수 있고, 리프레쉬 오버헤드를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 메모리 시스템의 개략적인 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 도 3의 리프레쉬 어드레스 생성기를 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 리프레쉬 시퀀스 버퍼의 구성을 나타낸다.
도 6은 본 발명의 일 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 9는 메모리 셀 로우들이 도 7의 리프레쉬 시퀀스 테이블에 따라 리프레쉬 되는 경우를 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 도 4의 리프레쉬 어드레스 시퀀서의 구성을 나타내는 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 12는 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 13은 본 발명의 다른 실시예에 따른 도 4의 리프레쉬 어드레스 시퀀서의 구성을 나타내는 블록도이다.
도 14는 메모리 셀 로우들이 도 12의 리프레쉬 시퀀스 테이블에 따라 리프레쉬 되는 경우를 설명하기 위한 타이밍도이다.
도 15는 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 16은 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 17은 한번의 리프레쉬 신호에 동시에 리프레쉬를 수행할 수 있는 메모리 셀 로우들의 관계를 나타낸다.
도 18은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 19는 본 발명의 일 실시예에 따른 도 17의 리프레쉬 슬롯 테이블의 구성을 나타낸다.
도 20은 도 3의 메모리 셀 어레이들의 데이터 리텐션 특성을 나타낸다.
도 21은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 22는 본 발명의 다른 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 23은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 24는 본 발명의 다른 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 25 및 도 26은 본 발명의 실시예들에 따른 도 5의 리프레쉬 시퀀스 테이블들이다.
도 27은 본 발명의 다른 실시예에 따른 도 2의 휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 28은 본 발명의 일 실시예에 따른 도 27의 리프레쉬 어드레스 생성기를 나타내는 블록도이다.
도 29는 본 발명의 일 실시예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 나타내는 흐름도이다.
도 30은 본 발명의 일 실시예에 따라 리프레쉬 시퀀스 테이블에 기입된 리프레쉬 시퀀스를 갱신하는 방법을 나타내는 흐름도이다.
도 31은 본 발명의 실시예에 따른 휘발성 메모리 장치를 테스트하는 방법을 나타내는 흐름도이다.
도 32는 본 발명의 실시예들에 따른 휘발성 메모리 장치를 포함하는 메모리 모듈을 나타내는 도면이다.
도 33은 본 발명의 실시예들에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 34는 본 발명의 실시예들에 따른 휘발성 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 전자 시스템을 나타내는 블록도이다.
도 1을 참조하면, 전자 시스템(10)은 호스트(20) 및 메모리 시스템(30)을 포함할 수 있다. 메모리 시스템(30)은 메모리 컨트롤러(100) 및 복수의 메모리 장치들(200a~200n)을 포함할 수 있다.
호스트(20)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(30)과 통신할 수 있다. 또한 호스트(20)와 메모리 시스템(30)간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 컨트롤러(Memory Controller; 100)는 메모리 시스템(Memory System; 30)의 동작을 전반적으로 제어하며, 호스트(20)와 메모리 장치들(200a~200n) 사이의 전반적인 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(100)는 호스트(20)의 요청에 따라 메모리 장치들(200a~200n)을 제어하여 데이터를 기입하거나(write) 데이터를 독출한다(read).
또한, 메모리 컨트롤러(100)는 메모리 장치들(200a~200n)을 제어하기 위한 동작 커맨드(command)들을 인가하여, 메모리 장치들(200a~200n)의 동작을 제어한다.
실시예에 따라, 메모리 장치들(200a~200n) 각각은 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)이거나, 리프레쉬 동작이 필요한 임의의 휘발성 메모리 장치일 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 메모리 시스템의 개략적인 구성을 나타내는 블록도이다.
도 2에서는 메모리 컨트롤러(100)에 대응되는 하나의 메모리 장치(200a)만을 예로 들어 설명한다.
도 2를 참조하면, 메모리 시스템(30)은 메모리 컨트롤러(100)와 메모리 장치(200a)를 포함할 수 있다. 메모리 컨트롤러(100)와 메모리 장치(200a)는 각각 대응하는 커맨드 핀(101, 201), 어드레스 핀(102, 202), 및 데이터 핀(103, 203)을 통하여 서로 연결될 수 있다. 커맨드 핀(101, 201)들은 커맨드 전송선(TL1)을 통하여 커맨드 신호(CMD)를 전송하고, 어드레스 핀들(102, 202)은 어드레스 전송선(TL2)을 통하여 어드레스 신호(ADDR)를 전송하고, 데이터 핀들(103, 203)은 데이터 전송선(TL3)을 통하여 데이터(DQ)를 교환할 수 있다.
도 1 및 도 2를 참조하면, 메모리 컨트롤러(100)는 호스트(20)의 요청에 기초하여 데이터 핀(103, 203)을 통해 메모리 장치(200a)로 데이터를 입력하거나 메모리 장치(200a)로부터 데이터를 출력할 수 있다. 또한, 메모리 컨트롤러(100)는 어드레스 핀(102, 202)을 통해 메모리 장치(200a)로 어드레스를 입력하거나, 메모리 장치(200a)로부터 어드레스를 출력할 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2의 휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 3을 참조하면, 휘발성 메모리 장치(200a)는 제어 로직(210), 어드레스 레지스터(220), 뱅크 제어 로직(230), 로우 어드레스 멀티플렉서(240), 컬럼 어드레스 래치(250), 로우 디코더, 컬럼 디코더, 메모리 셀 어레이, 센스 앰프부, 입출력 게이팅 회로(290), 데이터 입출력 버퍼(295) 및 리프레쉬 어드레스 생성기(300)를 포함할 수 있다.
상기 메모리 셀 어레이는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)을 포함할 수 있다. 또한, 상기 로우 디코더는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)을 포함하고, 상기 컬럼 디코더는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)을 포함하며, 상기 센스 앰프부는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 센스 앰프들(285a, 285b, 285c, 285d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d), 제1 내지 제4 뱅크 센스 앰프들(285a, 285b, 285c, 285d), 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 및 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)은 제1 내지 제4 뱅크들을 각각 구성할 수 있다. 도 3에는 4개의 뱅크들을 포함하는 메모리 장치(200a)의 예가 도시되어 있으나, 실시예에 따라, 메모리 장치(200a)는 임의의 수의 뱅크들을 포함할 수 있다.
또한, 실시예에 따라, 메모리 장치(200a)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)이거나, 리프레쉬 동작이 필요한 임의의 메모리 장치일 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(100)로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터(220)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하며, 수신된 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치(250)에 제공할 수 있다.
뱅크 제어 로직(230)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 어드레스 생성기(300)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 리프레쉬 신호(REF)에 따라 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 선택적으로 출력할 수 있다. 이러한 리프레쉬 신호(REF)는 메모리 컨트롤러(100)로부터 제공되는 오토 리프레쉬 커맨드에 기초하여 생성될 수도 있고 휘발성 메모리 장치(200a)의 셀프 리프레쉬 모드에서 내부적으로 생성될 수도 있다. 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스는 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)에 각각 인가될 수 있다.
제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 어드레스 래치(250)는 어드레스 레지스터(220)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 또한, 컬럼 어드레스 래치(250)는, 버스트 모드에서, 수신된 컬럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 컬럼 어드레스 래치(250)는 일시적으로 저장된 또는 점진적으로 증가된 컬럼 어드레스(COL_ADDR)를 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)에 각각 인가할 수 있다.
제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 컬럼 디코더는 입출력 게이팅 회로(290)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d) 중 하나의 뱅크 어레이에서 독출될 데이터(DQ)는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터(DQ)는 데이터 입출력 버퍼(295)를 통하여 상기 메모리 컨트롤러에 제공될 수 있다. 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d) 중 하나의 뱅크 어레이에 기입될 데이터(DQ)는 상기 메모리 컨트롤러로부터 데이터 입출력 버퍼(295)에 제공될 수 있다. 데이터 입출력 버퍼(295)에 제공된 데이터(DQ)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다.
제어 로직(210)은 메모리 장치(200a)의 동작을 제어할 수 있다. 예를 들어, 제어 로직(210)은 메모리 장치(200a)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직(210a)은 상기 메모리 컨트롤러로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(211) 및 메모리 장치(200)의 동작 모드를 설정하기 위한 모드 레지스터(212)를 포함할 수 있다. 예를 들어, 커맨드 디코더(211)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 상기 제어 신호들을 생성할 수 있다. 또한, 제어 로직(210)은 동기 방식으로 메모리 장치(200)를 구동하기 위한 클록 신호(CLK) 및 클록 인에이블 신호(/CKE)를 더 수신할 수 있다.
또한, 제어 로직(210)은 리프레쉬 어드레스 생성기(300)가 리프레쉬를 위한 리프레쉬 로우 어드레스(REF_ADDR)를 생성하도록 리프레쉬 어드레스 생성기(300)를 제어할 수 있다.
리프레쉬 어드레스 생성기(300)는 메모리 셀 어레이에 포함되는 복수의 메모리 셀 로우들의 데이터 리테션 특성에 따라 그룹화된 메모리 셀 그룹들이 재배열되어 저장된 리프레쉬 시퀀스 테이블을 포함하고 리프레쉬 신호(REF)에 응답하여 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스(REF_ADDR)를 생성한다. 이러한 리프레쉬 로우 어드레스 생성에 의하여 휘발성 메모리 장치의 리프레쉬 동작이 개시된다. 예를 들어, 파워-업 시퀀스가 완료된 후, 또는 파워-다운 모드가 종료된 후, 상기 리프레쉬 동작이 개시될 수 있다. 실시예에 따라, 상기 리프레쉬 동작은, 실질적으로 주기적으로 인가되는 리프레쉬 커맨드에 응답하여 리프레쉬 로우 어드레스를 생성하고, 상기 리프레쉬 로우 어드레스에 상응하는 메모리 셀 로우를 리프레쉬하는 오토 리프레쉬 동작이거나, 셀프 리프레쉬 진입 커맨드(SRE)에 응답하여 셀프 리프레쉬 모드로 진입하고, 상기 셀프 리프레쉬 모드에서 빌트-인 타이머를 이용하여 메모리 셀 로우들을 주기적으로 리프레쉬하는 셀프 리프레쉬 동작일 수 있다. 또한, 실시예에 따라, 상기 리프레쉬 동작은, 리프레쉬 사이클들이 소정의 주기적인 리프레쉬 간격(tREFI)을 가지는 분산 리프레쉬(Distributed Refresh)를 수행하거나, 복수의 리프레쉬 사이클들이 연속되는 버스트 리프레쉬(Burst Refresh)를 수행할 수 있다.
도 4는 본 발명의 일 실시예에 따른 도 3의 리프레쉬 어드레스 생성기를 나타내는 블록도이다.
도 4를 참조하면, 리프레쉬 어드레스 생성기(300)는 리프레쉬 시퀀스 버퍼(400)와 리프레쉬 어드레스 시퀀서(500)를 포함하여 구성될 수 있다.
리프레쉬 시퀀스 버퍼(400)는 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 복수의 메모리 셀 그룹들이 각 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열되어 저장된다. 리프레쉬 어드레스 시퀀서(500)는 리프레쉬 신호(REF)에 응답하여 리프레쉬 시퀀스 버퍼(400)를 참조하여 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성한다. 리프레쉬 시퀀스 버퍼(400)에는 복수의 메모리 셀 그룹들이 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열되어 저장되는데, 예를 들어, 리프레쉬 주기보다 짧은 메모리 셀 로우들(로우 리텐션 로우(low retention row))을 포함하는 메모리 셀 그룹은 리프레쉬 주기보다 긴 메모리 셀 로우들(하이 리텐션 로우(high retention row))을 포함하는 메모리 셀 그룹보다 더 빈번하게(반복되어) 리프레쉬 시퀀스 버퍼(400)에 저장될 수 있다. 그러므로 리프레쉬 어드레스 시퀀서(500)는 하나의 리프레쉬 주기 동안에 로우 리텐션 로우들을 포함하는 메모리 셀 그룹의 리프레쉬 로우 어드레스들을 하이 리텐션 로우들을 포함하는 메모리 셀 그룹의 리프레쉬 로우 어드레스들 보다 더 자주 생성하게 된다.
실시예에 따라, 리프레쉬 시퀀스 버퍼(400)는 리프레쉬가 필요없는 정적 메모리 장치(static memory device)로 구성될 수 있다. 실시예에 따라 리프레쉬 시퀀스 버퍼(400)는 동적 메모리 장치(예를 들어, DRAM)로 구성될 수 있다. 리프레쉬 시퀀스 버퍼(400)가 동적 메모리 장치로 구성되는 경우에는, 휘발성 메모리 장치(200a)는 리프레쉬 시퀀스 버퍼(400)에 저장될 내용을 저장하는 비휘발성 메모리 장치를 더 포함할 수 있고, 휘발성 메모리 장치(200a)의 파워-업 시퀀스 동안에 상기 비휘발성 메모리 장치로부터 상기 리프레쉬 시퀀스 버퍼(400)에 저장될 내용이 로드될 수 있다. 실시예에 따라 리프레쉬 시퀀스 버퍼(400)는 플래시 메모리 장치와 같은 비휘발성 메모리 장치로 구성될 수 있다. 또한 리프레쉬 시퀀스 버퍼(400)는 제어 로직(210)이나 메모리 컨트롤러(100)에서 액세스할 수 있어서 리프레쉬 시퀀스 버퍼(400)에 저장되는 내용을 갱신(업그레이드)할 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 4의 리프레쉬 시퀀스 버퍼의 구성을 나타낸다.
도 5를 참조하면, 리프레쉬 시퀀스 버퍼(400)는 리프레쉬 시퀀스 테이블(410)과 그룹 테이블(460)을 포함하여 구성될 수 있다.
리프레쉬 시퀀스 테이블(410)은 복수의 행들(411~41m, m은 2이상의 자연수)로 구성되며, 복수의 행들(411~41m) 각각은 리프레쉬 시퀀스 노드(RSN1~RSNm)로 구성될 수 있다. 리프레쉬 시퀀스 노드(RSN1~RSNm)들 각각은 재배열된 메모리 셀 그룹들 각각에 포함되는 리프레쉬 어드레스들과 리프레쉬 타이밍을 그 엔트리로서 저장할 수 있다.
그룹 테이블(460)은 복수의 행들(461~46q, q는 2 이상의 자연수)로 구성되며, 복수의 행들(461~46q) 각각은 리텐션 특성에 따라 그룹화된 복수의 그룹들 각각의 그룹 정보 노드(GIN1~GINq, 461a)와 그룹 인덱스(GN1~GNq, 461b)로 구성될 수 있다. 그룹 정보 노드(GIN1~GINq)들 각각은 리텐션 특성에 따라 그룹화된 복수의 그룹들 각각에 포함되는 리프레쉬 어드레스와 각 메모리 셀 그룹에 필요한 리프레쉬 주기를 그 엔트리로서 저장할 수 있다. 그룹 인덱스(GN1~GNq) 각각은 상응하는 그룹 정보 노드(GIN1~GINq)들 각각을 나타낼 수 있다. 예를 들어, 그룹 인덱스(461b)는 그룹 정보 노드(GIN1)에 저장된 메모리 셀 그룹에 포함되는 리프레쉬 어드레스들과 그 그룹에 필요한 리프레쉬 주기를 나타낼 수 있다.
실시예에 따라 리프레쉬 시퀀스 버퍼(400)는 리프레쉬 시퀀스 테이블(410)만을 포함하고 그룹 테이블(460)은 포함하지 않을 수 있다. 리프레쉬 시퀀스 버퍼(400)가 리프레쉬 시퀀스 테이블(410)만으로 구성되는 경우는 리프레쉬 시퀀스 노드(RSN1~RSNm)들 각각은 재배열된 메모리 셀 그룹들 각각에 포함되는 리프레쉬 어드레스들과 리프레쉬 타이밍을 그 엔트리로서 저장하는 경우이다. 실시예에 따라 리프레쉬 시퀀스 노드(RSN1~RSNm)들 각각 재배열된 메모리 셀 그룹들 각각을 나타내는 그룹 인덱스와 리프레쉬 타이밍을 저장하는 경우에는 실시예에 따라 리프레쉬 시퀀스 버퍼(400)는 리프레쉬 시퀀스 테이블(410)과 그룹 테이블(460)을 모두 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 6을 참조하면, 그룹 테이블(460a)은 복수의 메모리 셀 그룹들(G0~G3)에 포함되는 메모리 셀 로우들의 어드레스들(RA0~RA99, RA100~RA199, RA200~RA299, RA300~RA399)들과 복수의 메모리 셀 그룹들(G0~G3) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP(minimum required refresh period), 2x, 0.5x, 1x, 2x)을 그 엔트리로 갖는 복수의 로우들을 포함한다. 각 메모리 셀 그룹들(G0~G3)의 최소 리프레쉬 주기들은 휘발성 메모리 장치(200a) 생산 과정 중의 테스트에 의하여 결정되어 그룹 테이블(460a)에 저장될 수 있다.
도 6에서 메모리 셀 그룹(G0)은 메모리 셀 로우들의 어드레스들(RA0~RA99)을 포함하고, 표준에서 정의되는 리프레쉬 주기의 2배(2x)의 주기로 리프레쉬 되어도 저장되는 데이터를 유지할 수 있고, 메모리 셀 그룹(G1)은 메모리 셀 로우들의 어드레스들(RA100~RA199)을 포함하고, 표준에서 정의되는 리프레쉬 주기의 0.5배(0.5x)의 주기로 리프레쉬 되어야 저장되는 데이터를 유지할 수 있고, 메모리 셀 그룹(G2)은 메모리 셀 로우들의 어드레스들(RA200~RA299)을 포함하고, 표준에서 정의되는 리프레쉬 주기(1x)로 리프레쉬 되어야 저장되는 데이터를 유지할 수 있고, 메모리 셀 그룹(G3)은 메모리 셀 로우들의 어드레스들(RA300~RA399)을 포함하고, 표준에서 정의되는 리프레쉬 주기의 2배(2x)의 주기로 리프레쉬 되어도 저장되는 데이터를 유지할 수 있다. 도 6에서는 도 3의 메모리 셀 어레이가 모두 400개의 메모리 셀 로우들(RA0~RA399)로 구성되는 경우를 가정한다.
도 7은 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 7에서는 메모리 셀 로우들이 도 6에서와 같은 데이터 리텐션 특성을 가지고 도 6에서와 같이 그룹화되는 경우에 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 7을 참조하면, 리프레쉬 시퀀스 테이블(410a)에는 메모리 셀 로우들이 데이터 리텐션 특성에 따라 도 6에서와 같이 그룹화되는 경우에 각 리프레쉬 타이밍(T1~T100, T101~T200, T201~T300, T301~T400, T401~T500, T501~T600, T601~T700, T701~T800, T801~T900)에 따라 메모리 셀 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)로 재배열됨을 알 수 있다. 이렇게 재배열된 순서와 리프레쉬 타이밍에 따라 각 그룹들에 포함되는 메모리 셀 로우들의 어드레스들을 기초로 리프레쉬 어드레스 시퀀서(500)에서는 재배열된 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)의 순서대로 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 도 7에서 각 메모리 셀 그룹들에 필요한 리프레쉬 주기들 나타내는 리프레쉬 주기(RP)는 설명의 편의상 포함된 것으로 리프레쉬 시퀀스 테이블(410a)은 리프레쉬 주기(RP)를 나타내는 열을 포함하지 않을 수 있다. 재배열된 메모리 셀 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)의 순서는 하나의 리프레쉬 시퀀스를 구성하고, 이 하나의 리프레쉬 시퀀스 내에서 메모리 셀 그룹들(G0~G3)은 적어도 한 번 리프레쉬된다.
도 6 및 도 7에서, 시퀀스 테이블(410a)의 시퀀스 노드들의 순서 자체가 도 6의 메모리 셀 그룹들(G0~G3) 각각의 주기 정보를 포함하므로 실시예에 따라서 도 6의 그룹 테이블(460a)에는 복수의 메모리 셀 그룹들(G0~G3) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP)이 포함되지 않을 수도 있다. 이는 이하의 그룹 테이블들에서도 마찬가지이다.
도 8은 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 8에서는 메모리 셀 로우들이 도 6에서와 같은 데이터 리텐션 특성을 가지고 도 6에서와 같이 그룹화되는 경우에 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 8을 참조하면, 리프레쉬 시퀀스 테이블(410ab) 메모리 셀 로우들이 데이터 리텐션 특성에 따라 도 6에서와 같이 그룹화되는 경우에 각 리프레쉬 타이밍(T1~T100, T101~T200, T201~T300, T301~T400, T401~T500, T501~T600, T601~T700, T701~T800, T801~T900)에 따라 재배열되는 그룹들은 각각 시작 어드레스(SA)와 종료 어드레스(EA)에 의하여 지정될 수 있음을 알 수 있다. 도 7에서의 메모리 셀 그룹(G0)은 시작 로우 어드레스(RA0)와 종료 로우 어드레스(RA99)에 의하여 지정되고, 메모리 셀 그룹(G1)은 시작 어드레스(RA100)와 종료 어드레스(RA199)에 의하여 지정되고, 메모리 셀 그룹(G2)은 시작 어드레스(RA200)와 종료 어드레스(RA199)에 의하여 지정되고, 메모리 셀 그룹(G3)은 시작 어드레스(RA300)와 종료 어드레스(RA399)에 의하여 지정됨을 알 수 있다. 도 8에서 각 메모리 셀 그룹들의 크기를 나타내는 그룹 사이즈(GS)는 설명의 편의를 위하여 추가된 것으로 리프레쉬 시퀀스 테이블(410ab)은 그룹 사이즈(GS)를 나타내는 열을 포함하지 않을 수 있다. 또한 그룹 사이즈(GS)가 일정한 경우 각 메모리 셀 그룹들은(G0, G1, G2, G3)은 각 메모리 셀 그룹에 포함되는 어드레스들 중 하나(대표 어드레스)에 의하여 지정될 수 있다.
도 9는 메모리 셀 로우들이 도 7의 리프레쉬 시퀀스 테이블에 따라 리프레쉬 되는 경우를 설명하기 위한 타이밍도이다.
도 9를 참조하면, 도 7의 리프레쉬 시퀀스 테이블(410a)에 재배열된 메모리 셀 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)의 순서대로 메모리 셀 그룹들 각각에 포함되는 메모리 셀 로우들의 어드레스들이 리프레쉬 됨을 알 수 있다. 표준에서 정의된 리프레쉬 주기(tREF) 동안 메모리 셀 그룹들(G0, G1, G2, G1)이 순서대로 리프레쉬되고, 다음 리프레쉬 주기(tREF) 동안 메모리 셀 그룹들(G1, G2, G1, G0)이 리프레쉬된다. 클럭 신호(CLK)가 클럭 신호(CLK1)으로부터 클럭 신호(CLK800)로 증가하는 동안의 리프레쉬 주기(tREF)의 2주기 동안에 0.5x의 리프레쉬 주기로 리프레쉬 되어야 하는 메모리 셀 그룹(G1)은 모두 네번 리프레쉬 되고, 1x의 리프레쉬 주기로 리프레쉬 되어야 하는 메모리 셀 그룹(G2)은 두 번 리프레쉬되고, 2x의 리프레쉬 주기로 리프레쉬 되어야 하는 메모리 셀 그룹들(G0, G3)은 각각 한 번씩 리프레쉬 됨을 알 수 있다. 따라서 본 발명의 실시예들에 따른 휘발성 메모리 장치에서는 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 메모리 셀 로우들을 복수의 메모리 셀 그룹들로 그룹화하고, 메모리 셀 그룹들의 데이터 리텐션 특성에 따라서 메모리 셀 그룹들을 재배열하고 재배열된 메모리 셀 그룹들의 순서에 따라 메모리 셀 그룹들을 리프레쉬 함으로써 전류 소모를 감소시킬 수 있고, 리프레쉬 오버헤드를 감소시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 도 4의 리프레쉬 어드레스 시퀀서의 구성을 나타내는 블록도이다.
도 10을 참조하면, 리프레쉬 어드레스 시퀀서(500a)는 제어부(510)와 리프레쉬 어드레스 출력부(refresh address output unit (RAOU), 520)를 포함하여 구성될 수 있다.
제어부(510)는 리프레쉬 신호(REF)에 응답하여 도 5의 리프레쉬 시퀀스 버퍼(400)의 리프레쉬 시퀀스 테이블(410)의 리프레쉬 시퀀스 노드(RSN)에 저장된 내용을 수신하고 리프레쉬 시퀀스 노드(RSN)에 저장된 메모리 셀 그룹에 포함되는 메모리 셀 로우의 이니셜 로우 어드레스(IADDR) 또는 각 메모리 셀 그룹에 포함되며 각 메모리 셀 그룹을 나타내는 대표 로우 어드레스(RADDR)와 시퀀스 노드(RSN)에 저장된 리프레쉬 타이밍에 기초한 클럭 신호(CLK)를 리프레쉬 어드레스 출력부(520)에 제공한다. 리프레쉬 어드레스 출력부(520)는 클럭 신호(CLK)에 동기되어 리프레쉬 시퀀스 노드(RSN) 각각에 저장된 메모리 셀 그룹의 이니셜 로우 어드레스(IADDR)로부터 순차적으로 증가하는 리프레쉬 로우 어드레스(REF_ADDR)를 출력하거나 대표 로우 어드레스(RADDR)를 기초로 각 메모리 셀 그룹에 속하는 로우 어드레스를 리프레쉬 로우 어드레스로서 순차적으로 출력한다. 또한 제어부(510)는 리프레쉬 어드레스 출력부(520)가 재배열된 메모리 셀 그룹들의 마지막 메모리 셀 그룹의 마지작 리프레쉬 로우 어드레스를 출력하면 리프레쉬 어드레스 출력부(520)를 리셋 시키는 리셋 신호(RST)를 리프레쉬 어드레스 출력부(520)에 출력하여 하나의 리프레쉬 시퀀스를 완료할 수 있다. 이러한 리프레쉬 어드레스 출력부(520)는 카운터 또는 룩업 테이블에 의하여 구현될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 11을 참조하면, 그룹 테이블(460b)은 복수의 메모리 셀 그룹들(G0~G3)에 포함되는 메모리 셀 로우들의 어드레스들(RA0~RA99, RA100~RA199, RA200~RA299, RA300~RA399)들과 복수의 그룹들(G0~G3) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP, 2x, 0.5x, 1x, 2x) 및 복수의 그룹들 중 적어도 하나의 그룹(G0)에서 해당 메모리 셀 그룹의 최소 리프레쉬 주기를 만족하지 않는 예외적인 메모리 셀 로우들의 어드레스들(RA20, RA50, RA60)을 그 엔트리로 갖는 복수의 행들을 포함한다. 메모리 셀 그룹들(G1, G2, G3)은 예외적인 메모리 셀 로우들의 어드레스들을 엔트리로서 구비하지 않는다. 도 11에서, 해당 메모리 셀 그룹의 최소 리프레쉬 주기를 만족하지 않는 예외적인 메모리 셀 로우들의 어드레스들(RA20, RA50, RA60)은 2x의 리프레쉬 주기로 리프레쉬되어도 저장된 데이터를 유지할 수 있는 메모리 셀 그룹(G0)에 속하지만, 메모리 셀 로우의 어드레스(RA20)는 1x의 리프레쉬 주기로 리프레쉬되어야 하고, 메모리 셀 로우의 어드레스(RA50)는 1x의 리프레쉬 주기로 리프레쉬 되어야 하고, 메모리 셀 로우 어드레스(RA60)는 0.5x의 리프레쉬 주기로 리프레쉬되어야 한다.
도 12는 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 12에서는 메모리 셀 로우들이 도 11에서와 같은 데이터 리텐션 특성을 가지고 도 12에서와 같이 그룹화되는 경우에 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 12를 참조하면, 리프레쉬 시퀀스 테이블(410b)에서는 메모리 셀 로우들이 데이터 리텐션 특성에 따라 도 6에서와 같이 그룹화되는 경우에 각 리프레쉬 타이밍(T1~T100, T101~T200, T201~T300, T301~T400, T401~T500, T501~T600, T601~T700, T701~T800, T801~T900)에 따라 메모리 셀 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)로 재배열되고, 메모리 셀 그룹(G1)의 엔트리는 메모리 셀 그룹(G0)의 예외적인 메모리 셀 로우 어드레스(RA60)를 추가적인 로우 어드레스(ARA)로서 더 포함하고, 메모리 셀 그룹(G2)의 엔트리는 메모리 셀 그룹(G0)의 예외적인 메모리 셀 로우 어드레스들(RA20, RA50)을 추가적인 로우 어드레스(ARA)로서 더 포함함을 알 수 있다. 이렇게 데이터 리텐션 특성에 따라 그룹화된 메모리 셀 그룹들 중 적어도 일부에서 해당하는 메모리 셀 그룹의 데이터 리텐션 특성을 만족하지 않는 적어도 하나의 메모리 셀 로우 어드레스들을 도 12에서와 같이 예외적인 메모리 셀 로우 어드레스로서 리프레쉬 시퀀스 테이블(410b)에 기입하고, 데이터 리텐션 특성이 동일한 메모리 셀 그룹의 리프레쉬 수행시에 함께 리프레쉬를 수행하여 리프레쉬 오버헤드를 감소시킬 수 있다.
이렇게 재배열된 순서와 리프레쉬 타이밍에 따라 각 그룹들에 포함되는 메모리 셀 로우들의 어드레스들을 기초로 리프레쉬 어드레스 시퀀서(500)에서는 재배열된 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)의 순서대로 리프레쉬 로우 어드레스(REF_ADDR)를 생성함과 동시에 적어도 일부의 메모리 셀 그룹들에 추가된 추가적인 메모리 셀 로우 어드레스에 해당하는 리프레쉬 어드레스도 생성할 수 있다. 도 12에서 각 그룹들에 필요한 리프레쉬 주기들 나타내는 리프레쉬 주기(RP)는 설명의 편의상 포함된 것으로 리프레쉬 시퀀스 테이블(410b)은 리프레쉬 주기(RP)를 나타내는 열을 포함하지 않을 수 있다. 재배열된 메모리 셀 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)의 순서는 하나의 리프레쉬 시퀀스를 구성하고, 이 하나의 리프레쉬 시퀀스 내에서 메모리 셀 그룹들(G0~G3)은 적어도 한 번 리프레쉬된다.
블룸 필터(BF)를 이용하는 경우, 그룹 인덱스(GI)와 추가적인 리프레쉬 어드레스(ARA)를 블룸 필터(BF)를 통과시킨 후에 리프레쉬 시퀀스 테이블(410b)의 추가적인 리프레쉬 어드레스(ARA)를 저장하는 열에 저장하고 각 메모리 셀 그룹의 리프레쉬 수행시에 블룸 필터(BF)의 출력이 포지티브(positive) 인 경우에는 각 그룹에는 추가적인 리프레쉬 어드레스(ARA)가 포함되어 있음을 알 수 있다.
도 13은 본 발명의 다른 실시예에 따른 도 4의 리프레쉬 어드레스 시퀀서의 구성을 나타내는 블록도이다.
도 13을 참조하면, 리프레쉬 어드레스 시퀀서(500b)는 제어부(510), 리프레쉬 어드레스 출력부(520) 및 버퍼(530)를 포함하여 구성될 수 있다.
제어부(510)는 리프레쉬 신호(REF)에 응답하여 도 12의 리프레쉬 시퀀스 테이블(410b)의 리프레쉬 시퀀스 노드(RSN)에 저장된 내용을 수신하고 리프레쉬 시퀀스 노드(RSN)에 저장된 메모리 셀 그룹에 포함되는 메모리 셀 로우의 이니셜 로우 어드레스(IADDR) 또는 또는 각 메모리 셀 그룹에 포함되며 각 메모리 셀 그룹을 나타내는 대표 로우 어드레스(RADDR)와 시퀀스 노드(RSN)에 저장된 리프레쉬 타이밍에 기초한 클럭 신호(CLK)를 리프레쉬 어드레스 출력부(520)에 제공한다. 리프레쉬 어드레스 출력부(520)는 클럭 신호(CLK)에 동기되어 리프레쉬 시퀀스 노드(RSN) 각각에 저장된 메모리 셀 그룹의 이니셜 로우 어드레스(IADDR)로부터 순차적으로 증가하는 리프레쉬 로우 어드레스(REF_ADDR)를 출력하거나 대표 로우 어드레스(RADDR)를 기초로 각 메모리 셀 그룹에 속하는 로우 어드레스를 리프레쉬 로우 어드레스로서 순차적으로 출력한다. 또한 제어부(510)는 리프레쉬 시퀀스 노드(RSN)에 그룹 인덱스가 저장되는 경우에 그룹 정보 노드(GIN)를 수신하여 이니셜 로우 어드레스(IADDR)과 클럭 신호(CLK)를 카운터(520)에 제공할 수 있다. 버퍼(530)는 추가적인 리프레쉬 어드레스(ARA)를 수신하여 저장하고, 제어부(510)의 출력 제어 신호(OCS)에 응답하여 추가적인 리프레쉬 어드레스(ARA)와 동일한 리프레쉬 주기를 갖는 메모리 셀 그룹의 리프레쉬 로우 어드레스가 출력될 때 추가적인 리프레쉬 로우 어드레스(A_REF_ADDR)를 출력할 수 있다. 또한 제어부(510)는 리프레쉬 어드레스 출력부(520)가 재배열된 메모리 셀 그룹들의 마지막 메모리 셀 그룹의 마지작 리프레쉬 로우 어드레스를 출력하면 리프레쉬 어드레스 출력부(520)를 리셋 시키는 리셋 신호(RST)를 리프레쉬 어드레스 출력부(520)에 출력하여 하나의 리프레쉬 시퀀스를 완료할 수 있다.
도 14는 메모리 셀 로우들이 도 12의 리프레쉬 시퀀스 테이블에 따라 리프레쉬 되는 경우를 설명하기 위한 타이밍도이다.
도 14를 참조하면, 도 12의 리프레쉬 시퀀스 테이블(410b)에 재배열된 메모리 셀 그룹들(G0, G1, G2, G1, G3, G1, G2, G1, G0)의 순서대로 메모리 셀 그룹들 각각에 포함되는 메모리 셀 로우들의 어드레스들이 리프레쉬 됨을 알 수 있다. 표준에서 정의된 리프레쉬 주기(tREF) 동안 메모리 셀 그룹들(G0, G1, G2, G1)이 순서대로 리프레쉬되고, 다음 리프레쉬 주기(tREF) 동안 메모리 셀 그룹들(G1, G2, G1, G0)이 리프레쉬된다. 이 때, 메모리 셀 그룹(G1)이 리프레쉬 되는 동안에 추가적인 로우 어드레스(RA60)에 해당하는 메모리 셀 로우가 리프레쉬되고, 메모리 셀 그룹(G2)이 리프레쉬되는 동안에 추가적인 로우 어드레스들(RA20, RA50)에 해당하는 메모리 셀 로우들이 리프레쉬된다. 클럭 신호(CLK)가 클럭 신호(CLK1)으로부터 클럭 신호(CLK800)로 증가하는 동안의 리프레쉬 주기(tREF)의 2주기 동안에 0.5x의 리프레쉬 주기로 리프레쉬 되어야 하는 메모리 셀 그룹(G1)과 추가적인 로우 어드레스(RA60)에 해당하는 메모리 셀 로우는 모두 네번 리프레쉬 되고, 1x의 리프레쉬 주기로 리프레쉬 되어야 하는 메모리 셀 그룹(G1)과 추가적인 로우 어드레스들(RA20, RA50)에 해당하는 메모리 셀 로우들은 두 번 리프레쉬되고, 2x의 리프레쉬 주기로 리프레쉬 되어야 하는 메모리 셀 그룹들(G0, G3)은 각각 한 번씩 리프레쉬 됨을 알 수 있다. 따라서 본 발명의 실시예들에 따른 휘발성 메모리 장치에서는 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 메모리 셀 로우들을 복수의 메모리 셀 그룹들로 그룹화하고, 메모리 셀 그룹들의 데이터 리텐션 특성에 따라서 메모리 셀 그룹들을 재배열하고 재배열된 메모리 셀 그룹들의 순서에 따라 메모리 셀 그룹들을 리프레쉬 할 때 해당하는 메모리 셀 그룹의 리프레쉬 주기를 만족하지 않는 일부의 메모리 셀 로우들을 다른 메모리 셀 그룹들을 리프레쉬하는 동안에 리프레쉬 함으로써 전류 소모를 감소시킬 수 있고, 리프레쉬 오버헤드를 감소시킬 수 있다.
도 15는 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 15를 참조하면, 그룹 테이블(460c)은 복수의 메모리 셀 그룹들(G0~G7)에 포함되는 메모리 셀 로우들의 어드레스들(RA0~RA49, RA50~RA99, RA100~RA149, RA150~RA199, RA200~RA249, RA250~RA299, RA300~RA349, RA350~RA399)들과 복수의 그룹들(G0~G7) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP, 2x, 4x, 0.5x, 1x, 4x, 4x, 4x, 4x) 및 복수의 그룹들 중 일부의 그룹들(G0, G1, G3)에서 해당 메모리 셀 그룹의 최소 리프레쉬 주기를 만족하지 않는 예외적인 메모리 셀 로우들의 어드레스들(RA20, RA50, RA60, RA70)을 그 엔트리로 갖는 복수의 행들을 포함한다. 그룹들(G2, G4~G7)은 예외적인 메모리 셀 로우들의 어드레스들을 엔트리로서 구비하지 않는다. 또한 도 11과 비교하여 보면 도 15에서는 하나의 메모리 셀 그룹의 모두 50개의 메모리 셀 로우들을 포함한다. 도 15에서, 해당 메모리 셀 그룹의 최소 리프레쉬 주기를 만족하지 않는 예외적인 로우 어드레스(RA20)는 2x의 리프레쉬 주기로 리프레쉬되어도 저장된 데이터를 유지할 수 있는 메모리 셀 그룹(G0)에 속하지만, 1x의 리프레쉬 주기로 리프레쉬 되어야 하고, 로우 어드레스들(RA50, RA60)은 4x의 리프레쉬 주기로 리프레쉬되어도 저장된 데이터를 유지할 수 있는 메모리 셀 그룹(G1)에 속하지만, 로우 어드레스(RA50)는 1x의 리프레쉬 주기로 리프레쉬 되어야 하고, 로우 어드레스(RA60)는 2x의 리프레쉬 주기로 리프레쉬되어야 한다. 로우 어드레스(RA70)는 1x의 리프레쉬 주기로 리프레쉬되어도 저장된 데이터를 유지할 수 있는 메모리 셀 그룹(G3)에 속하지만 로우 어드레스(RA70)는 0.5x의 리프레쉬 주기로 리프레쉬 되어야 한다.
도 16은 본 발명의 일 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 16에서는 메모리 셀 로우들이 도 15에서와 같은 데이터 리텐션 특성을 가지고 도 15에서와 같이 그룹화되는 경우에 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 16을 참조하면, 메모리 셀 로우들이 데이터 리텐션 특성에 따라 도 15에서와 같이 그룹화되는 경우에 각 리프레쉬 타이밍(T1~T50, T51~T100, T101~T150, T151~T200, T201~T250)에 따라 메모리 셀 그룹들(G2, G3, G1, G4, G2)로 재배열되고, 리프레쉬 타이밍(T251~T300)에는 추가적인 리프레쉬 어드레스들(RA20, RA50)만을 재배열하고, 리프레쉬 타이밍(T301~T350, T351~T400)에는 해당하는 메모리 셀 그룹이 없고, 리프레쉬 타이밍(T401~T450, T451~T500, T501~T550, T551~T600, T601~T650)에 따라 메모리 셀 그룹들(G2, G3, G7, G0, G2)로 재배열되고, 리프레쉬 타이밍(T651~T700)에는 추가적인 리프레쉬 어드레스들(RA20, RA50)만을 재배열하고, 리프레쉬 타이밍(701~T750, T751~T800)에는 해당하는 메모리 셀 그룹이 없고, 각 리프레쉬 타이밍(T801~T850, T851~T900, T801~T850)에 따라 메모리 셀 그룹들(G2, G3, G6)로 재배열되고, 리프레쉬 타이밍(T951~T1000)에는 해당하는 메모리 셀 그룹이 없고, 리프레쉬 타이밍(T1001~T1050)에는 메모리 셀 그룹(G2)을 재배열하고, 타이밍(T1101~T1150)에는 추가적인 리프레쉬 어드레스들(RA20, RA50)만을 재배열하고, 각 리프레쉬 타이밍(T121~T1250, T1251~T1300, T1301~T1350, T1351~T1400, T1401~T1450)에 따라 메모리 셀 그룹들(G2, G3, G5, G0, G2)로 재배열되고, 리프레쉬 타이밍(T1451~T1450)에는 추가적인 리프레쉬 어드레스들(RA20, RA50)만을 재배열하고, 리프레쉬 타이밍(T1501~T1550, T1551~T1600)에는 해당하는 메모리 셀 그룹이 없다. 또한 메모리 셀 그룹(G2)의 엔트리는 추가적인 로우 어드레스(RA170)를 더 포함하고, 메모리 셀 그룹(G0)의 엔트리는 추가적인 로우 어드레스(RA60)를 더 포함한다. 이렇게 데이터 리텐션 특성에 따라 그룹화된 메모리 셀 그룹들 중 적어도 일부에서 해당하는 메모리 셀 그룹의 데이터 리텐션 특성을 만족하지 않는 적어도 하나의 메모리 셀 로우 어드레스들을 도 12에서와 같이 예외적인 메모리 셀 로우 어드레스로서 리프레쉬 시퀀스 테이블(410b)에 기입하고, 데이터 리텐션 특성이 동일한 메모리 셀 그룹의 리프레쉬 수행시에 함께 리프레쉬를 수행하여 리프레쉬 오버헤드를 감소시킬 수 있다.
이렇게 재배열된 순서와 리프레쉬 타이밍에 따라 각 그룹들에 포함되는 메모리 셀 로우들의 어드레스들을 기초로 리프레쉬 어드레스 시퀀서(500)에서는 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스(REF_ADDR)를 생성함과 동시에 적어도 일부의 메모리 셀 그룹들에 추가된 추가적인 메모리 셀 로우 어드레스에 해당하는 리프레쉬 어드레스도 생성할 수 있다. 도 16에서 각 그룹들에 필요한 리프레쉬 주기들 나타내는 리프레쉬 주기(RP)는 설명의 편의상 포함된 것으로 리프레쉬 시퀀스 테이블(410c)은 리프레쉬 주기(RP)를 나타내는 열을 포함하지 않을 수 있다.
도 12의 리프레쉬 시퀀스 테이블(410b)과 비교하여 보면, 도 12의 리프레쉬 시퀀스 테이블(410b)에서 하나의 메모리 셀 그룹은 100개의 메모리 셀 로우들을 포함하고, 도 16의 리프레쉬 시퀀스 테이블(410c)에서 하나의 메모리 셀 그룹은 50개의 메모리 셀 로우들을 포함하여 도 16의 리프레쉬 시퀀스 테이블(410c)은 모두 8개의 메모리 셀 그룹들(G0~G7)에 대한 리프레쉬 시퀀스를 기술한다. 즉 하나의 메모리 셀 그룹에 포함되는 메모리 셀 로우들의 개수(즉 그룹 사이즈)가 감소하면 메모리 셀 그룹들의 수가 증가하여 리프레쉬 시퀀스 테이블에 저장되어야 하는 데이터의 양이 증가할 수는 있다. 하지만 메모리 셀 그룹들의 수가 증가하면 타이밍(T251~T300)에서와 같이 추가적인 로우 어드레스에 대하여 리프레쉬를 여유있게 수행할 수 있게 되고, 타이밍(T301~T350, T351, T400)에서와 같이 메모리 셀 그룹이 배열되지 않는 시퀀스도 발생하여 전류 소모를 감소시킬 수 있다.
도 12와 도 16의 리프레쉬 시퀀스 테이블들(410b, 410c)에서는 추가적인 리프레쉬 어드레스들(ARA)을 포함하여 이 추가적인 리프레쉬 어드레스들을 엔트리로서 가지는 메모리 셀 그룹의 리프레쉬 수행시에 추가적인 리프레쉬 어드레스에 해당하는 메모리 셀 로우들로 리프레쉬할 수 있다고 하였다. 일반적으로 동시에 다른 메모리 셀 로우의 어드레스들을 리프레쉬하는 것은 가능하지 않다. 하지만, 한번의 리프레쉬 신호(REF)를 수행하는데 주어지는 시간이 충분히 긴 경우(도 14에서 그룹 리프레쉬 주기(tREFG))에는, 한번의 리프레쉬 신호(REF)에 서로 다른 메모리 셀 로우의 어드레스들을 연속적으로 리프레쉬할 수 있다. 또한 추가적인 리프레쉬 어드레스에 해당하는 메모리 셀 로우와 이 추가적인 리프레쉬 어드레스를 엔트리로서 가지는 메모리 셀 그룹의 메모리 셀 로우들이 서로 병렬적으로 리프레쉬 수행가능한 관계를 만족하는 경우이다. 즉 추가적인 리프레쉬 어드레스에 해당하는 메모리 셀 로우와 이 추가적인 리프레쉬 어드레스를 엔트리로서 가지는 메모리 셀 그룹의 메모리 셀 로우들이 비트 라인 감지 증폭기를 공유하지 않으면서 워드라인이 같은 메모리 셀 어레이에 존재하지 않는 경우이다. 메모리 셀 그룹을 구성할 때, 이러한 공간적 조건을 고려할 수 있다. 또한 도 16에서 타이밍(T251~T300)에서와 같이 추가적인 리프레쉬 어드레스에 대하여만 리프레쉬 동작을 수행할 수 있는 경우이다.
도 17은 한번의 리프레쉬 신호에 동시에 리프레쉬를 수행할 수 있는 메모리 셀 로우들의 관계를 나타낸다.
도 17에서 x축은 한번의 리프레쉬 신호에 연속적으로 리프레쉬할 수 있는 횟수를 나타내고, y축은 공간적으로 분리되어 있어 동시에 리프레쉬할 수 있는 메모리 블록의 관계를 나타낸다.
도 17을 참조하면, 시간적 및 공간적인 관계에 의하여 한번의 리프레쉬 신호에 동시에 리프레쉬할 수 있는 메모리 셀 로우들은 리프레쉬 슬롯들(RS[1,1]~RS[j,k])로 나타난다.
데이터 리텐션 특성에 따라 그룹화 되는 메모리 셀 그룹들의 그룹 사이즈를 리프레쉬를 동시에 수행할 수 있는 도 17의 메모리 블록의 사이즈보다 작게 구성할 경우, 추가적인 리프레쉬 어드레스에 해당하는 메모리 셀 로우와 이 추가적인 리프레쉬 어드레스를 엔트리로서 가지는 메모리 셀 그룹의 메모리 셀 로우들이 비트 라인 감지 증폭기를 공유하지 않으면서 워드라인이 같은 메모리 셀 어레이에 존재하지 않는 조건을 만족시키기가 용이하다.
도 17의 표는 도 4의 리프레쉬 시퀀스 버퍼(400)에 추가적으로 저장되거나 리프레쉬 시퀀스 버퍼(400)와는 별도로 도 3의 리프레쉬 어드레스 생성기(300)에 저장될 수 있다.
도 18은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 18을 참조하면, 그룹 테이블(460d)은 복수의 메모리 셀 그룹들(G0~G3)을 각각 나타내는 그룹 인덱스(0~3)와 각각의 그룹에 포함되는 메모리 셀 로우들의 어드레스들(RA1~RA100, RA101~RA200, RA201~RA300, RA301~RA400)들과 복수의 그룹들(G0~G3) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP, 2x, 0.25x, 4x, 0.5x)을 그 엔트리로서 갖는 복수의 행들을 포함한다. 그룹 인덱스(0)가 나타내는 로우 어드레스들(RA0~RA99)에 해당하는 메모리 셀 로우들은 2x의 리프레쉬 주기로 리프레쉬 되어도 저장되는 데이터를 유지할 수 있고, 그룹 인덱스(1)가 나타내는 로우 어드레스들(RA100~RA199)에 해당하는 메모리 셀 로우들은 0.25x의 리프레쉬 주기로 리프레쉬 되어야 저장되는 데이터를 유지할 수 있고, 그룹 인덱스(2)가 나타내는 로우 어드레스들(RA200~RA299)에 해당하는 메모리 셀 로우들은 4x의 리프레쉬 주기로 리프레쉬 되어도 저장되는 데이터를 유지할 수 있고, 그룹 인덱스(3)가 나타내는 로우 어드레스들(RA300~RA399)에 해당하는 메모리 셀 로우들은 0.5x의 리프레쉬 주기로 리프레쉬 되어도 저장되는 데이터를 유지할 수 있다. 도 18에서 각 메모리 셀 그룹의 그룹 사이즈인 100으로 각 메모리 셀 그룹의 시작 어드레스를 나눈 값이 각 메모리 셀 그룹을 지정하는 그룹 인덱스가 될 수 있다. 이러한 식으로 그룹 테이블(460d)이나 리프레쉬 시퀀스 테이블에 저장되는 데이터의 양을 감소시킬 수도 있다.
도 19는 본 발명의 일 실시예에 따른 도 17의 리프레쉬 슬롯 테이블의 구성을 나타낸다.
도 19의 리프레쉬 슬롯 테이블은 메모리 셀 로우들이 도 18과 같은 그룹 테이블로 구성되는 경우에 동시에 리프레쉬 가능한 리프레쉬 슬롯들을 나타낸다.
도 19에서 제1 슬롯(SLOT1)과 제2 슬롯(SLOT2)은 도 18의 그룹 테이블의 구성에서 동시에 리프레쉬 가능한 리프레쉬 슬롯들을 나타내고, 제1 슬롯(SLOT1)과 제2 슬롯(SLOT2)의 각 칼럼들의 엔트리는 도 18의 그룹 인덱스를 나타낸다.
도 18에서 그룹 인덱스(1)가 지정하는 메모리 셀 그룹(G2)의 최소 리프레쉬 주기가 0.5x이어서 가장 짧은 리프레쉬 주기를 가지므로 타이밍(T1~T100)에는 그룹 인덱스(0, 3)에 해당하는 메모리 셀 그룹들을 동시에 리프레쉬하고, 타이밍(T101~T200)에는 그룹 인덱스(1, 0)에 해당하는 메모리 셀 그룹들을 동시에 리프레쉬하고, 타이밍(T201~T300)에는 그룹 인덱스(1, 3)에 해당하는 메모리 셀 그룹들을 동시에 리프레쉬하고, 타이밍(T301~T400)에는, 그룹 인덱스(1)에 해당하는 메모리 셀 그룹만을 리프레쉬할 수 있다. 타이밍들(T401~T1600)에도 앞서 기술한 타이밍들(T1~T400)에서의 동작과 유사한 동작을 수행할 수 있다. 도 19에서는 가장 짧은 리프레쉬 주기(0.25x)를 가지는 그룹 인덱스(1)에 해당하는 메모리 셀 그룹(G1)은 매 타이밍에 리프레쉬되는 것을 알 수 있다. 또한 타이밍들(T301~T400, T701~T800, T1101~T1200, T1301~T1400, T1501~T1600)에는 장 짧은 리프레쉬 주기(0.25x)를 가지는 그룹 인덱스(1)에 해당하는 메모리 셀 그룹(G1)만이 리프레쉬됨을 알 수 있다.
도 20은 도 3의 메모리 셀 어레이들의 데이터 리텐션 특성을 나타낸다.
도 20을 참조하면, 로우 어드레스들(RA100~RA149)에 해당하는 메모리 셀 로우들은 표준에서 정의된 리프레쉬 주기의 0.5x로 리프레쉬되어야 저장된 데이터를 보존할 수 있고, 로우 어드레스들(RA150~RA199)에 해당하는 메모리 셀 로우들(RA170에 해당하는 메모리 셀 로우는 제외)은 표준에서 정의된 리프레쉬 주기(1x)로 리프레쉬되어야 저장된 데이터를 보존할 수 있고, 로우 어드레스들(RA0~RA49)에 해당하는 메모리 셀 로우들(RA20에 해당하는 메모리 셀 로우는 제외)은 표준에서 정의된 리프레쉬 주기의 2x로 리프레쉬 되어도 저장된 데이터를 보존할 수 있고, 로우 어드레스들(RA50~RA99)에 해당하는 메모리 셀 로우들(RA50과 RA60에 해당하는 메모리 셀 로우들은 제외)은 표준에서 정의된 리프레쉬 주기의 4x로 리프레쉬 되어도 데이터를 보존할 수 있고, 로우 어드레스들(RA200~RA249, RA250~RA299, RA300~RA349, RA350~RA399)에 해당하는 메모리 셀 로우들도 표준에서 정의된 리프레쉬 주기의 4x로 리프레쉬 되어도 데이터를 보존할 수 있음을 알 수 있다.
도 21은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 21의 그룹 테이블(460e)은 도 3의 메모리 셀 어레이의 메모리 셀 로우들이 도 20과 같은 데이터 리텐션 특성을 갖는 경우를 나타낸다. 또한 도 21의 그룹 테이블(460e)은 도 3의 메모리 셀 어레이의 메모리 셀 로우들이 모두 8개의 메모리 셀 그룹으로 그룹핑되는 경우를 나타낸다.
도 21을 참조하면, 그룹 테이블(460e)은 복수의 메모리 셀 그룹들(G0~G7)을 각각 나타내는 그룹 인덱스(0~7)와 추가적인 리프레쉬 어드레스만을 포함하는 그룹 인덱스(8)와 각각의 그룹에 포함되는 메모리 셀 로우들의 어드레스들(RA0~RA49, RA50~RA99, RA100~RA149, RA150~RA199, RA200~RA249, RA250~RA299, RA300~RA349, RA350~RA399)들과 복수의 그룹들(G0~G7) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP, 2x, 4x, 0.5x, 1x, 4x, 4x, 4x, 4x) 및 복수의 그룹들 중 일부의 그룹과 함께 리프레쉬 되어야 하는 추가적인 리프레쉬 어드레스들(RA60, RA170, RA20, RA50)을 그 엔트리로서 갖는 복수의 행들을 포함한다. 도 21의 그룹 테이블(46e)에서 그룹 인덱스(8)은 추가적인 리프레쉬 어드레스들(RA20, RA50)만을 그 엔트리로서 저장한다.
도 22는 본 발명의 다른 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 22는 메모리 셀 로우들이 도 20에서와 같은 데이터 리텐션 특성을 가지고 도 21에서와 같이 그룹화되어 그룹 테이블(460e)에 저장되는 경우의 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 22를 참조하면, 메모리 셀 로우들이 데이터 리텐션 특성에 따라 도 21에서와 같이 그룹화되어 그룹 테이블(460e)에 저장되는 경우, 리프레쉬 시퀀스 테이블(410e)에는 리프레쉬 타이밍(T1~T1600)에 따라 그룹 인덱스들이 재배열되어 도 22와 같이 저장될 수 있다. 이 경우에 각 그룹 인덱스는 해당하는 그룹의 메모리 셀 로우들의 어드레스와 추가적인 리프레쉬 어드레스가 존재하는 경우는 추가적인 리프레쉬 어드레스를 지정할 수 있다. 따라서 리프레쉬 시퀀스 테이블이 도 22와 같이 구성되면, 도 13의 리프레쉬 어드레스 시퀀서(500b)는 그룹 정보 노드(GIN)의 내용을 기초로 하여 리프레쉬 로우 어드레스(REF_ADDR)와 추가적인 리프레쉬 로우 어드레스(A_REF_ADDR)를 리프레쉬 타이밍에 따라 출력할 수 있다. 또한 도 21 및 도 22와 같이 그룹 테이블과 리프레쉬 시퀀스 테이블이 구성되는 경우에, 그룹 인덱스 각각이 지정하는 그룹 정보 노드에는 일정하지 않은 추가적인 리프레쉬 어드레스가 포함될 수 있으므로 추가적인 리프레쉬 어드레스는 포인터 어레이로 구성하고, 포인터는 각 그룹 정보 노드에 포함될 수 있는 추가적인 리프레쉬 어드레스를 지정하게 할 수 있다.
도 23은 본 발명의 다른 실시예에 따른 도 5의 그룹 테이블의 구성을 나타낸다.
도 23의 그룹 테이블(460f)은 도 3의 메모리 셀 어레이의 메모리 셀 로우들이 도 20과 같은 데이터 리텐션 특성을 갖는 경우를 나타낸다. 또한 도 22의 그룹 테이블(460f)은 도 3의 메모리 셀 어레이의 메모리 셀 로우들이 모두 8개의 메모리 셀 그룹으로 그룹핑되는 경우를 나타낸다.
도 23을 참조하면, 그룹 테이블(460f)은 복수의 메모리 셀 그룹들(G0~G7)을 각각 나타내는 그룹 인덱스(0~7)와 추가적인 리프레쉬 어드레스만을 포함하는 그룹 인덱스(8)와 각각의 그룹에 포함되는 메모리 셀 로우들의 어드레스들(RA0~RA49, RA50~RA99, RA100~RA149, RA150~RA199, RA200~RA249, RA250~RA299, RA300~RA349, RA350~RA399)들과 복수의 그룹들 중 일부의 그룹과 함께 리프레쉬 되어야 하는 추가적인 리프레쉬 어드레스들(RA60, RA170, RA20, RA50)과 각 그룹의 리프레쉬 여부를 결정하는 동적 리프레쉬 플래그(DRF)를 그 엔트리로서 갖는 복수의 행들을 포함한다. 도 23의 그룹 테이블(460f)에서 그룹 인덱스(8)는 추가적인 리프레쉬 어드레스들(RA20, RA50)만을 그 엔트리로서 저장한다. 또한 도 23의 그룹 테이블(460f)에서는 도 21의 그룹 테이블(460e)에 나타난 복수의 그룹들(G0~G7) 각각이 필요로 하는 최소 리프레쉬 주기들(MRRP, 2x, 4x, 0.5x, 1x, 4x, 4x, 4x, 4x)은 표시하지 않았다. 도 23의 그룹 테이블(46f)의 각 엔트리에는 동적 리프레쉬 플래그(DRF)가 포함되어 있는데 동적 리프레쉬 플래그(DRF)의 논리 레벨에 따라서 해당하는 메모리 셀 그룹의 리프레쉬 여부가 결정될 수 있다. 도 23의 그룹 테이블(460f)에서는 그룹 인덱스(0, 3, 7)에 해당하는 메모리 셀 그룹들은 휘발성 메모리 장치에서 일시적으로 사용되지 않는 어드레스 영역으로 가정한다.
도 24는 본 발명의 다른 실시예에 따른 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 24는 메모리 셀 로우들이 도 20에서와 같은 데이터 리텐션 특성을 가지고 도 23에서와 같이 그룹화되어 그룹 테이블(460F)에 저장되는 경우의 도 5의 리프레쉬 시퀀스 테이블의 구성을 나타낸다.
도 24를 참조하면, 동적 리프레쉬 플래그(DRF)가 논리 로우 레벨인 그룹 인덱스들(0, 3, 7)에 해당하는 메모리 셀 그룹들에 대하여는 리프레쉬가 생략(SKIP)되는 것을 알 수 있다. 하지만, 동적 리프레쉬 플래그(DRF)가 논리 로우 레벨인 그룹 인덱스들(0, 3, 7)에 해당하는 메모리 셀 그룹들에 대하여는 리프레쉬가 생략되어도 추가적인 리프레쉬 어드레스(RA60)에 대한 리프레쉬는 수행됨을 알 수 있다. 도 24의 리프레쉬 시퀀스 테이블(410f)의 구성은 도 22의 리프레쉬 시퀀스 테이블(410e)의 구성과 실질적으로 유사하므로 반복되는 설명은 생략한다.
도 25 및 도 26은 본 발명의 실시예들에 따른 도 5의 리프레쉬 시퀀스 테이블들이다.
도 25 및 도 26의 리프레쉬 시퀀스 테이블은 동적 리프레쉬 플래그(DRF)에 의하여 특정 메모리 셀 그룹의 리프레쉬 주기를 변경할 수 있음을 설명하기 위한 도면들이다.
도 25 및 도 26의 리프레쉬 시퀀스 테이블은 도 22의 리프레쉬 시퀀스 테이블(410f)의 각 엔트리에 동적 리프레쉬 플래그(RDF)를 추가한 것이므로 상세한 설명은 생략한다.
도 25 및 도 26을 참조하면, 타이밍들(T201~T250, T601~T650, T1001~T1050, T1401~T1450)에서 그룹 인덱스(2)의 동적 리프레쉬 플래그(DRF)가 도 25에서는 논리 하이 레벨('1') 이었다가 도 26에서는 논리 로우 레벨('0')로 바뀌었음을 알 수 있다. 이렇게 타이밍들(T201~T250, T601~T650, T1001~T1050, T1401~T1450)에서 그룹 인덱스(2)의 동적 리프레쉬 플래그(DRF)를 변경함으로써 그룹 인덱스(2)에 해당하는 메모리 셀 그룹(G2)의 리프레쉬 주기가 0.5x에서 1x로 변경될 수 있다.
도 27은 본 발명의 다른 실시예에 따른 도 2의 휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 27을 참조하면, 휘발성 메모리 장치(200b)는 제어 로직(210), 어드레스 레지스터(220), 뱅크 제어 로직(230), 로우 어드레스 멀티플렉서(240), 컬럼 어드레스 래치(250), 로우 디코더, 컬럼 디코더, 메모리 셀 어레이, 센스 앰프부, 입출력 게이팅 회로(290), 데이터 입출력 버퍼(295), 온도 센서(297) 및 리프레쉬 어드레스 생성기(300a)를 포함할 수 있다.
상기 메모리 셀 어레이는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)을 포함할 수 있다. 또한, 상기 로우 디코더는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)을 포함하고, 상기 컬럼 디코더는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)을 포함하며, 상기 센스 앰프부는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 센스 앰프들(285a, 285b, 285c, 285d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d), 제1 내지 제4 뱅크 센스 앰프들(285a, 285b, 285c, 285d), 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 및 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)은 제1 내지 제4 뱅크들을 각각 구성할 수 있다. 도 3에는 4개의 뱅크들을 포함하는 휘발성 메모리 장치(200b)의 예가 도시되어 있으나, 실시예에 따라, 휘발성 메모리 장치(200b)는 임의의 수의 뱅크들을 포함할 수 있다.
또한, 실시예에 따라, 휘발성 메모리 장치(200b)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)이거나, 리프레쉬 동작이 필요한 임의의 메모리 장치일 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(100)로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터(220)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하며, 수신된 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치(250)에 제공할 수 있다.
뱅크 제어 로직(230)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 어드레스 생성기(300a)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 리프레쉬 신호(REF)에 따라 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스는 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)에 각각 인가될 수 있다.
제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 어드레스 래치(250)는 어드레스 레지스터(220)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 또한, 컬럼 어드레스 래치(250)는, 버스트 모드에서, 수신된 컬럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 컬럼 어드레스 래치(250)는 일시적으로 저장된 또는 점진적으로 증가된 컬럼 어드레스(COL_ADDR)를 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)에 각각 인가할 수 있다.
제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 컬럼 디코더는 입출력 게이팅 회로(290)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d) 중 하나의 뱅크 어레이에서 독출될 데이터(DQ)는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터(DQ)는 데이터 입출력 버퍼(295)를 통하여 상기 메모리 컨트롤러에 제공될 수 있다. 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d) 중 하나의 뱅크 어레이에 기입될 데이터(DQ)는 상기 메모리 컨트롤러로부터 데이터 입출력 버퍼(295)에 제공될 수 있다. 데이터 입출력 버퍼(295)에 제공된 데이터(DQ)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다.
제어 로직(210)은 메모리 장치(200a)의 동작을 제어할 수 있다. 예를 들어, 제어 로직(210)은 메모리 장치(200a)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직(210a)은 상기 메모리 컨트롤러로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(211) 및 메모리 장치(200)의 동작 모드를 설정하기 위한 모드 레지스터(212)를 포함할 수 있다. 예를 들어, 커맨드 디코더(211)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 상기 제어 신호들을 생성할 수 있다. 또한, 제어 로직(210)은 동기 방식으로 메모리 장치(200)를 구동하기 위한 클록 신호(CLK) 및 클록 인에이블 신호(/CKE)를 더 수신할 수 있다.
또한, 제어 로직(210)은 리프레쉬 어드레스 생성기(300a)가 리프레쉬를 위한 리프레쉬 로우 어드레스(REF_ADDR)를 생성하도록 리프레쉬 어드레스 생성기(300a)를 제어할 수 있다.
온도 센서(297)는 휘발성 메모리 장치(200b)의 동작 온도를 감지하여 휘발성 메모리 장치(200b)의 동작 온도에 따른 동작 모드 신호(OMS)를 리프레쉬 어드레스 생성기(300a)에 제공한다.
리프레쉬 어드레스 생성기(300a)는 동작 모드 신호(OMS)에 응답하여 휘발성 메모리 장치(200b)의 동작 온도에 따라 미리 저장된 리프레쉬 프로파일링에 따른 리프레쉬 로우 어드레스(REF_ADDR)를 생성하여 로우 어드레스 멀티플렉서(240)에 제공할 수 있다. 즉 도 27의 휘발성 메모리 장치(200b)는 동작 온도에 따라 서로 다른 리프레쉬 시퀀스에 따라 리프레쉬 로우 어드레스를 생성할 수 있다.
도 28은 본 발명의 일 실시예에 따른 도 27의 리프레쉬 어드레스 생성기를 나타내는 블록도이다.
도 28을 참조하면, 리프레쉬 어드레스 생성기(300a)는 리프레쉬 프로파일링 저장부(305), 리프레쉬 시퀀스 버퍼(400a) 및 리프레쉬 어드레스 시퀀서(500a)를 포함하여 구성될 수 있다.
리프레쉬 프로파일 저장부(305)는 복수의 리프레쉬 프로파일 테이블들(305a, 305b, 305c, 305d)을 포함한다. 복수의 리프레쉬 프로파일 테이블들(305a, 305b, 305c, 305d) 각각은 휘발성 메모리 장치(200b)의 동작 온도에 따라 작성된 도 5의 리프레쉬 시퀀스 테이블(410)과 그룹 테이블(460)을 포함할 수 있다. 리프레쉬 프로파일 테이블들(305a, 305b, 305c, 305d) 각각에 포함되는 리프레쉬 시퀀스 테이블과 그룹 테이블에는 휘발성 메모리 장치(200b)의 생산 과정 중의 테스트시에 동작 온도에 따른 데이터 리텐션 특성에 따라 작성된 리프레쉬 시퀀스와 그룹화 정보가 각각 포함되어 있다. 리프레쉬 프로파일 저장부(305)는 온도 센서(297)로부터 제공되는 동작 모드 신호(OMS)에 응답하여 리프레쉬 프로파일 테이블들(305a, 305b, 305c, 305d) 중 현재 동작 온도에 상응하는 리프레쉬 프로파일 테이블의 내용(REF_PROE)을 리프레쉬 시퀀스 버퍼(400a)에 로딩한다. 리프레쉬 어드레스 시퀀서(500a)는 리프레쉬 시퀀스 버퍼(400a)에 저장된 내용을 참조하여 현재 동작 온도에 상응하는 리프레쉬 시퀀스에 따라 리프레쉬 로우 어드레스(REF_ADDR)을 출력할 수 있다.
실시예에 따라, 리프레쉬 프로파일 저장부(305)는 리프레쉬가 필요없는 정적 메모리 장치(static memory device)로 구성될 수 있다. 실시예에 따라 리프레쉬 프로파일 저장부(305)는 동적 메모리 장치(예를 들어, DRAM)로 구성될 수 있다. 리프레쉬 프로파일 저장부(305)가 동적 메모리 장치로 구성되는 경우에는, 휘발성 메모리 장치(200b)는 리프레쉬 프로파일 저장부(305)에 저장될 내용을 저장하는 비휘발성 메모리 장치를 더 포함할 수 있고, 휘발성 메모리 장치(200b)의 파워-업 시퀀스 동안에 상기 비휘발성 메모리 장치로부터 상기 리프레쉬 프로파일 저장부(305)에 저장될 내용이 로드될 수 있다. 실시예에 따라 리프레쉬 프로파일 저장부(305)는 플래시 메모리 장치와 같은 비휘발성 메모리 장치로 구성될 수 있다.
도 29는 본 발명의 일 실시예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 나타내는 흐름도이다.
도 29를 참조하면, 휘발성 메모리 장치의 리프레쉬 방법에서는 메모리 셀 어레이에 포함되는 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 메모리 셀 로우들을 복수의 메모리 셀 그룹들로 그룹화한다(S610). 각 그룹들에 포함되는 메모리 셀 로우들은 실질적으로 동일한 데이터 리텐션 특성을 가질 수 있다. 상기 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 상기 메모리 셀 그룹들을 재배열하여 리프레쉬 시퀀스를 생성한다(S620). 재배열된 메모리 셀 그룹들은 도 5의 리프레쉬 시퀀스 테이블(410)에 저장될 수 있다. 상기 생성된 리프레쉬 시퀀스에 따라 각 메모리 셀 그룹들에 포함되는 메모리 셀 로우들의 리프레쉬 로우 어드레스를 생성한다(S630).
리프레쉬 시퀀스 버퍼(400)에 설정된 리프레쉬 시퀀스는 휘발성 메모리 장치(200a)의 동작 상황에 따라 갱신하여야 하는 경우가 발생할 수 있다. 이 때에는 리프레쉬 시퀀스 버퍼(400)에 저장된 내용을 갱신하는 도중에 이전의 리프레쉬 시퀀스와 새로운 시퀀스 사이의 전환시에 최소 리프레쉬 주기를 보장받지 못하는 메모리 영역이 발생할 수 있으므로 주의하여야 한다.
도 30은 본 발명의 일 실시예에 따라 리프레쉬 시퀀스 테이블에 기입된 리프레쉬 시퀀스를 갱신하는 방법을 나타내는 흐름도이다.
도 30을 참조하면, 리프레쉬 시퀀스 테이블(410)에 기입된 리프레쉬 시퀀스를 갱신하기 위하여 리프레쉬 시퀀스 테이블(410)에서 현재 리프레쉬 시퀀스를 나타내는 포인터를 업데이트하면 되므로, 리프레쉬 시퀀스 테이블(410)에서 새로운 리프레쉬 시퀀스를 준비한다(S710). 이러한 새로운 리프레쉬 시퀀스의 준비는 복수의 시퀀스 테이블 세트에서 현재 리프레쉬 시퀀스를 가리키는 포인터을 업데이트하여 수행될 수 있다. 한번의 리프레쉬 시퀀스가 완료되는 동안에는 현재 리프레쉬 시퀀스와 새로운 리프레쉬 시퀀스에 따라서 리프레쉬를 수행한다(S720). 리프레쉬 시퀀스 테이블(410)에 준비된 새로운 리프레쉬 시퀀스에 따라서 메모리 셀 로우들의 리프레쉬를 수행한다(S730).
도 31은 본 발명의 실시예에 따른 휘발성 메모리 장치를 테스트하는 방법을 나타내는 흐름도이다.
도 31을 참조하면, 휘발성 메모리 장치를 테스트하기 위하여 메모리 셀들의 데이터 리텐션 특성을 테스트하기 위하여 제n 번째 리프레쉬 레이트(n은 1이상의 자연수)를 설정한다(S810). 설정된 제n 번째 리프레쉬 레이트에 따라서 메모리 셀들에 대한 리프레쉬 아이템을 테스트한다(S820). 다른 리프레쉬 레이트가 존재하는지를 판단한다(S830). 다른 리프레쉬 레이트가 존재하면(S830에서 YES), 리프레쉬 아이템 테스트를 더 진행하여야 하므로 n을 증가시키고 단계(S810)로 복귀한다. 다른 리프레쉬 레이트가 존재하지 않으면(S830에서 NO), 리프레쉬 시퀀스를 픽스한다(S840). 리프레쉬 시퀀스가 픽스되면 메모리 셀들에 대한 풀-아이템에 대하여 테스트를 진행하고, 테스트 결과에 따라서 페일 비트를 저장한다(S850). 저장된 페일 비트에 기초하여 메모리 셀들에 대한 리페어를 수행한다(S760). 도 31과 같이 휘발성 메모리 장치에 대하여 테스트를 진행하면 리프레쉬로 구제 가능한 페일 비트 이외의 페일 비트들에 대하여 리페어가 가능하다. 종래의 테스트에서는 메모리 셀들의 다양한 데이터 리텐션 특성을 반영하기 위하여 테스트시에 리프레쉬 레이트를 가변해가면서 테스트를 수행하여 테스트 스텝이 증가하였다. 또한 종래의 테스트에서는 리프레쉬에 기인한 페일 비트의 구제 수단과 리프레쉬 이외의 페일 비트에 구제 수단이 다르기 때문에 페일 비트의 원인을 구별하여야 하였다. 하지만 본 발명의 실시예에 따른 테스트 방법에서는 테스트 커버리지를 만족하면서도 테스트 타임의 증가를 최소화할 수 있다.
도 3 내지 도 31을 참조하여 설명된 본 발명의 실시예에 따른 휘발성 메모리 장치와 휘발성 메모리 장치의 리프레쉬 방법에서와 같은 리프레쉬 데이터 구조를 사용하면 다음과 같은 이점이 있다.
리프레쉬 시퀀스는 소프트웨어적인 방법에 의하여 리프레쉬 시퀀스 버퍼(400)의 리프레쉬 시퀀스 테이블(410)에 기입된다. 리프레쉬 어드레스 생성기(500)와 같은 하드웨어는 리프레쉬 시퀀스 테이블(410)에 기입된 리프레쉬 시퀀스에 따라서 순차적으로 리프레쉬를 수행하면 되므로 하드웨어의 구현이 간단하다.
이러한 리프레쉬 데이터 구조는 시스템과 휘발성 메모리 장치 사이에서 쉽게 공유될 수 있다. 휘발성 메모리 장치의 생산시에 테스트를 수행한 후에 설정된 리프레쉬 시퀀스를 리프레쉬 시퀀스 버퍼(400)에 기입해두면, 메모리 컨트롤러가 리프레쉬 시퀀스 버퍼(400)를 액세스하여 휘발성 메모리 장치의 메모리 셀 로우들의 리프레쉬 특성을 파악할 수 있으며, 휘발성 메모리 장치가 출하된 후에도 리프레쉬 시퀀스 버퍼(400)의 내용을 갱신하여 휘발성 메모리 장치의 리프레쉬 특성을 변경할 수 있다. 따라서 휘발성 메모리 장치가 출하된 후에도 VRT(variable retention time)에 의한 불량을 최소화 할 수 있고, 최적화된 리프레쉬를 수행할 수 있으므로 전류 소모를 최소화할 수 있다.
도 32는 본 발명의 실시예들에 따른 휘발성 메모리 장치를 포함하는 메모리 모듈을 나타내는 도면이다.
도 32를 참조하면, 메모리 모듈(800)은 복수의 휘발성 메모리 장치들(200a)을 포함할 수 있다. 실시예에 따라, 메모리 모듈(800)은 UDIMM(Unbuffered Dual In-line Memory Module), RDIMM(Registered Dual In-line Memory Module), FBDIMM(Fully Buffered Dual In-line Memory Module), LRDIMM(Load Reduced Dual In-line Memory Module) 또는 다른 메모리 모듈일 수 있다.
메모리 모듈(800)은 메모리 컨트롤러로부터 복수의 신호선들을 통하여 커맨드, 어드레스, 및 데이터를 수신하고, 상기 커맨드, 어드레스, 및 데이터를 버퍼링하여 휘발성 메모리 장치들(200a)에 제공하는 버퍼(810)를 더 포함할 수 있다.
버퍼(810)와 휘발성 메모리 장치들(200a) 사이의 데이터 전송선들은 포인트-투-포인트 방식으로 연결될 수 있다. 또한, 버퍼(810)와 휘발성 메모리 장치들(200a) 사이의 커맨드/어드레스 전송선들은 멀티-드롭 방식, 데이지-체인 방식, 또는 플라이-바이 데이지-체인 방식으로 연결될 수 있다. 버퍼(810)가 상기 커맨드, 어드레스, 및 데이터를 모두 버퍼링하므로, 메모리 컨트롤러는 버퍼(810)의 로드만을 구동함으로써 메모리 모듈(800)과 인터페이스 할 수 있다. 이에 따라, 메모리 모듈(800)은 보다 많은 수의 메모리 장치들 및 메모리 랭크들을 포함할 수 있고, 메모리 시스템은 보다 많은 수의 메모리 모듈들을 포함할 수 있다.
휘발성 메모리 장치들(200a) 각각은 도 4와 같은 리프레쉬 시퀀스 버퍼(400)와 리프레쉬 어드레스 시퀀서(500)로 구성되는 도 3과 같은 리프레쉬 어드레스 생성기(300)를 각각 포함하여 각각의 리프레쉬 시퀀스 버퍼에 기입되는 리프레쉬 시퀀스에 따라 리프레쉬 동작을 개별적으로 수행할 수 있다.
도 33은 본 발명의 실시예들에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 33을 참조하면, 모바일 시스템(900)은 어플리케이션 프로세서(910), 통신(Connectivity)부(920), 사용자 인퍼페이스(930), 비휘발성 메모리 장치(940), 휘발성 메모리 장치(950), 및 파워 서플라이(960)를 포함한다. 실시예에 따라, 모바일 시스템(900)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(910)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(910)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(910)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(910)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(920)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(920)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(1420)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
휘발성 메모리 장치(950)는 어플리케이션 프로세서(910)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 예를 들어, 휘발성 메모리 장치(950)는 DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 동적 랜덤 액세스 메모리이거나, 리프레쉬 동작이 필요한 임의의 휘발성 메모리 장치일 수 있다. 휘발성 메모리 장치(950)는 어플리케이션 프로세서(910)로부터의 리프레쉬 신호(REF)에 응답하여 휘발성 메모리 장치(950)의 메모리 셀 로우들에 대한 리프레쉬 동작을 수행한다. 휘발성 메모리 장치(950)는 도 4와 같은 리프레쉬 시퀀스 버퍼(400)와 리프레쉬 어드레스 시퀀서(500)로 구성되는 도 3과 같은 리프레쉬 어드레스 생성기(300)를 포함하여 리프레쉬 시퀀스 버퍼에 기입되는 리프레쉬 시퀀스에 따라 리프레쉬 동작을 수행할 수 있다.
비휘발성 메모리 장치(940)는 모바일 시스템(900)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(950)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(930)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(960)는 모바일 시스템(900)의 동작 전압을 공급할 수 있다. 또한, 실시예에 따라, 모바일 시스템(900)은 카메라 이미지 프로세서(Camera Image Processor; CIS)를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(900) 또는 모바일 시스템(900)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 34는 본 발명의 실시예들에 따른 휘발성 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 34를 참조하면, 컴퓨팅 시스템(1100)은 프로세서(1110), 입출력 허브(1120), 입출력 컨트롤러 허브(1130), 적어도 하나의 메모리 모듈(1140) 및 그래픽 카드(1150)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(1100)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1110)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(1110)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1510)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 40에는 하나의 프로세서(1110)를 포함하는 컴퓨팅 시스템(1100)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1100)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(1110)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(1110)는 메모리 모듈(1140)의 동작을 제어하는 메모리 컨트롤러(1111)를 포함할 수 있다. 프로세서(1110)에 포함된 메모리 컨트롤러(1111)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(1111)와 메모리 모듈(1140) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(1140)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(1111)는 입출력 허브(1120) 내에 위치할 수 있다. 메모리 컨트롤러(1111)를 포함하는 입출력 허브(1120)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(1140)은 메모리 컨트롤러(1111)로부터 제공된 데이터를 저장하는 복수의 휘발성 메모리 장치들을 포함할 수 있다. 상기 휘발성 메모리 장치들은 메모리 컨트롤러(1111)로부터 제공된 리프레쉬 신호(REF)에 응답하여 오토 리프레쉬 동작을 수행하거나, 셀프 리프레쉬 진입 커맨드에 응답하여 셀프 리프레쉬 동작을 수행할 수 있다. 상기 휘발성 메모리 장치들은 도 4와 같은 리프레쉬 시퀀스 버퍼(400)와 리프레쉬 어드레스 시퀀서(500)로 구성되는 도 3과 같은 리프레쉬 어드레스 생성기(300)를 각각 포함하여 각각의 리프레쉬 시퀀스 버퍼에 기입되는 리프레쉬 시퀀스에 따라 리프레쉬 동작을 개별적으로 수행할 수 있다.
입출력 허브(1120)는 그래픽 카드(1150)와 같은 장치들과 프로세서(1110) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(1120)는 다양한 방식의 인터페이스를 통하여 프로세서(1110)에 연결될 수 있다. 예를 들어, 입출력 허브(1120)와 프로세서(1110)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 도 40에는 하나의 입출력 허브(1120)를 포함하는 컴퓨팅 시스템(1100)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1100)은 복수의 입출력 허브들을 포함할 수 있다.
입출력 허브(1120)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(1120)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(1150)는 AGP 또는 PCIe를 통하여 입출력 허브(1120)와 연결될 수 있다. 그래픽 카드(1150)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(1150)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(1120)는, 입출력 허브(1120)의 외부에 위치한 그래픽 카드(1150)와 함께, 또는 그래픽 카드(1150) 대신에 입출력 허브(1120)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(1120)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(1120)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(1130)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(1130)는 내부 버스를 통하여 입출력 허브(1120)와 연결될 수 있다. 예를 들어, 입출력 허브(1120)와 입출력 컨트롤러 허브(1130)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(1130)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(1130)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(1110), 입출력 허브(1120) 및 입출력 컨트롤러 허브(1130)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(1110), 입출력 허브(1120) 또는 입출력 컨트롤러 허브(1130) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명에 실시예들에 따르면, 메모리 셀 로우들을 데이터 리텐션 특성에 따라 복수의 메모리 셀 그룹들로 그룹화하고 복수의 메모리 셀 그룹들을 데이터 리텐션 특성에 따라 재배열하여 리프레쉬 시퀀스를 구성하여 이에 따라 리프레쉬를 수행함으로써 최적화된 리프레쉬를 수행할 수 있고, 전류 소모를 감소시킬 수 있고, 리프레쉬 오버헤드를 감소시킬 수 있다.
본 발명은 리프레쉬가 필요한 휘발성 메모리 장치들을 사용하는 시스템에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 캠코더(Camcoder), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 스마트 카드(Smart Card), 프린터(Printer) 등에 유용하게 이용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다. 상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 복수의 메모리 셀 그룹들이 각 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열되어 저장되고, 상기 복수의 메모리 셀 그룹들 중 적어도 하나는 표준에서 정의된 리프레쉬 주기를 가지는 메모리 셀들을 구비하는 메모리 셀 로우를 포함하는 리프레쉬 시퀀스 버퍼; 및
    리프레쉬 신호에 응답하여 상기 리프레쉬 시퀀스 버퍼를 참조하여 상기 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성하는 리프레쉬 어드레스 시퀀서를 포함하고,
    상기 복수의 메모리 셀 그룹들은 서로 다른 데이터 리텐션 특성을 가지는 적어도 제1 메모리 셀 그룹 및 제2 메모리 셀 그룹을 포함하고,
    상기 리프레쉬 시퀀스 버퍼는 상기 제1 메모리 셀 그룹과 상기 제2 메모리 셀 그룹에 대하여 서로 다른 수의 엔트리들을 저장하고,
    상기 리프레쉬 어드레스 시퀀서는 상기 리프레쉬 신호 및 상기 제1 메모리 셀 그룹과 상기 제2 메모리 셀 그룹의 서로 다른 엔트리들에 응답하여 상기 제1 메모리 셀 그룹의 메모리 셀 로우들과 상기 제2 메모리 셀 그룹의 메모리 셀 로우들에 대하여 각각 다른 비율로 리프레쉬 로우 어드레스들을 생성하는 리프레쉬 어드레스 생성기.
  2. 제1항에 있어서, 상기 리프레쉬 시퀀스 버퍼는
    복수의 행들로 구성되는 리프레쉬 시퀀스 테이블을 포함하고, 상기 복수의 행들 각각은 상기 재배열된 메모리 셀 그룹들 각각에 포함되는 리프레쉬 어드레스들과 리프레쉬 타이밍을 저장하는 리프레쉬 시퀀스 노드를 구비하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  3. 제2항에 있어서, 상기 재배열된 메모리 셀 그룹들 각각의 리프레쉬 어드레스들은 각 메모리 셀 그룹의 시작 어드레스와 종료 어드레스에 의하여 지정되거나 각 메모리 셀 그룹을 대표하는 어드레스로 지정되는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  4. 제2항에 있어서, 상기 리프레쉬 어드레스 시퀀서는
    상기 리프레쉬 신호에 응답하여 동작하고, 상기 리프레쉬 시퀀스 노드에 저장된 상기 리프레쉬 어드레스들과 상기 리프레쉬 타이밍에 기초하여 각 메모리 셀 그룹을 나타내는 대표(representive) 리프레쉬 어드레스와 클럭 신호를 제공하는 제어부; 및
    상기 대표 리프레쉬 어드레스와 상기 클럭 신호에 응답하여 상기 재배열된 메모리 셀 그룹들 각각의 리프레쉬 어드레스들을 상기 리프레쉬 타이밍에 따라 상기 리프레쉬 로우 어드레스로 출력하는 리프레쉬 어드레스 출력부를 포함하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  5. 제2항에 있어서, 상기 리프레쉬 시퀀스 노드들 중 적어도 하나는 적어도 하나의 다른 메모리 셀 그룹에 속하는 적어도 하나의 메모리 셀 로우를 지정하는 추가적인 리프레쉬 어드레스를 더 저장하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  6. 제5항에 있어서, 상기 추가적인 리프레쉬 어드레스에 해당하는 메모리 셀 로우는 원래 그룹의 데이터 리텐션 특성과는 다른 데이터 리텐션 특성을 갖는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  7. 제5항에 있어서, 상기 추가적인 리프레쉬 어드레스는 불룸 필터를 이용하여 상기 리프레쉬 시퀀스 노드들 중 상기 적어도 하나에 저장되는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  8. 제5항에 있어서, 상기 리프레쉬 어드레스 시퀀서는
    상기 리프레쉬 신호에 응답하여 동작하고, 상기 리프레쉬 시퀀스 노드에 저장된 상기 리프레쉬 어드레스들과 상기 리프레쉬 타이밍에 기초하여 각 메모리 셀 그룹을 나타내는 대표(representive) 리프레쉬 어드레스와 클럭 신호를 제공하는 제어부;
    상기 대표 리프레쉬 어드레스와 상기 클럭 신호에 응답하여 상기 재배열된 메모리 셀 그룹들 각각의 리프레쉬 어드레스들을 상기 리프레쉬 타이밍에 따라 상기 리프레쉬 로우 어드레스로 출력하는 리프레쉬 어드레스 출력부; 및
    상기 추가적인 리프레쉬 어드레스를 저장하고 상기 제어부의 제어에 따라 추가적인 리프레쉬 로우 어드레스로 출력하는 버퍼를 포함하고,
    상기 추가적인 리프레쉬 어드레스는 상기 추가적인 리프레쉬 어드레스가 저장되는 리프레쉬 시퀀스 노드의 리프레쉬 어드레스들이 출력되는 동안에 출력되는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  9. 제1항에 있어서, 상기 리프레쉬 시퀀스 버퍼는
    복수의 제1 행들로 구성되는 그룹 테이블; 및
    복수의 제2 행들로 구성되는 리프레쉬 시퀀스 테이블을 포함하고,
    상기 그룹 테이블의 상기 복수의 제1 행들 각각은 상기 메모리 셀 그룹들 각각에 포함되는 리프레쉬 어드레스들을 저장하는 그룹 노드와 상기 그룹 노드들 각각을 나타내는 그룹 인덱스를 포함하고,
    상기 리프레쉬 시퀀스 테이블의 상기 복수의 제2 행들 각각은 상기 그룹 인덱스 각각과 상기 그룹 인덱스 각각에 대한 타이밍 정보를 저장하는 리프레쉬 시퀀스 노드를 포함하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  10. 제9항에 있어서, 상기 그룹 노드들 중 적어도 하나는 적어도 하나의 다른 메모리 셀 그룹에 속하는 적어도 하나의 메모리 셀 로우를 지정하는 추가적인 리프레쉬 어드레스를 더 저장하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  11. 제10항에 있어서, 상기 그룹 노드들 각각은 상기 복수의 그룹들 각각에 대한 리프레쉬 수행 여부를 나타내는 동적 리프레쉬 플래그를 더 저장하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  12. 제11항에 있어서, 상기 리프레쉬 어드레스 시퀀서는 상기 동적 리프레쉬 플래그의 논리 레벨에 기초하여 해당하는 메모리 셀 그룹의 리프레쉬 수행 여부를 선택적으로 결정하고,
    상기 리프레쉬 어드레스 시퀀서는 상기 추가적인 리프레쉬 어드레스에 대한 리프레쉬는 상기 동적 리프레쉬 플래그와 관계없이 수행하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  13. 제9항에 있어서, 상기 리프레쉬 시퀀스 노드들 각각은 상기 복수의 그룹들 각각에 대한 리프레쉬 수행 여부를 나타내는 동적 리프레쉬 플래그를 더 저장하고 상기 리프레쉬 어드레스 시퀀서는 상기 동적 리프레쉬 플래그에 기초하여 상기 메모리 셀 그룹들 중 적어도 하나의 리프레쉬 주기를 동적으로 변경하는 것을 특징으로 하는 리프레쉬 어드레스 생성기.
  14. 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이;
    상기 복수의 메모리 셀 로우들의 데이터 리텐션 특성에 기초하여 그룹화된 복수의 메모리 셀 그룹들이 각 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성하는 리프레쉬 어드레스 생성기; 및
    상기 리프레쉬 로우 어드레스 및 외부에서 제공되는 로우 어드레스를 선택하여 로우 디코더에 제공하는 어드레스 멀티플렉서를 포함하고,
    상기 리프레쉬 어드레스 생성기는
    상기 복수의 메모리 셀 그룹들이 각 메모리 셀 그룹들의 데이터 리텐션 특성에 따라 재배열되어 저장되고, 상기 복수의 메모리 셀 그룹들 중 적어도 하나는 표준에서 정의된 리프레쉬 주기를 가지는 메모리 셀들을 구비하는 메모리 셀 로우를 포함하는 리프레쉬 시퀀스 버퍼; 및
    리프레쉬 신호에 응답하여 상기 리프레쉬 시퀀스 버퍼를 참조하여 상기 재배열된 메모리 셀 그룹들의 순서대로 리프레쉬 로우 어드레스를 생성하는 리프레쉬 어드레스 시퀀서를 포함하고,
    상기 복수의 메모리 셀 그룹들은 서로 다른 데이터 리텐션 특성을 가지는 적어도 제1 메모리 셀 그룹 및 제2 메모리 셀 그룹을 포함하고,
    상기 리프레쉬 시퀀스 버퍼는 상기 제1 메모리 셀 그룹과 상기 제2 메모리 셀 그룹에 대하여 서로 다른 수의 엔트리들을 저장하고,
    상기 리프레쉬 어드레스 시퀀서는 상기 리프레쉬 신호 및 상기 제1 메모리 셀 그룹과 상기 제2 메모리 셀 그룹의 서로 다른 엔트리들에 응답하여 상기 제1 메모리 셀 그룹의 메모리 셀 로우들과 상기 제2 메모리 셀 그룹의 메모리 셀 로우들에 대하여 각각 다른 비율로 리프레쉬 로우 어드레스들을 생성하는 휘발성 메모리 장치.
  15. 삭제
  16. 제14항에 있어서, 상기 리프레쉬 시퀀스 버퍼는 정적 메모리 장치를 사용하여 구현되는 것을 특징으로 하는 휘발성 메모리 장치.
  17. 제14항에 있어서, 상기 리프레쉬 시퀀스 버퍼는 휘발성 메모리 장치를 사용하여 구현되고, 상기 휘발성 메모리 장치의 파워-업 시퀀스 동안에 비휘발성 메모리 장치로부터 상기 리프레쉬 시퀀스 버퍼로 상기 리프레쉬 시퀀스 버퍼에 저장되는 내용이 로드되는 것을 특징으로 하는 휘발성 메모리 장치.
  18. 제 14항에 있어서,
    상기 휘발성 메모리 장치의 동작 온도를 감지하여 감지된 동작 온도에 기초한 동작 모드 신호를 상기 리프레쉬 어드레스 생성기에 제공하는 온도 센서를 더 포함하고,
    상기 리프레쉬 어드레스 생성기는,
    상기 동작 온도에 따른 상기 메모리 셀 로우들의 리프레쉬 시퀀스를 나타내는 리프레쉬 프로파일을 각각 저장하는 복수의 리프레쉬 프로파일 테이블들을 구비하는 리프레쉬 프로파일 저장부를 더 포함하고,
    상기 리프레쉬 프로파일 저장부는 상기 동작 모드 신호에 응답하여 상기 동작 모드 신호에 상응하는 리프레쉬 프로파일 테이블의 리프레쉬 시퀀스를 상기 리프레쉬 시퀀스 버퍼에 제공하는 것을 특징으로 하는 휘발성 메모리 장치.
  19. 삭제
  20. 삭제
KR1020120082889A 2012-07-30 2012-07-30 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법 KR101974108B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120082889A KR101974108B1 (ko) 2012-07-30 2012-07-30 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
US13/831,162 US9275717B2 (en) 2012-07-30 2013-03-14 Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
CN201310325887.7A CN103578526B (zh) 2012-07-30 2013-07-30 刷新地址产生器、存储器装置以及刷新存储器装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120082889A KR101974108B1 (ko) 2012-07-30 2012-07-30 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20140016004A KR20140016004A (ko) 2014-02-07
KR101974108B1 true KR101974108B1 (ko) 2019-08-23

Family

ID=49994781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120082889A KR101974108B1 (ko) 2012-07-30 2012-07-30 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법

Country Status (3)

Country Link
US (1) US9275717B2 (ko)
KR (1) KR101974108B1 (ko)
CN (1) CN103578526B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
CN104978998B (zh) * 2014-04-01 2019-05-31 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9349431B1 (en) * 2015-03-17 2016-05-24 Qualcomm Incorporated Systems and methods to refresh storage elements
US9472261B1 (en) 2015-04-17 2016-10-18 Qualcomm Incorporated Systems and methods to refresh DRAM based on temperature and based on calibration data
CN104851452B (zh) * 2015-05-06 2017-09-29 中国航天科技集团公司第九研究院第七七一研究所 一种基于功耗控制的存储体片上集成结构及其控制方法
KR102321793B1 (ko) * 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
KR102321745B1 (ko) * 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
KR20180042488A (ko) 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
US10855927B2 (en) * 2017-03-08 2020-12-01 Samsung Electronics Co., Ltd. Event detecting device including an event signal generator and an output signal generator
US11119852B2 (en) * 2017-03-09 2021-09-14 Research And Business Foundation Sungkyunkwan University Memory device having error correction function and error correction method for memory device
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
CN108806740B (zh) 2017-05-04 2020-11-24 华邦电子股份有限公司 非易失性存储器装置及其刷新方法
US10074436B1 (en) * 2017-06-13 2018-09-11 Winbound Electronics Corp. Memory device and data reading method thereof
US10572183B2 (en) * 2017-10-18 2020-02-25 Advanced Micro Devices, Inc. Power efficient retraining of memory accesses
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US10497420B1 (en) * 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
US20210241822A1 (en) * 2018-06-26 2021-08-05 Rambus Inc. Memory device having non-uniform refresh
US10535393B1 (en) * 2018-07-21 2020-01-14 Advanced Micro Devices, Inc. Configuring dynamic random access memory refreshes for systems having multiple ranks of memory
CN109634959B (zh) * 2018-11-30 2020-12-25 北京瑞卓喜投科技发展有限公司 一种区块索引方法及区块索引装置
KR20200119613A (ko) * 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
US10916293B1 (en) * 2020-01-21 2021-02-09 Elite Semiconductor Memory Technology Inc. Target row refresh mechanism capable of effectively determining target row address to effectively mitigate row hammer errors without using counter circuit
EP4198981A1 (en) 2021-01-29 2023-06-21 Changxin Memory Technologies, Inc. Refresh circuit and memory
EP4060668A4 (en) * 2021-01-29 2023-01-04 Changxin Memory Technologies, Inc. REFRESH CIRCUIT AND MEMORY
CN114822632A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 刷新电路及存储器
KR20230099077A (ko) * 2021-12-27 2023-07-04 에스케이하이닉스 주식회사 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법
CN117198358A (zh) * 2022-05-30 2023-12-08 长鑫存储技术有限公司 一种刷新地址产生电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070030746A1 (en) * 2005-08-04 2007-02-08 Best Scott C Memory device testing to support address-differentiated refresh rates

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009390B1 (ko) * 1992-04-22 1995-08-21 삼성전자주식회사 반도체 메모리장치의 리프레시 어드레스 테스트회로
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
KR100276386B1 (ko) * 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
KR100336838B1 (ko) * 1999-06-17 2002-05-16 윤종용 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
KR100482380B1 (ko) * 2002-11-11 2005-04-14 (주)실리콘세븐 메모리 뱅크별 기입 동작의 수행이 가능한 에스램 호환 메모리 및 그 구동방법
US6876593B2 (en) * 2003-07-01 2005-04-05 Intel Corporation Method and apparatus for partial refreshing of DRAMS
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
KR100652380B1 (ko) * 2004-10-25 2006-12-01 삼성전자주식회사 버퍼를 이용하여 리프레쉬하는 메모리 장치 및 그 방법
KR100614200B1 (ko) * 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법
US7548908B2 (en) * 2005-06-24 2009-06-16 Yahoo! Inc. Dynamic bloom filter for caching query results
KR100660874B1 (ko) * 2005-07-25 2006-12-26 삼성전자주식회사 듀얼 포트를 갖는 디램에서의 리프레시 제어 방법
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) * 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
CN101089995B (zh) * 2006-06-16 2012-02-29 帕特兰尼拉财富有限公司 存储器及控制装置
US20080016272A1 (en) 2006-07-03 2008-01-17 Stmicroelectronics Sa Method of refreshing dynamic random access memory, in particular in standby mode and in active operating mode, and corresponding dynamic random access memory device, for example incorporated into a cellular mobile telephone
JP2008165847A (ja) * 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR20110004165A (ko) * 2009-07-07 2011-01-13 삼성전자주식회사 리플레시 피크 전류를 줄일 수 있는 멀티채널 반도체 메모리 장치 및 이 장치의 리플레시 방법
CN102081964B (zh) 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
KR101577721B1 (ko) 2010-07-09 2015-12-29 삼성전자주식회사 메모리 시스템 및 그것의 리프레쉬 방법
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101798920B1 (ko) * 2010-11-30 2017-11-17 삼성전자주식회사 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070030746A1 (en) * 2005-08-04 2007-02-08 Best Scott C Memory device testing to support address-differentiated refresh rates

Also Published As

Publication number Publication date
CN103578526A (zh) 2014-02-12
US20140029367A1 (en) 2014-01-30
US9275717B2 (en) 2016-03-01
KR20140016004A (ko) 2014-02-07
CN103578526B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
KR101974108B1 (ko) 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
KR102067029B1 (ko) 반도체 메모리 장치 및 메모리 시스템
US9558805B2 (en) Memory modules and memory systems
US9165637B2 (en) Volatile memory device and a memory controller
US9336851B2 (en) Memory device and method of refreshing in a memory device
KR102193682B1 (ko) 선택적 ecc 기능을 갖는 반도체 메모리 장치
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
KR20140076735A (ko) 휘발성 메모리 장치 및 메모리 시스템
KR102048407B1 (ko) 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
US20160351244A1 (en) Memory device and memory system having the same
KR20160056056A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20120300568A1 (en) Method of Refreshing a Memory Device, Refresh Address Generator and Memory Device
US20140237177A1 (en) Memory module and memory system having the same
US9064603B1 (en) Semiconductor memory device and memory system including the same
KR102078562B1 (ko) 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
US9449673B2 (en) Memory device and memory system having the same
KR102076067B1 (ko) 메모리 모듈 및 메모리 시스템
KR20160116533A (ko) 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
KR20150001570A (ko) 리프레쉬 동작을 제어하는 버퍼 칩을 장착하는 메모리 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant