KR102078562B1 - 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치 - Google Patents

리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치 Download PDF

Info

Publication number
KR102078562B1
KR102078562B1 KR1020130020008A KR20130020008A KR102078562B1 KR 102078562 B1 KR102078562 B1 KR 102078562B1 KR 1020130020008 A KR1020130020008 A KR 1020130020008A KR 20130020008 A KR20130020008 A KR 20130020008A KR 102078562 B1 KR102078562 B1 KR 102078562B1
Authority
KR
South Korea
Prior art keywords
addresses
address
refresh
weak cells
lookup table
Prior art date
Application number
KR1020130020008A
Other languages
English (en)
Other versions
KR20140108379A (ko
Inventor
이우진
김대현
김상윤
김재성
손영수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130020008A priority Critical patent/KR102078562B1/ko
Priority to US14/077,187 priority patent/US9355703B2/en
Publication of KR20140108379A publication Critical patent/KR20140108379A/ko
Application granted granted Critical
Publication of KR102078562B1 publication Critical patent/KR102078562B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Abstract

리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치가 제공된다. 상기 리프레쉬 어드레스 생성기는 위크 셀(weak cell)들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부, 및 상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하는 리프레쉬 카운터를 포함하되, 상기 위크 셀들의 어드레스는 상기 보유 시간에 따라 복수의 그룹으로 구별되고, 상기 리프레쉬 카운터는 기준 시간 마다 상기 루프 동작을 반복하면서, 제n(n은 1이상의 자연수) 시간 간격으로 제n 그룹의 상기 위크 셀들의 어드레스를 재출력한다.

Description

리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치{Refresh address generator and volatile memory device comprising thereof}
본 발명은 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치에 관한 것이다.
휘발성 메모리 장치는 데이터를 유지하기 위해서 리프레쉬 동작을 필수적으로 수행해야 된다. 휘발성 메모리 장치의 소형화가 지속되면서 리프레쉬의 열화(dagradation)로 인해, 일부 메모리 셀들의 리프레쉬 특성이 다른 메모리 셀들의 리프레쉬 특성에 비하여 현저히 떨어지는 현상이 발생하게 되었다.
본 발명이 해결하려는 과제는, 위크 셀들의 어드레스를 저장하는 룩업 테이블의 크기를 최소화할 수 있는 리프레쉬 어드레스 생성기를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 위크 셀들의 어드레스를 저장하는 룩업 테이블의 크기를 최소화할 수 있는 휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 리프레쉬 어드레스 생성기의 일 태양(aspect)은 위크 셀(weak cell)들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부, 및 상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하는 리프레쉬 카운터를 포함하되, 상기 위크 셀들의 어드레스는 상기 보유 시간에 따라 복수의 그룹으로 구별되고, 상기 리프레쉬 카운터는 기준 시간 마다 상기 루프 동작을 반복하면서, 제n(n은 1이상의 자연수) 시간 간격으로 제n 그룹의 상기 위크 셀들의 어드레스를 재출력한다.
본 발명의 몇몇 실시예에서, 상기 리프레쉬 카운터는 이전(previous) 루프 동작에서 최종(last) 출력한 상기 룩업 테이블의 번지를 임시 저장하고, 현재(current) 루프 동작에서 제1 내지 제n 그룹의 상기 위크 셀들의 어드레스를 재출력하고, 상기 룩업 테이블의 상기 번지의 다음 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력할 수 있다.
본 발명의 몇몇 실시예에서, 상기 리프레쉬 카운터는 현재 루프 동작에서 제1 내지 제n 그룹의 상기 위크 셀들의 어드레스를 재출력할 때에, 기출력된 다른 위크 셀들의 어드레스는 재출력하지 않을 수 있다.
본 발명의 몇몇 실시예에서, 상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되는 플래그 비트를 더 포함하고, 상기 리프레쉬 카운터는 상기 플래그 비트를 구분하여 상기 그룹을 구분할 수 있다.
본 발명의 몇몇 실시예에서, 상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되어, 상기 위크 셀들의 어드레스가 순차적으로 배치된 복수의 서브 테이블을 포함하고, 상기 리프레쉬 카운터는 상기 서브 테이블을 구분하여 상기 그룹을 구분할 수 있다.
본 발명의 몇몇 실시예에서, 상기 복수의 서브 테이블의 크기는 서로 다를 수 있다.
본 발명의 몇몇 실시예에서, 상기 기준 시간은 상기 위크 셀들의 보유 시간 중 가장 짧은 보유 시간에 대응될 수 있다.
본 발명의 몇몇 실시예에서, 상기 위크 셀들의 어드레스는, 상기 위크 셀들을 포함하는 메모리 뱅크의 뱅크 어드레스와, 상기 메모리 뱅크에서 상기 위크 셀들이 배치되는 워드 라인의 로우 어드레스를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 어드레스 저장부는 불휘발성 메모리 장치로 구성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 리프레쉬 어드레스 생성기의 다른 태양은 위크 셀들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부, 및 상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하되, 상기 루프 동작을 복수 회 반복하여 리프레쉬 동작을 완료하는 리프레쉬 카운터를 포함하되, 상기 리프레쉬 카운터는 기준 시간마다 상기 루프 동작을 반복하면서, 상기 룩업 테이블의 시작 번지부터 리프레쉬가 필요한 상기 위크 셀들의 어드레스를 순차적으로 재출력하되, 리프레쉬가 불필요한 상기 위크 셀들의 어드레스를 재출력하지 않고, 이전 루프 동작에서 최종 출력한 상기 룩업 테이블의 번지의 다음 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력한다.
본 발명의 몇몇 실시예에서, 상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되는 플래그 비트를 더 포함하고, 상기 리프레쉬 카운터는 상기 플래그 비트를 구분하여 상기 위크 셀들의 리프레쉬의 필요 유무를 판단할 수 있다.
본 발명의 몇몇 실시예에서, 상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되어, 상기 위크 셀들의 어드레스가 순차적으로 배치된 복수의 서브 테이블을 포함하고, 상기 리프레쉬 카운터는 상기 서브 테이블을 구분하여 상기 위크 셀들의 리프레쉬의 필요 유무를 판단할 수 있다.
본 발명의 몇몇 실시예에서, 상기 복수의 서브 테이블의 크기는 서로 다를 수 있다.
본 발명의 몇몇 실시예에서, 상기 리프레쉬 카운터는 이전 루프 동작에서 최종 출력한 상기 룩업 테이블의 상기 번지를 임시 저장할 수 있다.
본 발명의 몇몇 실시예에서, 상기 기준 단위 시간은 상기 위크 셀들의 보유 시간 중 가장 짧은 보유 시간에 대응될 수 있다.
본 발명의 몇몇 실시예에서, 상기 위크 셀들의 어드레스는, 상기 위크 셀들을 포함하는 메모리 뱅크의 뱅크 어드레스와, 상기 메모리 뱅크에서 상기 위크 셀들이 배치되는 워드 라인의 로우 어드레스를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 어드레스 저장부는 불휘발성 메모리 장치로 구성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 휘발성 메모리 장치의 일 태양은 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 및 상기 복수의 메모리 셀들을 리프레쉬하기 위한 리프레쉬 어드레스를 출력하는 리프레쉬 어드레스 생성기를 포함하고, 상기 리프레쉬 어드레스 생성기는, 위크 셀들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부와, 상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하되, 상기 루프 동작을 복수 회 반복하여 리프레쉬 어드레스 생성 동작을 완료하는 리프레쉬 카운터를 포함하되, 상기 리프레쉬 카운터는 기준 시간마다 상기 루프 동작을 반복하면서, 상기 룩업 테이블의 시작 번지부터 리프레쉬가 필요한 상기 위크 셀들의 어드레스를 순차적으로 재출력하되, 리프레쉬가 불필요한 상기 위크 셀들의 어드레스를 재출력하지 않고, 이전 루프 동작에서 최종 출력한 상기 룩업 테이블의 번지의 다음 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력한다.
본 발명의 몇몇 실시예에서, 상기 복수의 메모리 셀들은 상기 위크 셀들을 포함하고, 상기 리프레쉬 어드레스 생성기는 상기 복수의 메모리 셀들의 어드레스와 상기 위크 셀들의 어드레스를 교번하여 출력할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 휘발성 메모리 장치의 내부 구성을 설명하기 위한 블록도이다.
도 3은 도 2의 리프레쉬 어드레스 생성기의 내부 구성을 설명하기 위한 블록도이다.
도 4는 휘발성 메모리 장치의 리프레쉬 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 룩업 테이블의 구조를 설명하기 위한 도면이다.
도 6은 도 5의 룩업 테이블을 이용한 리프레쉬 어드레스 생성 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 룩업 테이블의 구조를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 룩업 테이블을 이용한 리프레쉬 어드레스 생성 동작의 성능을 설명하기 위한 테이블이다.
도 9는 본 발명의 실시예에 따른 휘발성 메모리 장치의 테스트 시스템을 설명하기 위한 블록도이다.
도 10은 본 발명의 실시예에 따른 메모리 시스템의 응용예를 설명하기 위한 블록도이다.
도 11은 본 발명의 실시예에 따른 휘발성 메모리 장치를 포함하는 메모리 모듈을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예에 따른 휘발성 메모리 장치를 포함하는 컴퓨팅 시스템을 설명하기 위한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(1)은 메모리 컨트롤러(100; memory controller), 휘발성 메모리 장치(200; memory device)를 포함한다.
메모리 컨트롤러(100)는 휘발성 메모리 장치(200)를 제어하도록 구성될 수 있다. 메모리 컨트롤러(100)는 호스트(host)의 요청에 응답하여, 휘발성 메모리 장치(200)에 데이터를 기입하거나, 휘발성 메모리 장치(200)로부터 데이터를 독출할 수 있다. 메모리 컨트롤러(100)는 휘발성 메모리 장치(200)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
또한, 메모리 컨트롤러(100)는 호스트와 휘발성 메모리 장치(200) 사이에 인터페이스를 제공할 수 있다. 메모리 컨트롤러(100)는 호스트와 메모리 장치(200) 사이에서 데이터/커맨드 등의 교환을 수행하기 위한 인터페이스 프로토콜을 포함할 수 있다. 예시적으로, 메모리 컨트롤러(100)는 USB(Universal Serial Bus) 프로토콜, MMC(Mmultimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-express) 프로토콜, ATA(Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, SAS(Serial Attached SCSI) 프로토콜, ESDI(Enhanced Small Disk Interface) 프로토콜, IDE(Integrated Drive Electronics) 프로토콜 등의 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신할 수 있다.
도 2는 도 1의 휘발성 메모리 장치의 내부 구성을 설명하기 위한 블록도이다.
도 2를 참조하면, 휘발성 메모리 장치(200)는 제어 로직(210; control logic), 어드레스 레지스터(220; address register), 뱅크 제어 로직(230; bank control logic), 로우 어드레스 멀티플렉서(240; row address mux), 컬럼 어드레스 카운터/래치(245; column address counter/latch), 리프레쉬 어드레스 생성기(250; refresh address generator), 로우 어드레스 래치/디코더(260; row address latch/decoders), 컬럼 디코더(270; column decoders), 메모리 셀 어레이(280; memory cell arrays), 센스 앰프부(285; sense amplifiers), 입출력 게이팅 회로(290; I/O gating), 입출력 버퍼(295; I/O buffer)를 포함한다.
제어 로직(210)은 휘발성 메모리 장치(200)의 동작을 제어할 수 있다. 예시적으로, 제어 로직(210)은 휘발성 메모리 장치(200)가 데이터를 기입하는 동작 또는 데이터를 독출하는 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직(210)은 메모리 컨트롤러(100)로부터 수신된 커맨드(CMD)를 디코딩하는 커맨드 디코더(212), 휘발성 메모리 장치(200)의 동작 모드를 설정하기 위한 모드 레지스터(214)를 포함할 수 있다. 예시적으로, 커맨드 디코더(212)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 대응하는 제어 신호들을 생성할 수 있다. 제어 로직(210)은 동기 방식으로 휘발성 메모리 장치(200)를 구동하기 위한 클록 신호(CLK) 및 클록 인에이블 신호(/CKE)를 수신할 수도 있다.
또한, 제어 로직(210)은 리프레쉬 커맨드(REF)에 응답하여 리프레쉬 어드레스 생성기(250)가 오토 리프레쉬 동작을 수행하도록 제어하거나, 셀프 리프레쉬 진입 커맨드(SRE)에 응답하여 리프레쉬 어드레스 생성기(400)가 셀프 리프레쉬 동작을 수행하도록 제어할 수도 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(100)로부터 어드레스(ADDR)를 수신할 수 있다. 예시적으로, 어드레스 레지스터(220)는 뱅크 어드레스 신호(BANK_ADDR), 로우 어드레스 신호(ROW_ADDR), 컬럼 어드레스 신호(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터(220)는 수신된 뱅크 어드레스 신호(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스 신호(ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하고, 수신된 컬럼 어드레스 신호(COL_ADDR)를 컬럼 어드레스 카운터/래치(245)에 제공할 수있다.
뱅크 제어 로직(230)은 어드레스 레지스터(220)로부터 수신된 뱅크 어드레스 신호(BANK_ADDR) 또는 리프레쉬 어드레스 생성기(250)로부터 수신된 리프레쉬 뱅크 어드레스 신호(REF_BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 이러한 뱅크 제어 신호들에 응답하여, 뱅크 어드레스에 대응하는 뱅크 로우 어드레스 래치/디코더(260a~260d)가 활성화되고, 뱅크 어드레스에 대응하는 뱅크 컬럼 디코더(270a~270d)가 활성화될 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스 신호(ROW_ADDR)를 수신하고, 리프레쉬 어드레스 생성기(250)로부터 리프레쉬 로우 어드레스 신호(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 수신된 로우 어드레스 신호(ROW_ADDR) 또는 리프레쉬 어드레스 생성기(250)로부터 수신된 리프레쉬 로우 어드레스 신호(REF_ADDR)를 선택적으로 출력하여, 로우 어드레스 래치/디코더(260)에 제공할 수 있다.
컬럼 어드레스 카운터/래치(245)는 어드레스 레지스터(220)로부터 컬럼 어드레스 신호(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스 신호(COL_ADDR)를 일시적으로 저장할 수 있다. 컬럼 어드레스 카운터/래치(245)는 일시적으로 저장된 컬럼 어드레스 신호(COL_ADDR)를 컬럼 디코더(270)에 제공할 수 있다.
리프레쉬 어드레스 생성기(250)는 메모리 셀들을 리프레쉬하기 위한 리프레쉬 어드레스를 생성할 수 있다. 리프레쉬 어드레스는 리프레쉬 로우 어드레스 신호(REF_ROW_ADDR) 및 리프레쉬 뱅크 어드레스 신호(REF_BANK_ADDR)를 포함할 수 있다. 리프레쉬 어드레스 생성기(250)는 리프레쉬 로우 어드레스 신호(REF_ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하고, 리프레쉬 뱅크 어드레스 신호(REF_BANK_ADDR)를 뱅크 제어 로직(230)에 제공할 수 있다. 이에 따라, 리프레쉬 뱅크 어드레스에 대응하는 메모리 뱅크(280a~280d)의, 리프레쉬 로우 어드레스에 대응하는 워드 라인에 배치되는 메모리 셀들이 리프레쉬될 수 있다.
로우 어드레스 래치/디코더(260)는 제1 내지 제4 메모리 뱅크들(280a~280d)에 각각 연결된 제1 내지 제4 뱅크 로우 어드레스 래치/디코더들(260a~260d)을 포함하고, 컬럼 디코더(270)는 제1 내지 제4 메모리 뱅크들(280a~280d)에 각각 연결된 제1 내지 제4 뱅크 컬럼 디코더들(270a~270d)을 포함할 수 있다.
뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 어드레스 래치/디코더(260a~260d)는, 수신된 로우 어드레스 신호(ROW_ADDR 또는 REF_ADDR)를 디코딩하여 로우 어드레스에 대응하는 워드 라인을 활성화할 수 있다. 예시적으로, 활성화된 뱅크 로우 어드레스 래치/디코더(260a~260d)는 로우 어드레스에 대응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
뱅크 제어 로직(230)에 의해 활성화된 뱅크 컬럼 디코더(270a~270d)는 입출력 게이팅 회로(290)를 통하여, 뱅크 어드레스 및 컬럼 어드레스에 대응하는 뱅크 센스 앰프(285a~285d)를 활성화할 수 있다.
메모리 셀 어레이(280)는 데이터를 저장하기 위한 다수의 메모리 셀들을 포함할 수 있다. 다수의 메모리 셀들은 제1 내지 제4 메모리 뱅크들(280a~280d)을 구성할 수 있다. 도 2에서는 4개의 메모리 뱅크들을 포함하는 휘발성 메모리 장치를 도시하였으나, 이에 한정되는 것은 아니고 휘발성 메모리 장치(200)는 임의의 개수의 메모리 뱅크들을 포함할 수 있다.
센스 앰프부(285)는 제1 내지 제4 메모리 뱅크들(280a~280d)에 각각 연결된 제1 내지 제4 뱅크 센스 앰프(285a~285d)들을 포함할 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 메모리 뱅크들(280a~280d)로부터 독출된 데이터를 저장하기 위한 독출 데이터 래치들, 제1 내지 제4 메모리 뱅크들(280a~280d)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제4 메모리 뱅크들(280a~280d)에 기입될 데이터(DQ)는, 메모리 컨트롤러(100)로부터 입출력 버퍼(295)에 제공될 수 있다. 입출력 버퍼(295)에 제공된 데이터(DQ)는 기입 드라이버들을 통하여 상기 메모리 뱅크에 기입될 수 있다.
제1 내지 제4 메모리 뱅크들(280a~280d)에서 독출된 데이터(DQ)는, 상기 메모리 뱅크에 대응하는 뱅크 센스 앰프(285a~285d)에 의해 감지되고, 독출 데이터 래치들에 저장될 수 있다. 독출 데이터 래치들에 저장된 데이터(DQ)는 입출력 버퍼(295)를 통하여 메모리 컨트롤러(100)에 제공될 수 있다.
본 발명의 실시예에서, 휘발성 메모리 장치(200)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)이거나, 리프레쉬 동작이 필요한 임의의 휘발성 메모리 장치일 수 있다.
도 3은 도 2의 리프레쉬 어드레스 생성기의 내부 구성을 설명하기 위한 블록도이다.
도 3을 참조하면, 리프레쉬 어드레스 생성기(250)는 어드레스 저장부(251; refresh storing unit), 리프레쉬 카운터(252; refresh counter)를 포함한다.
어드레스 저장부(251)는 위크 셀 로우(weak cell row)들의 어드레스를 저장할 수 있다. 위크 셀 로우들의 어드레스는 룩업 테이블(loock-up table)로 구성되어 어드레스 저장부(251)에 저장될 수 있다. 위크 셀(weak cell)은 휘발성 메모리 장치(200)의 리프레쉬 시간보다 짧은 보유 시간을 갖는 메모리 셀을 나타낼 수 있다. 리프레쉬 시간은 동일한 메모리 셀이 다시 리프레쉬될 때까지 소요되는 시간을 나타낼 수 있다. 위크 셀 로우들은 적어도 하나의 위크 셀이 배치되는 워드 라인들을 나타낼 수 있다. 어드레스 저장부(251)는 위크 셀 로우들의 어드레스 정보(ADDR_INFO)를 리프레쉬 카운터(252)에 제공할 수 있다.
위크 셀 로우의 어드레스는 위크 셀을 포함하는 메모리 뱅크(280a~280d)의 뱅크 어드레스와, 상기 메모리 뱅크(280a~280d)에서 상기 위크 셀이 배치되는 워드 라인의 로우 어드레스를 포함할 수 있다. 위크 셀 로우들의 어드레스는 휘발성 메모리 장치(200)의 패키징 전에 어드레스 저장부(251)에 저장되거나, 휘발성 메모리 장치(200)의 패키징 후에 어드레스 저장부(251)에 저장될 수 있다. 어드레스 저장부(251)는 전기적 프로그래머블 퓨즈 메모리, 레이저-프로그래머블 퓨즈 메모리, 안티-퓨즈 메모리, 원-타임 프로그래머블 메모리, 플래시 메모리 등의 다양한 불휘발성 메모리 장치로 구성될 수 있다.
리프레쉬 카운터(252)는 리프레쉬 어드레스를 생성할 수 있다. 리프레쉬 카운터(252)는 전체 메모리 셀 로우들의 어드레스를 순차적으로 리프레쉬 어드레스로 출력할 수 있다. 전체 메모리 셀 로우들은 휘발성 메모리 장치(200)의 모든 워드 라인들을 포함할 수 있다. 이 경우, 리프레쉬 카운터(252)는 카운팅 동작을 수행하여 리프레쉬 어드레스를 순차적으로 증가시킬 수 있다. 또한, 리프레쉬 카운터(252)는 위크 셀 로우들의 어드레스를 리프레쉬 어드레스로 출력할 수 있다. 이 경우, 리프레쉬 카운터(252)는 어드레스 저장부(251)로부터 수신되는 어드레스 정보를 이용하여 리프레쉬 어드레스를 생성할 수 있다.
도 4는 휘발성 메모리 장치의 리프레쉬 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 리프레쉬 동작이 개시되면, 휘발성 메모리 장치(200)의 모든 워드 라인들이 리프레쉬 주기(refresh cycle)로 리프레쉬될 수 있다. 예시적으로, 리프레쉬 주기는 15.6㎲일 수 있으나, 이에 한정되는 것은 아니고 휘발성 메모리 장치(200)의 사양에 의해 다양하게 변형될 수 있다. 도면 부호 “A0~A8191”은 휘발성 메모리 장치(200)의 8K개의 워드 라인들을 도시한 것이다.
한편, 위크 셀 로우들은 짧은 보유 시간을 갖기 때문에 일반적인 워드 라인들보다 자주 리프레쉬 동작이 수행되어야 한다. 이에 따라, 본 발명의 실시예에서는, 휘발성 메모리 장치(200)의 일반적인 리프레쉬 동작과 교번하여, 위크 셀 로우들의 리프레쉬 동작이 수행될 수 있다. 예시적으로, 휘발성 메모리 장치(200)가 64㎳의 리프레쉬 시간(refresh time) 동안 8K개의 워드 라인들을 리프레쉬할 수 있는 경우, 휘발성 메모리 장치(200)의 모든 워드 라인들은 리프레쉬 시간을 128㎳로 하여 1회씩 리프레쉬 동작이 수행될 수 있다. 그리고, 위크 셀 로우들의 리프레쉬 동작은 일반적인 리프레쉬 동작 사이에 수행될 수 있다. 도면 부호 “TA0~TA4095”는 룩업 테이블에 저장되는 4K개의 위크 셀 로우들을 도시한 것이다. 이와 같은 리프레쉬 동작을 “리프레쉬 레버리징(Refresh Leveraging)”이라 부를 수 있다.
한편, 종래에는 룩업 테이블에 위크 셀 로우들을 배치하면서, 자주 리프레쉬되어야 하는 위크 셀 로우들을 반복하여 배치시켜, 상기 위크 셀 로우들은 짧은 리프레쉬 시간 간격으로 리프레쉬될 수 있도록 하였다. 그러나, 이러한 위크 셀 로우들의 개수가 증가함에 따라, 룩업 테이블의 크기가 증가하여, 휘발성 메모리 장치의 칩 크기 오버헤드가 급격하게 증가할 수 있다. 이하에서는 본 발명의 실시예에 따라, 룩업 테이블의 크기를 최소화할 수 있는 방법을 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 룩업 테이블의 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 룩업 테이블의 시작 번지부터 위크 셀 로우들의 어드레스가 보유 시간에 따라 순차적으로 배치될 수 있다. 위크 셀 로우들의 어드레스는 보유 시간에 따라 복수의 그룹으로 구별될 수 있다. 예시적으로, 위크 셀 로우들의 어드레스는 1~2㎳의 보유 시간을 갖는 제1 그룹, 2~4㎳의 보유 시간을 갖는 제2 그룹, 4~8㎳의 보유 시간을 갖는 제3 그룹, 8~16㎳의 보유 시간을 갖는 제4 그룹, 16~32㎳의 보유 시간을 갖는 제5 그룹, 32~64㎳의 보유 시간을 갖는 제6 그룹, 64~128㎳의 보유 시간을 갖는 제7 그룹 등으로 구별될 수 있다.
룩업 테이블은 위크 셀 로우들의 보유 시간에 대응되는 플래그 비트를 더 포함할 수 있다. 예시적으로, 위크 셀 로우들의 어드레스는 7개의 그룹으로 구별될 수 있으므로, 플래그 비트는 3개의 비트들로 구성될 수 있다.
도 6은 도 5의 룩업 테이블을 이용한 리프레쉬 어드레스 생성 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 리프레쉬 카운터(252)는 기준 시간 동안 룩업 테이블의 시작 번지부터 위크 셀 로우들의 어드레스를 순차적으로 출력할 수 있다. 리프레쉬 카운터(252)의 이와 같은 동작은 루프로 구성될 수 있다. 즉, 리프레쉬 카운터(252)는 기준 시간마다 상기 루프 동작을 반복하여, 위크 셀 로우들의 리프레쉬 동작을 완료할 수 있다. 기준 시간은 위크 셀 로우들의 보유 시간 중 가장 짧은 보유 시간에 대응될 수 있다. 이에 따라, 본 발명의 실시예에서 기준 시간은 1㎳일 수 있고, 상술한 리프레쉬 시간 동안 리프레쉬 카운터(252)는 상기 루프 동작을 64회 반복할 수 있다.
상기 루프 동작을 수행하면서, 리프레쉬 카운터(252)는 제n(n은 1 이상의 자연수) 시간 간격으로 제n 그룹의 위크 셀 로우들의 어드레스를 재출력할 수 있다. 그리고, 리프레쉬 카운터(252)는 현재(current) 루프 동작에서 제1 내지 제n 그룹의 위크 셀 로우들의 어드레스를 재출력할 때에, 기출력된 다른 위크 셀 로우들의 어드레스는 재출력하지 않는다. 예시적으로, 제1 그룹의 위크 셀 로우들은 1㎳의 간격으로 재출력되고, 제2 그룹의 위크 셀 로우들은 2㎳의 간격으로 재출력되고, 제3 그룹의 위크 셀 로우들은 4㎳의 간격으로 재출력될 수 있다. 나머지 그룹의 위크 셀 로우들도 앞서 설명한 바와 유사하게 재출력될 수 있다.
도 6에 도시된 바와 같이, 1회째 루프 동작에서, 리프레쉬 카운터(252)는 룩업 테이블의 시작 번지부터 위크 셀들의 어드레스를 순차적으로 출력할 수 있다. 1㎳의 기준 시간이 경과한 시점에서, 리프레쉬 카운터(252)는 최종(last) 출력한 룩업 테이블의 번지를 임시 저장할 수 있다.
2회째 루프 동작에서, 리프레쉬 카운터(252)는 다시 룩업 테이블의 시작 번지부터 위크 셀들의 어드레스를 순차적으로 출력할 수 있다. 이 때, 리프레쉬 카운터(252)는 리프레쉬가 필요한 위크 셀 로우들의 어드레스는 재출력하지만, 리프레쉬가 불필요한 위크 셀 로우들의 어드레스는 재출력하지 않는다. 즉, 제1 그룹의 위크 셀 로우들은 1㎳의 간격으로 리프레쉬가 필요하므로, 리프레쉬 카운터(252)는 제1 그룹의 어드레스는 출력하지만, 다른 그룹의 어드레스는 재출력하지 않는다. 그리고, 리프레쉬 카운터(252)는 1회째 루프 동작에서 임시 저장한 번지의 다음 번지로 건너 뛰어서, 미출력된 위크 셀 로우들의 어드레스를 순차적으로 출력할 수 있다.
3회째 루프 동작에서, 리프레쉬 카운터(252)는 마찬가지로 룩업 테이블의 시작 번지부터 위크 셀들의 어드레스를 순차적으로 출력할 수 있다. 이 때, 제2 그룹의 위크 셀 로우들은 2㎳의 간격으로 리프레쉬가 필요하므로, 리프레쉬 카운터(252)는 제1 내지 제2 그룹의 어드레스까지는 출력하지만, 다른 그룹의 어드레스는 재출력하지 않는다. 그리고, 리프레쉬 카운터(252)는 2회째 루프 동작에서 임시 저장한 번지의 다음 번지로 건너 뛰어서, 미출력된 위크 셀 로우들의 어드레스를 순차적으로 출력할 수 있다.
4회째 루프 동작에서, 리프레쉬 카운터는 다시 룩업 테이블의 시작 번지부터 위크 셀들의 어드레스를 순차적으로 출력할 수 있다. 2회째 루프 동작과 유사하게, 리프레쉬 카운터(252)는 제1 그룹의 어드레스는 출력하지만, 다른 그룹의 어드레스는 재출력하지 않는다. 그리고, 3회째 루프 동작에서 임시 저장한 번지의 다음 번지로 건너 뛰어서, 미출력된 위크 셀 로우들의 어드레스를 순차적으로 출력할 수 있다.
5회째 루프 동작에서, 리프레쉬 카운터(252)는 마찬가지로 룩업 테이블의 시작 번지부터 위크 셀들의 어드레스를 순차적으로 출력할 수 있다. 이 때, 제2 그룹의 위크 셀 로우들은 2㎳의 간격으로 리프레쉬가 필요하고, 제3 그룹의 위크 셀 로우들은 4㎳의 간격으로 리프레쉬가 필요하므로, 리프레쉬 카운터(252)는 제1 내지 제3 그룹의 어드레스까지는 출력하지만, 다른 그룹의 어드레스는 재출력하지 않는다. 그리고, 리프레쉬 카운터(252)는 4회째 루프 동작에서 임시 저장한 번지의 다음 번지로 건너 뛰어서, 미출력된 위크 셀 로우들의 어드레스를 순차적으로 출력할 수 있다.
이후 루프 동작에서도, 리프레쉬 카운터(252)는 앞서 설명한 바와 유사하게 위크 셀들의 어드레스를 출력할 수 있다. 리프레쉬 카운터(252)는 룩업 테이블의 플래그 비트를 구분하여 위크 셀 로우들의 그룹을 구분하고, 위크 셀 로우들의 보유 시간에 따라 리프레쉬의 필요 유무를 판단할 수 있다.
본 발명의 실시예에 따른 룩업 테이블을 이용하면, 자주 리프레쉬되어야 하는 위크 셀 로우들을 룩업 테이블에 반복하여 배치하지 않고, 리프레쉬 카운터(252)의 동작을 플래그 비트를 이용한 루프로 구성하기 때문에, 룩업 테이블의 크기를 최소화할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 룩업 테이블의 구조를 설명하기 위한 도면이다.
도 7을 참조하면, 룩업 테이블은 위크 셀들의 보유 시간에 대응되는 복수의 서브 테이블을 포함할 수 있다. 각각의 서브 테이블에는 각각의 보유 시간을 갖는 위크 셀 로우들의 어드레스가 순차적으로 배치될 수 있다. 즉, 도 5를 참조하여 설명한 위크 셀 로우들의 어드레스의 복수의 그룹은 복수의 서브 테이블에 각각 배치될 수 있다. 복수의 서브 테이블의 크기는 서로 동일하거나 다를 수 있다. 예시적으로, 서브 테이블의 크기는 보유 시간에 따라 2배씩 증가할 수 있다.
리프레쉬 카운터(252)는 기준 시간 동안 제1 서브 테이블의 시작 번지부터 위크 셀 로우들의 어드레스를 순차적으로 출력할 수 있다. 상술한 루프 동작을 수행하면서, 리프레쉬 카운터(252)는 제n 시간 간격으로 제n 서브 테이블의 위크 셀 로우들의 어드레스를 재출력할 수 있다. 그리고, 리프레쉬 카운터(252)는 현재(current) 루프 동작에서 제1 내지 제n 서브 테이블의 위크 셀 로우들의 어드레스를 재출력할 때에, 기출력된 다른 위크 셀 로우들의 어드레스는 재출력하지 않는다.
리프레쉬 카운터(252)는 서브 테이블을 구분하여 위크 셀 로우들의 그룹을 구분하고, 위크 셀 로우들의 보유 시간에 따라 리프레쉬의 필요 유무를 판단할 수 있다. 서브 테이블들은 번지 영역으로 구분되거나, 종료 번지로 구분될 수 있다.
본 발명의 다른 실시예에 따른 룩업 테이블을 이용하면, 자주 리프레쉬되어야 하는 위크 셀 로우들을 룩업 테이블에 반복하여 배치하지 않고, 리프레쉬 카운터(252)의 동작을 서브 테이블을 이용한 루프로 구성하기 때문에, 룩업 테이블의 크기를 최소화할 수 있다.
도 8은 본 발명의 실시예들에 따른 룩업 테이블을 이용한 리프레쉬 어드레스 생성 동작의 성능을 설명하기 위한 테이블이다.
도 8을 참조하면, 본 발명의 실시예들에 따른 룩업 테이블을 이용한 리프레쉬 어드레스 생성 동작은, 루프로 구성되기 때문에 일부 성능 제한을 가질 수 있다.
예시적으로, 룩업 테이블에 4K 개의 위크 셀 로우들이 저장되는 경우, 1~2㎳의 보유 시간을 갖는 제1 그룹의 위크 셀 로우들은 A개 이하이고, 2~4㎳의 보유 시간을 갖는 제2 그룹의 위크 셀 로우들은 B개 이하이고, 4~8㎳의 보유 시간을 갖는 제3 그룹의 위크 셀 로우들은 C개 이하이고, 8~16㎳의 보유 시간을 갖는 제4 그룹의 위크 셀 로우들은 D개 이하이고, 16~32㎳의 보유 시간을 갖는 제5 그룹의 위크 셀 로우들은 E개 이하이고, 32~64㎳의 보유 시간을 갖는 제6 그룹의 위크 셀 로우들은 F개 이하이고, 64~128㎳의 보유 시간을 갖는 제7 그룹의 위크 셀 로우들은 G개 이하여야 할 수 있다. A는 64, B는 128, C는 256, D는 512, E는 1024, F는 2048, G는 4096일 수 있다. 본 발명의 실시예에서, 휘발성 메모리 장치(200)는 64㎳의 리프레쉬 시간(refresh time) 동안 8K개의 워드 라인들을 리프레쉬할 수 있는 것으로 가정하였기 때문이다.
상술한 조건을 만족하는 경우, 본 발명의 실시예들에 따른 룩업 테이블의 크기는 종래의 룩업 테이블의 크기에 비하여 23~50% 감소될 수 있다.
도 9는 본 발명의 실시예에 따른 휘발성 메모리 장치의 테스트 시스템을 설명하기 위한 블록도이다.
도 9를 참조하면, 테스트 시스템(300)은 테스트 보드(310; board), 테스터(320; tester)를 포함한다.
테스트 보드(310)는 휘발성 메모리 장치(200)가 장착되는 소켓(311)을 포함할 수 있다. 테스트 보드(310)는 테스터(320)로부터 전송되는 커맨드, 어드레스, 데이터를 휘발성 메모리 장치(2000에 제공할 수 있다.
테스터(320)는 테스트 패턴을 생성하는 테스트 패턴 생성기(321; test pattern generator), 휘발성 메모리 장치(200)로부터 출력되는 데이터를 비교하는 비교기(322; comparator), 휘발성 메모리 장치(200)의 패스(pass) 또는 페일(fail) 여부를 판단하는 로직 회로(333; logic circuit)를 포함할 수 있다. 테스터(320)는 임의의 방식으로 테스트 패턴을 생성하여 휘발성 메모리 장치(200)의 위크 셀들을 검색할 수 있다. 위크 셀들 중 보유 시간이 1㎳보다 짧은 위크 셀들은 리던던시 셀을 이용하여 복구할 수 있다. 나머지 위크 셀들의 어드레스 정보는 휘발성 메모리 장치(200)의 패키징 전에 룩업 테이블에 저장될 수 있다.
한편, 휘발성 메모리 장치(200)는 내부에 위크 셀들을 검색하기 위한 로직 회로를 더 포함할 수도 있다. 이 경우, 상술한 테스트 시스템을 이용하지 않더라도, 위크 셀들의 어드레스 정보는 휘발성 메모리 장치(200)의 패키징 후에 룩업 테이블에 저장될 수 있다.
도 10은 본 발명의 실시예에 따른 메모리 시스템의 응용예를 설명하기 위한 블록도이다.
도 10을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(2)은 메모리 컨트롤러(100), 복수의 휘발성 메모리 장치(200)들을 포함한다.
복수의 휘발성 메모리 장치(200)들은 도 1을 참조하여 설명된 휘발성 메모리 장치(200)들과 실질적으로 동일하게 구성될 수 있다. 휘발성 메모리 장치들(200)의 룩업 테이블에는 자주 리프레쉬되어야 하는 위크 셀 로우들이 반복하여 배치되지 않기 때문에, 룩업 테이블의 크기가 최소화될 수 있다.
복수의 휘발성 메모리 장치(200)들은 채널을 통해 메모리 컨트롤러(100)와 연결될 수 있다. 도 10에서는 하나의 채널에 하나의 휘발성 메모리 장치들(200)이 연결되는 것으로 도시하였으나, 하나의 채널에 복수의 휘발성 메모리 장치들(200)이 연결되도록 변형될 수도 있다.
도 11은 본 발명의 실시예에 따른 휘발성 메모리 장치를 포함하는 메모리 모듈을 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 모듈(3)은 복수의 휘발성 메모리 장치들(200)을 포함할 수 있다.
메모리 모듈(3)은 메모리 컨트롤러로부터 커맨드, 어드레스, 데이터를 수신하고, 상기 커맨드, 어드레스, 데이터를 버퍼링하여 휘발성 메모리 장치들(200)에 제공하는 버퍼(400)를 더 포함할 수 있다.
버퍼(400)와 휘발성 메모리 장치들(200) 사이의 데이터 전송선들은 포인트-투-포인트 방식으로 연결될 수 있다. 또한, 버퍼(400)와 휘발성 메모리 장치들(200) 사이의 커맨드/어드레스 전송선들은 멀티-드롭 방식, 데이지-체인 방식, 또는 플라이-바이 데이지-체인 방식으로 연결될 수 있다.
버퍼(400)가 커맨드, 어드레스, 데이터를 모두 버퍼링하므로, 메모리 컨트롤러는 버퍼(400)의 로드만을 구동함으로써 메모리 모듈(400)과 인터페이싱 할 수 있다.
복수의 휘발성 메모리 장치(200)들은 도 1을 참조하여 설명된 휘발성 메모리 장치(200)들과 실질적으로 동일하게 구성될 수 있다. 휘발성 메모리 장치들(200)의 룩업 테이블에는 자주 리프레쉬되어야 하는 위크 셀 로우들이 반복하여 배치되지 않기 때문에, 룩업 테이블의 크기가 최소화될 수 있다.
본 발명의 실시예에서, 메모리 모듈(3)은 UDIMM(Unbuffered Dual In-line Memory Module), RDIMM(Registered Dual In-line MemoryModule), FBDIMM(Fully Buffered Dual In-line Memory Module), LRDIMM(Load Reduced Dual In-line MemoryModule) 등과 같은 임의의 메모리 모듈일 수 있다.
도 12는 본 발명의 실시예에 따른 휘발성 메모리 장치를 포함하는 컴퓨팅 시스템을 설명하기 위한 블록도이다.
도 12를 참조하면, 컴퓨팅 시스템(4)은 중앙 처리 장치(510; CPU), 메인 메모리 장치(520; RAM), 불휘발성 메모리 장치(530; NVM), 입출력 장치(540; I/O), 인터페이스 장치(550; INTERFACE)를 포함한다.
중앙 처리 장치(510), 메인 메모리 장치(520), 불휘발성 메모리 장치(530), 입출력 장치(540), 인터페이스 장치(550)는 버스(560)를 통하여 서로 결합될 수 있다. 버스(560)는 데이터들이 이동되는 통로에 해당한다.
중앙 처리 장치(510)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함하여 데이터를 처리할 수 있다. 예시적으로, 중앙 처리 장치(510)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 중앙 처리 장치(510)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
메인 메모리 장치(520)는 중앙 처리 장치(510)에 의해 처리되는 데이터를 저장하거나, 중앙 처리 장치(510)의 동작 메모리(Working Memory)로서 구동할 수 있다. 예시적으로, 메인 메모리 장치(520)는 DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 DRAM이거나, 리프레쉬 동작이 필요한 임의의 휘발성 메모리 장치일 수 있다
메인 메모리 장치(520)는 도 1을 참조하여 설명된 휘발성 메모리 장치(200)들과 실질적으로 동일하게 구성될 수 있다. 메인 메모리 장치들(520)의 룩업 테이블에는 자주 리프레쉬되어야 하는 위크 셀 로우들이 반복하여 배치되지 않기 때문에, 룩업 테이블의 크기가 최소화될 수 있다.
불휘발성 메모리 장치(530)는 컴퓨팅 시스템(4)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예시적으로, 불휘발성 메모리 장치(530)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등의 다양한 불휘발성 메모리 장치일 수 있다.
입출력 장치(540)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다.
인터페이스 장치(550)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 인터페이스 장치(550)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다.
실시예에 따라, 컴퓨팅 시스템(4)은 카메라 이미지 프로세서(Camera Image Processor; CIS)를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
본 발명의 실시예에서, 컴퓨팅 시스템(4)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 메모리 컨트롤러 200: 휘발성 메모리 장치
210: 제어 로직 220: 어드레스 레지스터
230: 뱅크 제어 로직 240: 로우 어드레스 멀티플렉서
245: 컬럼 어드레스 카운터/래치 250: 리프레쉬 어드레스 생성기
251: 어드레스 저장부 252: 리프레쉬 카운터
260: 로우 어드레스 래치/디코더 270: 컬럼 디코더
280: 메모리 셀 어레이 285: 센스 앰프부
290: 입출력 게이팅 회로 295: 입출력 버퍼

Claims (10)

  1. 위크 셀(weak cell)들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부; 및
    상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하는 리프레쉬 카운터를 포함하되,
    상기 위크 셀들의 어드레스는 상기 보유 시간에 따라 복수의 그룹으로 구별되고,
    상기 리프레쉬 카운터는 기준 시간 마다 상기 루프 동작을 반복하면서, 제n(n은 1이상의 자연수) 시간 간격으로 제n 그룹의 상기 위크 셀들의 어드레스를 재출력하되,
    상기 리프레쉬 카운터는 이전(previous) 루프 동작에서 최종(last) 출력한 상기 룩업 테이블의 번지를 임시 저장하고, 현재(current) 루프 동작에서 제1 내지 제n 그룹의 상기 위크 셀들의 어드레스를 재출력하고, 상기 룩업 테이블의 상기 번지의 다음 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는, 리프레쉬 어드레스 생성기.
  2. 삭제
  3. 제1항에 있어서,
    상기 리프레쉬 카운터는 현재 루프 동작에서 제1 내지 제n 그룹의 상기 위크 셀들의 어드레스를 재출력할 때에, 기출력된 다른 위크 셀들의 어드레스는 재출력하지 않는, 리프레쉬 어드레스 생성기.
  4. 제1항에 있어서,
    상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되는 플래그 비트를 더 포함하고,
    상기 리프레쉬 카운터는 상기 플래그 비트를 구분하여 상기 그룹을 구분하는, 리프레쉬 어드레스 생성기.
  5. 제1항에 있어서,
    상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되어, 상기 위크 셀들의 어드레스가 순차적으로 배치된 복수의 서브 테이블을 포함하고,
    상기 리프레쉬 카운터는 상기 서브 테이블을 구분하여 상기 그룹을 구분하는, 리프레쉬 어드레스 생성기.
  6. 위크 셀들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부; 및
    상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하되, 상기 루프 동작을 복수 회 반복하여 리프레쉬 동작을 완료하는 리프레쉬 카운터를 포함하되,
    상기 리프레쉬 카운터는 기준 시간마다 상기 루프 동작을 반복하면서 상기 위크 셀들의 보유 시간에 따라 리프레쉬의 필요 유무를 판단하고, 상기 룩업 테이블의 시작 번지부터 리프레쉬가 필요한 상기 위크 셀들의 어드레스를 순차적으로 재출력하되, 리프레쉬가 불필요한 상기 위크 셀들의 어드레스를 재출력하지 않고, 이전 루프 동작에서 최종 출력한 상기 룩업 테이블의 번지의 다음 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는, 리프레쉬 어드레스 생성기.
  7. 제6항에 있어서,
    상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되는 플래그 비트를 더 포함하고,
    상기 리프레쉬 카운터는 상기 플래그 비트를 구분하여 상기 위크 셀들의 리프레쉬의 필요 유무를 판단하는, 리프레쉬 어드레스 생성기.
  8. 제6항에 있어서,
    상기 룩업 테이블은 상기 위크 셀들의 보유 시간에 대응되어, 상기 위크 셀들의 어드레스가 순차적으로 배치된 복수의 서브 테이블을 포함하고,
    상기 리프레쉬 카운터는 상기 서브 테이블을 구분하여 상기 위크 셀들의 리프레쉬의 필요 유무를 판단하는, 리프레쉬 어드레스 생성기.
  9. 제6항에 있어서,
    상기 리프레쉬 카운터는 이전 루프 동작에서 최종 출력한 상기 룩업 테이블의 상기 번지를 임시 저장하는, 리프레쉬 어드레스 생성기.
  10. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 및
    상기 복수의 메모리 셀들을 리프레쉬하기 위한 리프레쉬 어드레스를 출력하는 리프레쉬 어드레스 생성기를 포함하고,
    상기 리프레쉬 어드레스 생성기는,
    위크 셀들의 어드레스가 보유 시간에 따라 순차적으로 배치된 룩업 테이블을 저장하는 어드레스 저장부와,
    상기 룩업 테이블의 시작 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는 루프 동작을 수행하되, 상기 루프 동작을 복수 회 반복하여 리프레쉬 어드레스 생성 동작을 완료하는 리프레쉬 카운터를 포함하되,
    상기 리프레쉬 카운터는 기준 시간마다 상기 루프 동작을 반복하면서 상기 위크 셀들의 보유 시간에 따라 리프레쉬의 필요 유무를 판단하고, 상기 룩업 테이블의 시작 번지부터 리프레쉬가 필요한 상기 위크 셀들의 어드레스를 순차적으로 재출력하되, 리프레쉬가 불필요한 상기 위크 셀들의 어드레스를 재출력하지 않고, 이전 루프 동작에서 최종 출력한 상기 룩업 테이블의 번지의 다음 번지부터 상기 위크 셀들의 어드레스를 순차적으로 출력하는, 휘발성 메모리 장치.
KR1020130020008A 2013-02-25 2013-02-25 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치 KR102078562B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130020008A KR102078562B1 (ko) 2013-02-25 2013-02-25 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
US14/077,187 US9355703B2 (en) 2013-02-25 2013-11-11 Devices, systems and methods with improved refresh address generation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130020008A KR102078562B1 (ko) 2013-02-25 2013-02-25 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20140108379A KR20140108379A (ko) 2014-09-11
KR102078562B1 true KR102078562B1 (ko) 2020-02-18

Family

ID=51388000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130020008A KR102078562B1 (ko) 2013-02-25 2013-02-25 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US9355703B2 (ko)
KR (1) KR102078562B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368187B2 (en) * 2013-07-11 2016-06-14 Qualcomm Incorporated Insertion-override counter to support multiple memory refresh rates
CN105280215B (zh) * 2014-06-09 2018-01-23 华为技术有限公司 动态随机存取存储器dram的刷新方法、设备以及系统
WO2016014399A1 (en) * 2014-07-21 2016-01-28 Rensselaer Polytechnic Institute Error tolerant memory system
KR102389259B1 (ko) * 2015-10-15 2022-04-22 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102389232B1 (ko) * 2015-10-16 2022-04-22 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 시스템
KR20180069177A (ko) * 2016-12-14 2018-06-25 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
CN112711548B (zh) * 2021-01-11 2023-05-16 星宸科技股份有限公司 内存装置、图像处理芯片以及内存控制方法
US11907402B1 (en) 2021-04-28 2024-02-20 Wells Fargo Bank, N.A. Computer-implemented methods, apparatuses, and computer program products for frequency based operations

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070033339A1 (en) 2005-08-04 2007-02-08 Best Scott C Memory with refresh cycle donation to accommodate low-retention storage rows

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644545A (en) 1996-02-14 1997-07-01 United Memories, Inc. Bimodal refresh circuit and method for using same to reduce standby current and enhance yields of dynamic memory products
US7095669B2 (en) 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
KR100644221B1 (ko) 2005-07-19 2006-11-10 삼성전자주식회사 반복 리프레쉬를 구동하는 리프레쉬 제어회로 및 이를포함하는 반도체 메모리 장치
KR100810060B1 (ko) 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
JP2007172832A (ja) 2007-03-20 2007-07-05 Renesas Technology Corp 半導体記憶装置及び半導体記憶装置の欠陥救済方法
KR20090031128A (ko) 2007-09-21 2009-03-25 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 리프레쉬 방법
KR101578789B1 (ko) 2008-12-08 2015-12-18 삼성전자 주식회사 동적 메모리 장치의 리프레쉬 주기 결정 방법 및 그 동작 메모리 장치
US7990795B2 (en) 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070033339A1 (en) 2005-08-04 2007-02-08 Best Scott C Memory with refresh cycle donation to accommodate low-retention storage rows

Also Published As

Publication number Publication date
US20140241093A1 (en) 2014-08-28
KR20140108379A (ko) 2014-09-11
US9355703B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
KR102078562B1 (ko) 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
US9916885B2 (en) Semiconductor devices having a refresh operation
KR102067029B1 (ko) 반도체 메모리 장치 및 메모리 시스템
KR102326018B1 (ko) 메모리 시스템
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US10671319B2 (en) Memory device configured to store and output address in response to internal command
EP3403184B1 (en) Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US9336851B2 (en) Memory device and method of refreshing in a memory device
US9275717B2 (en) Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
KR102193682B1 (ko) 선택적 ecc 기능을 갖는 반도체 메모리 장치
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
KR102193444B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9064603B1 (en) Semiconductor memory device and memory system including the same
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
US10109344B2 (en) Semiconductor memory devices with banks with different numbers of memory cells coupled to their bit-lines and memory systems including the same
US20140237177A1 (en) Memory module and memory system having the same
US10318469B2 (en) Semiconductor memory device, memory system, and method using bus-invert encoding
US10242731B2 (en) Memory device for controlling refresh operation by using cell characteristic flags
US9390778B2 (en) Semiconductor memory devices and memory systems including the same
US9449673B2 (en) Memory device and memory system having the same
KR20180078417A (ko) 상태 회로를 포함하는 메모리 장치와 그것의 동작 방법
US9384796B2 (en) Semiconductor memory device and memory system including the same
KR20210104499A (ko) 셀프라이트방법 및 이를 이용한 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant