KR102193444B1 - 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

반도체 메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102193444B1
KR102193444B1 KR1020140050659A KR20140050659A KR102193444B1 KR 102193444 B1 KR102193444 B1 KR 102193444B1 KR 1020140050659 A KR1020140050659 A KR 1020140050659A KR 20140050659 A KR20140050659 A KR 20140050659A KR 102193444 B1 KR102193444 B1 KR 102193444B1
Authority
KR
South Korea
Prior art keywords
sub
word line
array
row
memory cell
Prior art date
Application number
KR1020140050659A
Other languages
English (en)
Other versions
KR20150124171A (ko
Inventor
손영수
강욱성
박광일
박철우
유학수
윤재윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140050659A priority Critical patent/KR102193444B1/ko
Priority to US14/588,496 priority patent/US9552867B2/en
Publication of KR20150124171A publication Critical patent/KR20150124171A/ko
Application granted granted Critical
Publication of KR102193444B1 publication Critical patent/KR102193444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Abstract

반도체 메모리 장치는 메모리 셀 어레이 및 제어 로직을 포함한다. 상기 메모리 셀 어레이는 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들을 포함한다. 상기 제어 로직은 커맨드 및 어드레스 신호에 기초하여 상기 메모리 셀 어레이에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정한다. 따라서 타이밍 파라미터를 보완할 수 있고, 병행화 효율을 높일 수 있다.

Description

반도체 메모리 장치 및 이를 포함하는 메모리 시스템{Semiconductor memory device and memory system including the same}
본 발명은 메모리 장치에 관한 것으로, 보다 상세하게는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
반도체 메모리 장치는 데이터를 메모리 셀에 기입(write)하는 시간, 워드라인 활성화(activation) 시간, 프리차지(precharge) 시간 등의 타이밍 파라미터들의 규정에 따라 동작한다. 반도체 제조 공정 쉬링크(shrink)한계로 인하여 타이밍 파라미터들이 점점 더 길어지고 있다. 길어진 타이밍 파라미터들은 반도체 수율 감소의 원인이 되고 있다. 반도체 공정의 미세화 추세에 따라, 반도체 수율 감소는 더욱 심각해질 것으로 예상된다.
이에 따라, 본 발명의 일 목적은 길어진 타이밍 파라이터를 보완하고, 병행화 효율을 높일 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 일 목적은 상기 반도체 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.
상기 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이 및 제어 로직을 포함한다. 상기 메모리 셀 어레이는 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들을 포함한다. 상기 제어 로직은 커맨드 및 어드레스 신호에 기초하여 상기 메모리 셀 어레이에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정한다.
예시적인 실시예에 있어서, 상기 제어 로직은 상기 어드레스 신호에 기초하여 상기 제1 워드라인으로부터 일정한 간격 내에 위치하는 메모리 셀 로우들을 포함하는 영역을 상기 킵-어웨이 존으로 설정할 수 있다.
예시적인 실시예에 있어서, 상기 제어 로직은 상기 어드레스 신호의 적어도 일부 비트에 기초하여 상기 복수의 서브 어레이들을 복수의 서브 어레이 그룹들로 구분하고, 상기 제1 메모리 셀 로우가 속하는 서브 어레이 그룹에 인접하는 서브 어레이 그룹들을 상기 킵-어웨이 존으로 설정할 수 있다.
상기 제어 로직은 상기 복수의 서브 어레이 그룹들 중 상기 제1 메모리 셀 로우가 속하는 서브 어레이 그룹은 활성화 서브 어레이 그룹으로 설정할 수 있다.
상기 서브 어레이 그룹의 크기는 모드 레지스터 셋에 의하여 가변할 수 있다.
상기 활성화 서브 어레이 그룹의 크기는 모드 레지스터 셋에 의하여 가변할 수 있다.
상기 어드레스 신호의 적어도 일부 비트는 상기 어드레스 신호에 포함되는 로우 어드레스의 상위 비트들일 수 있다.
예시적인 실시예에 있어서, 상기 제1 워드라인에 대한 제1 로우 사이클은 상기 킵-어웨이 존 이외의 영역의 제2 서브 어레이에 속하는 제2 메모리 셀 로우에 연결되는 제2 워드라인에 대한 제2 로우 사이클과 적어도 부분적으로 중첩할 수 있다.
상기 제1 로우 사이클의 프리차지 시간은 상기 제2 로우 사이클의 워드라인 인에이블 시간과 중첩할 수 있다.
예시적인 실시예에 있어서, 상기 복수의 뱅크 어레이들 각각에 연결되는 복수의 로우 디코더들을 더 포함할 수 있다. 상기 어드레스 신호 중 로우 어드레스를 디코딩하여 디코딩된 로우 어드레스를 제공하는 디코더 및 상기 서브 어레이들 각각에 연결되는 복수의 워드라인 드라이버들을 포함할 수 있다. 상기 디코더는 상기 디코딩된 로우 어드레스를 상기 복수의 워드라인 드라이버들에 공통으로 인가하고, 상기 제어 로직은 상기 복수의 서브 어레이들 각각을 선택하기 위한 액티브 신호를 상기 복수의 워드라인 드라이버들에 공통으로 인가하고, 상기 복수의 워드라인 드라이버들을 리셋시키는 프리차지 신호를 상기 복수의 워드라인 드라이버들에 개별적으로 인가할 수 있다.
상기 액티브 신호와 상기 디코딩된 로우 어드레스는 펄스-타입일 수 있다.
상기 복수의 워드라인 드라이버들 각각은 전원 전압과 상응하는 워드라인이 연결되는 제1 노드 사이에 연결되는 피모스 트랜지스터; 상기 제1 노드와 접지 전압 사이에 직렬로 연결되는 제1 및 제2 엔모스 트랜지스터들; 및 상기 상응하는 워드라인에 연결되고, 상기 프리차지 신호가 인가될 때까지 상기 액티브 신호를 래치하는 래치를 포함할 수 있다.
상기 피모스 트랜지스터의 게이트에는 상기 프리차지 신호의 반전된 버전이 인가되고, 상기 제1 엔모스 트랜지스터의 게이트에는 상기 액티브 신호가 인가되고, 상기 제2 엔모스 트랜지스터의 게이트에는 상기 디코딩된 로우 어드레스가 인가될 수 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 메모리 시스템은 반도체 메모리 장치 및 메모리 컨트롤러를 포함한다. 상기 반도체 메모리 장치는 데이터를 저장하고, 상기 메모리 컨트롤러는 상기 반도체 메모리 장치를 제어한다. 상기 반도체 메모리 장치는 상기 데이터가 저장되는 메모리 셀 어레이 및 제어 로직을 포함한다. 상기 제어 로직은 상기 메모리 컨트롤러로부터의 커맨드 신호 및 어드레스 신호에 기초하여 상기 메모리 셀 어레이에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정한다.
예시적인 실시예에 있어서, 상기 반도체 메모리 장치는 DRAM일 수 있다.
본 발명의 일 실시예에 따른 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들을 포함하는 메모리 셀 어레이 및 상기 메모리 셀 어레이에 대한 액세스를 제어하는 제어 로직을 포함하는 반도체 메모리 장치의 동작 방법에서는 커맨드 및 어드레스 신호에 기초하여 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인을 활성화하고, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정한다.
예시적인 실시예에 있어서, 상기 제어 로직은 상기 어드레스 신호에 기초하여 상기 제1 워드라인으로부터 일정한 간격 내에 위치하는 메모리 셀 로우들을 포함하는 존을 상기 킵-어웨이 존으로 설정할 수 있다.
예시적인 실시예에 있어서, 상기 제어 로직은 상기 어드레스 신호의 적어도 일부 비트에 기초하여 상기 복수의 서브 어레이들을 복수의 서브 어레이 그룹들로 구분하고, 상기 제1 메모리 셀 로우가 속하는 서브 어레이 그룹에 인접하는 서브 어레이 그룹들을 상기 킵-어웨이 존으로 설정할 수 있다.
예시적인 실시예에 있어서, 상기 제1 워드라인에 대한 제1 제1 로우 사이클은 상기 킵-어웨이 존 이외의 영역의 제2 서브 어레이에 속하는 제2 메모리 셀 로우에 연결되는 제2 워드라인에 대한 제2 로우 사이클과 적어도 부분적으로 중첩할 수 있다.
상기 제1 로우 사이클의 프리차지 시간은 상기 제2 로우 사이클의 워드라인 인에이블 시간과 중첩할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 반도체 메모리 장치의 제어 로직은 각각이 복수의 서브 어레이들을 포함하는 뱅크 어레이들에 대한 액세스를 제어하되 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정하여 타이밍 파라미터를 보완할 수 있고, 병행화(parallelism) 효율을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 메모리 시스템의 개략적인 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 반도체 메모리 장치의 구성을 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 도 3의 반도체 메모리 장치의 예를 나타내는 블록도이다.
도 5는 도 3에 도시된 뱅크들 각각을 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 도 3의 반도체 메모리 장치의 예를 나타내는 블록도이다.
도 7은 도 3의 반도체 메모리 장치에서 제1 뱅크의 구조를 구체적으로 설명하는 도면이다.
도 8은 도 7에서 인접한 서브 어레이들을 보다 상세히 나타내는 도면이다.
도 9는 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 도면이다.
도 10은 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 다른 도면이다.
도 11은 도 10에 따라 킵-어웨이 존을 동적으로 설정하는 경우 킵-어웨이 존이 이동(moving)하는 것을 나타낸다.
도 12는 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 또 다른 도면이다.
도 13은 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 또 다른 도면이다.
도 14는 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 또 다른 도면이다.
도 15는 본 발명의 일 실시예에 따라 도 7의 제1 뱅크에서 로우 디코더의 구성을 나타내는 블록도이다.
도 16은 본 발명의 일 실시예에 따른 도 15의 워드라인 드라이버들 중 하나의 구성을 나타낸다.
도 17은 도 3의 메모리 장치의 동작 타이밍을 설명하는 타이밍도이다.
도 18은 본 발명의 실시예에 따른 반도체 메모리 장치를 나타내는 구조도이다.
도 19는 본 발명의 실시예에 따른 반도체 메모리 장치가 적용된 메모리 시스템 나타내는 블록도이다.
도 20은 본 발명의 실시예에 따른 반도체 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 21은 본 발명의 실시예들에 따른 반도체 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 전자 시스템을 나타내는 블록도이다.
도 1을 참조하면, 전자 시스템(10)은 호스트(20) 및 메모리 시스템(30)을 포함할 수 있다. 메모리 시스템(30)은 메모리 컨트롤러(100) 및 복수의 반도체 메모리 장치들(200a~200k)을 포함할 수 있다.
호스트(20)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(30)과 통신할 수 있다. 또한 호스트(20)와 메모리 시스템(30)간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 컨트롤러(Memory Controller; 100)는 메모리 시스템(Memory System; 30)의 동작을 전반적으로 제어하며, 호스트(20)와 메모리 장치들(200a~200k) 사이의 전반적인 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(100)는 호스트(20)의 요청에 따라 반도체 메모리 장치들(200a~200n)을 제어하여 데이터를 기입하거나(write) 데이터를 독출한다(read).
또한, 메모리 컨트롤러(100)는 반도체 메모리 장치들(200a~200k)을 제어하기 위한 동작 커맨드(command)들을 인가하여, 메모리 장치들(200a~200k)의 동작을 제어한다.
실시예에 따라, 반도체 메모리 장치들(200a~200k) 각각은 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)일 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 메모리 시스템의 개략적인 구성을 나타내는 블록도이다.
도 2에서는 메모리 컨트롤러(100)에 대응되는 하나의 반도체 메모리 장치(200a)만을 예로 들어 설명한다.
도 2를 참조하면, 메모리 시스템(30)은 메모리 컨트롤러(100)와 반도체 메모리 장치(200a)를 포함할 수 있다. 메모리 컨트롤러(100)와 반도체 메모리 장치(200a)는 각각 대응하는 커맨드 핀(101, 201), 어드레스 핀(102, 202) 및 데이터 핀(103, 203)을 통하여 서로 연결될 수 있다. 커맨드 핀(101, 201)들은 커맨드 전송선(TL1)을 통하여 커맨드 신호(CMD)를 전송하고, 어드레스 핀들(102, 202)은 어드레스 전송선(TL2)을 통하여 어드레스 신호(ADDR)를 전송하고, 데이터 핀들(103, 203)은 데이터 전송선(TL3)을 통하여 데이터(DQ)를 교환할 수 있다.
도 1 및 도 2를 참조하면, 메모리 컨트롤러(100)는 호스트(20)의 요청에 기초하여 데이터 핀(103, 203)을 통해 반도체 메모리 장치(200a)로 데이터를 입력하거나 반도체 메모리 장치(200a)로부터 데이터를 출력할 수 있다. 또한, 메모리 컨트롤러(100)는 어드레스 핀(102, 202)을 통해 반도체 메모리 장치(200a)로 어드레스를 입력하거나, 메모리 장치(201)로부터 어드레스를 출력할 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2의 반도체 메모리 장치의 구성을 나타내는 블록도이다.
도 3을 참조하면, 반도체 메모리 장치(200a)는 제어 로직(210), 어드레스 레지스터(220), 뱅크 제어 로직(230), 로우 어드레스 멀티플렉서(240), 컬럼 어드레스 래치(250), 로우 디코더(260), 컬럼 디코더(270), 메모리 셀 어레이(300), 센스 앰프부(285), 입출력 게이팅 회로(290), 데이터 입출력 버퍼(295) 및 리프레쉬 카운터(245)를 포함할 수 있다.
상기 메모리 셀 어레이(300)는 제1 내지 제8 뱅크 어레이들(310~380)을 포함할 수 있다. 또한, 상기 로우 디코더(260)는 제1 내지 제8 뱅크 어레이들(310~380)에 각각 연결된 제1 내지 제8 뱅크 로우 디코더들(260a~260h)을 포함하고, 상기 컬럼 디코더(270)는 제1 내지 제8 뱅크 어레이들(310~380)에 각각 연결된 제1 내지 제8 뱅크 컬럼 디코더들(270a~270h)을 포함하며, 상기 센스 앰프부(285)는 제1 내지 제8 뱅크 어레이들(310~380)에 각각 연결된 제1 내지 제8 뱅크 센스 앰프들(285a~285h)을 포함할 수 있다. 제1 내지 제8 뱅크 어레이들(310~380), 제1 내지 제8 뱅크 센스 앰프들(285a~285h), 제1 내지 제8 뱅크 칼럼 디코더들(270a~270h) 및 제1 내지 제8 뱅크 로우 디코더들(260a~260h)은 제1 내지 제8 뱅크들을 각각 구성할 수 있다. 제1 내지 제8 뱅크 어레이들(310~380) 각각은 복수의 워드라인들과 복수의 비트라인들 및 워드라인들과 비트라인들이 교차하는 지점에 형성되는 복수의 동적 메모리 셀들을 포함할 수 있다. 도 3에는 8개의 뱅크들을 포함하는 반도체 메모리 장치(200a)의 예가 도시되어 있으나, 실시예에 따라, 반도체 메모리 장치(200a)는 임의의 수의 뱅크들을 포함할 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(100)로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터(220)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하며, 수신된 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치(250)에 제공할 수 있다.
뱅크 제어 로직(230)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 제1 내지 제8 뱅크 로우 디코더들(260a~260h) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제8 뱅크 컬럼 디코더들(270a~270h) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 카운터(245)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 로우 어드레스(RA)로서 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스(RA)는 제1 내지 제8 뱅크 로우 디코더들(260a~260h)에 각각 인가될 수 있다.
제1 내지 제8 뱅크 로우 디코더들(260a~260h) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스(RA)를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 어드레스 래치(250)는 어드레스 레지스터(220)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 또한, 컬럼 어드레스 래치(250)는, 버스트 모드에서, 수신된 컬럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 컬럼 어드레스 래치(250)는 일시적으로 저장된 또는 점진적으로 증가된 컬럼 어드레스(COL_ADDR)를 제1 내지 제8 뱅크 컬럼 디코더들(270a~270h)에 각각 인가할 수 있다.
제1 내지 제8 뱅크 컬럼 디코더들(270a~270h) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 컬럼 디코더는 입출력 게이팅 회로(290)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제8 뱅크 어레이들(310~380)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 제1 내지 제8 뱅크 어레이들(310~380)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제8 뱅크 어레이들(310~380) 중 하나의 뱅크 어레이에서 독출될 데이터(DQ)는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터(DQ)는 데이터 입출력 버퍼(295)를 통하여 상기 메모리 컨트롤러에 제공될 수 있다. 제1 내지 제8 뱅크 어레이들(310~380) 중 하나의 뱅크 어레이에 기입될 데이터(DQ)는 상기 메모리 컨트롤러로부터 데이터 입출력 버퍼(295)에 제공될 수 있다. 데이터 입출력 버퍼(295)에 제공된 데이터(DQ)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다.
제어 로직(210)은 반도체 메모리 장치(200a)의 동작을 제어할 수 있다. 예를 들어, 제어 로직(210)은 반도체 메모리 장치(200a)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직(200a)은 상기 메모리 컨트롤러로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(211) 및 반도체 메모리 장치(200a)의 동작 모드를 설정하기 위한 모드 레지스터(212)를 포함할 수 있다.
예를 들어, 커맨드 디코더(211)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 상기 제어 신호들을 생성할 수 있다. 또한 모드 레지스터(212)는 어드레스 레지스터(220)로부터 제공되는 어드레스 신호에 기초한 모드 레지스터 셋에 따라서 제1 내지 제8 뱅크 어레이들(310~380)을 액세스할 때, 서브 어레이의 크기, 활성화되는 서브 어레이의 크기를 설정할 수 있다. 제어 로직(210)은 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 메모리 셀 어레이(300)에 대한 액세스를 제어하되 제1 내지 제8 뱅크 어레이들(310~380) 각각에 구비되는 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정할 수 있다. 제어 로직(210)은 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 액티브 신호(ACT)와 프리차지 신호(PRE)를 생성하고, 생성된 액티브 신호(ACT)와 프리차지 신호(PRE)를 로우 디코더(260)에 제공할 수 있다. 로우 디코더(260)는 액티브 신호(ACT)와 프리차지 신호(PRE)에 기초하여 선택된 워드라인을 구동할 수 있다.
따라서 반도체 메모리 장치(200a)에서는 킵-어웨이 존을 물리적 블록에 따라 설정하는 종래의 반도체 메모리 장치와는 달리 킵-어웨이 존을 동적으로 설정할 수 있다. 따라서 메모리 장치의 공급회사나 세대에 관계없이 메모리 컨트롤러(100)를 이용하여 킵-어웨이 존을 설정할 수 있어, 타이밍 파라미터들을 감소시킬 수 있다.
반도체 메모리 장치(200a)에서 타이밍 파라미터들에는 로우 사이클 시간(Row cycle time, tRC), 라스-투-카스 지연(/RAS to /CAS delay, tRCD), 기입 리커버리 시간(Write recovery time, tWR), 로우 프리차지 시간(tRP), 로우 액티브-투-로우 액티브 지연(Row Active to Row Active delay: tRRD) 등의 타이밍(core-timing) 파라미터들이 있다. tRC 파라미터는 액티브 명령과 다음 액티브 명령 사이의 시간을 나타낸다. tRCD 파라미터는 /RAS 신호 인가 후/CAS 신호 인가 사이의 시간을 나타내고, 로우 액티브 신호와 칼럼 액티브 신호 사이의 시간을 의미한다. tWR 파라미터는 워드라인 인에이블 후 데이터를 메모리 셀에 기입하는 시간을 나타낸다. tRP 파라미터는 tWR시간 후 다음 액티브 명령을 준비하기 위하여 비트라인을 프리차지시키는 시간을 나타낸다. tRRD 파라미터는 로우 액티브 신호와 로우 액티브 신호 사이의 시간을 나타내고, 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간을 의미한다.
도 4는 본 발명의 일 실시예에 따른 도 3의 반도체 메모리 장치의 예를 나타내는 블록도이다.
도 4를 참조하면, 반도체 메모리 장치(400)는 복수개의 메모리 셀들이 행들 및 열들로 배열되는 복수의 뱅크들(410~480)을 포함한다. 복수의 뱅크들(410~480) 각각은, 도 5와 같이, 복수개의 워드라인들(WLs), 복수개의 비트라인들(BLs), 그리고 워드라인들(WLs)과 비트라인들 (BLs) 사이의 교차점에 배치되는 복수개의 메모리 셀들(MCs)을 포함한다. 각 메모리 셀(MC)은 DRAM 셀 구조를 갖는다. 메모리 셀들(MCs)이 연결되는 워드라인들(WLs)을 뱅크(410~480)의 로우들(rows)이라고 정하고, 메모리 셀들(MCs)이 연결되는 비트라인들(BLs)을 뱅크(410~480)의 칼럼들(columns)이라고 정할 수 있다.
도 4에서는 메모리 장치(400)가 8개의 뱅크들로 구성되는 예에 대하여 설명된다. 메모리 장치(400)는 8개의 뱅크들(410~480) 이외에 다양한 수의 뱅크들을 포함할 수 있다.
복수의 뱅크들(410~480)에서, 제1 뱅크(410)는 제1 서브 뱅크(411), 제2 서브 뱅크(412), 제1 로우 디코더(413), 제2 로우 디코더(414), 제1 칼럼 디코더(415), 그리고 제2 칼럼 디코더(416)를 포함할 수 있다. 또한 제2 뱅크(420)는 제1 서브 뱅크(421), 제2 서브 뱅크(422), 제1 로우 디코더(423), 제2 로우 디코더(424), 제1 칼럼 디코더(425), 그리고 제2 칼럼 디코더(426)를 포함할 수 있다. 제3 내지 제8 뱅크들(430~480) 각각의 구성은 제1 및 제2 뱅크들(410, 420) 각각의 구성과 동일하다. 제1 로우 디코더(113)와 제2 로우 디코더(114)는 뱅크 어드레스(BANK_ADDR)와 로우 어드레스(RA)를 수신할 수 있다. 제1 칼럼 디코더(115)와 제2 칼럼 디코더(116)는 칼럼 어드레스들(미도시)을 수신할 수 있다. 뱅크 어드레스(BANK_ADDR)에 따라 다수개의 뱅크들(410~480) 중 하나의 뱅크가 선택되고, 로우 어드레스들(RA)과 칼럼 어드레스들(미도시)에 따라 선택된 뱅크 내 메모리 셀들이 어드레싱될 수 있다.
제1 뱅크(410)는 제1 서브 뱅크(411)와 제2 서브 뱅크(412)로 구분될 수 있다. 제1 서브 뱅크(411)와 제2 서브 뱅크(412)는 메모리 셀들(MCs)의 워드라인들(WLs)이 배열되는 방향, 즉 로우 방향으로 배열되는 것을 볼 수 있다. 제1 서브 뱅크(411)는 제1 로우 디코더(113)와 제1 칼럼 디코더(415)에 연결될 수 있다. 제1 서브 뱅크(411)의 메모리 셀들은 제1 로우 디코더(413)와 제1 칼럼 디코더(415)에 의해 어드레싱될 수 있다. 제2 서브 뱅크(412)는 제2 로우 디코더(414)와 제2 칼럼 디코더(416)에 연결될 수 있다. 제2 서브 뱅크(412)의 메모리 셀들은 제2 로우 디코더(414)와 제2 칼럼 디코더(416)에 의해 어드레싱될 수 있다.
제1 서브 뱅크(411)와 제2 서브 뱅크(412)는, 제1 로우 디코더(413)와 제2 로우 디코더(414)로 제공되는 로우 어드레스 신호(RA) 중 어느 하나의 비트에 의해 선택될 수 있다. 예컨대, 로우 어드레스 신호의 MSB 신호에 의해 제1 서브 뱅크(411) 또는 제2 서브 뱅크(112)가 선택될 수 있다.
제1 서브 뱅크(411)와 제2 서브 뱅크(412)는 각각의 데이터 라인 센스 앰프 블록(417, 418)과 연결되고, 서로 독립된 데이터 입출력 라인들(I/O1, I/O2)과 연결될 수 있다. 제1 서브 뱅크(411)에서 독출된 데이터는 제1 데이터 라인 센스 앰프 블록(417)과 제1 데이터 입출력 라인들(I/O1)을 통하여 출력될 수 있다. 제2 서브 뱅크(412)에서 독출된 데이터는 제2 데이터 라인 센스 앰프(418)과 제2 데이터 입출력 라인들(I/O2)을 통하여 출력될 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 3의 반도체 메모리 장치의 예를 나타내는 블록도이다.
도 6을 참조하면, 반도체 메모리 장치(500)는 스택 뱅크 아키텍쳐를 갖는 다수개의 메모리 뱅크들(BANK0~BANK7)을 포함한다. 메모리 뱅크들(BANK0~BANK7)은 노이즈 분산을 위하여 분리 배치될 수 있다. 메모리 뱅크들(BANK0~BANK7)은 메모리 장치(500)의 중앙에 배열되는 패드들(Pads)을 기준으로 4분면(50A, 50B, 50C, 50D)에 나누어 배치될 수 있다. 다수개의 메모리 뱅크들(BANK0~BANK7) 각각도 도 5에 도시된 바와 같이 복수개의 워드라인들(WLs), 복수개의 비트라인들(BLs), 그리고 워드라인들(WLs)과 비트라인들 (BLs) 사이의 교차점에 배치되는 복수개의 메모리 셀들(MCs)을 포함할 수 있다.
제1 뱅크(BANK0)는 제1 사분면(50A)과 제4 사분면(50D)에 나누어 배치되고, 제2 뱅크(BANK1)는 제2 사분면(50B)과 제3 사분면(50C)에 나누어 배치될 수 있다. 나머지 짝수번 뱅크들(BANK2, BANK4, BANK6)은 제1 사분면(50A)과 제4 사분면(50D)에 나누어 배치될 수 있다. 나머지 홀수번 뱅크들(BANK3, BANK5, BANK7)은 제2 사분면(50B)과 제3 사분면(50C)에 나누어 배치될 수 있다.
제1 뱅크(BANK0)는 제1 사분면(50A)에 배치된 제1 메모리 셀 어레이 블록(510a)과 제4 사분면(50D)에 배치된 제2 메모리 셀 어레이 블록(510b)으로 구성될 수 있다. 제2 뱅크(BANK1)는 제2 사분면(50B)에 배치된 제1 메모리셀 어레이 블록(520a)과 제3 사분면(50C)에 배치된 제2 메모리 셀 어레이 블록(520b)으로 구성될 수 있다. 제3 뱅크(BANK2)는 제1 사분면(50A)에 배치된 제1 메모리 셀 어레이 블록(530a)과 제4 사분면(50D)에 배치된 제2 메모리 셀 어레이 블록(530b)으로 구성될 수 있다.
나머지 짝수번 뱅크들(BANK4, BANK6) 각각도 제1 사분면(50A)에 배치되는 제1 메모리 셀 어레이 블록과 제4 사분면(50D)에 배치되는 제2 메모리 셀 어레이 블록으로 구성될 수 있다. 나머지 홀수번 뱅크들(BANK3, BANK5, BANK7) 각각도 제2 사분면(50B)에 배치되는 제1 메모리 셀 어레이 블록과 제3 사분면(50C)에 배치되는 제2 메모리 셀 어레이 블록으로 구성될 수 있다.
메모리 장치(500)의 제1 사분면(50A)을 살펴보면, 제1 뱅크(BANK0)의 제1 메모리 셀 어레이 블록(510a)과 제3뱅크(BANK2)의 제1 메모리 셀 어레이 블록(530a)이 스택된 스택 뱅크 구조를 갖는다. 제1 뱅크(BANK0)의 제1 메모리 셀 어레이 블록(510a)는 2개의 어레이 그룹들(511, 512)로 구분될 수 있다. 제3 뱅크(BANK2)의 제1 메모리 셀 어레이 블록(530a)도 2개의 서브 어레이 그룹들(531, 532)로 구분될 수 있다. 제1 뱅크(BANK0)의 서브어레이 그룹들(511, 512)과 제3 뱅크(BANK2)의 서브 어레이 그룹들(531, 532)은 메모리 셀들의 비트라인들이 배열되는 방향, 즉 칼럼 방향으로 배열되는 것을 볼 수 있다.
제1 뱅크(BANK0)와 제3 뱅크(BANK3)의 제1 메모리 셀 어레이 블록들(510a, 530a)은 로우 디코더(513)를 사이에 두고 양분되어 있다. 양분된 제1 메모리 셀 어레이 블록들(510a, 530a)은 로우 디코더(513)와 제1 및 제2 칼럼 디코더(515, 516)와 연결될 수 있다. 양분된 제1 메모리 셀 어레이 블록들(510a, 530a)의 메모리 셀들은 로우 디코더(513)와 제1 및 제2 칼럼 디코더(515, 516)에 의해 어드레싱될 수 있다.
로우 디코더(513)는 뱅크 어드레스들(BAs)과 로우 어드레스들(RAs)을 수신할 수 있다. 제1 및 제2 칼럼 디코더들(515, 516)은 칼럼 어드레스들(미도시)을 수신할 수 있다. 뱅크 어드레스들(BAs)에 따라 제1 및 제3 뱅크들(BANK0, BANK3) 중 하나의 뱅크가 선택되고, 로우 어드레스들(RAs)과 칼럼 어드레스들(미도시)에 따라 선택된 뱅크 내 서브 메모리 셀 어레이 블록들(511, 512, 531, 532)의 메모리 셀들이 어드레싱될 수 있다.
제1 뱅크(BANK0)의 제1 서브 어레이 그룹(511)과 제2 서브 어레이 그룹(512)은 로우 디코더(513)로 제공되는 로우 어드레스 신호들(RAs) 중 어느 하나의 비트에 의해 선택될 수 있다. 예컨대, 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 제1 서브 어레이 그룹(511) 또는 제2 서브 어레이 그룹(512)이 선택될 수 있다. 제1 서브 어레이 그룹(511)은 /RAMSB 신호에 의해 선택되고, 제2 서브 어레이 그룹(512)은 RAMSB에 의해 선택될 수 있다.
제1 및 제3 뱅크들(BANK0, BANK2)과 동일하게, 제5 및 제7 뱅크(BANK4, BANK6)도 2개의 서브 어레이 그룹들로 구분되는 메모리 셀 어레이 블록들이 스택된다. 제5 및 제7 뱅크(BANK4, BANK6)의 서브 어레이 그룹들은 로우 디코더(513)로 제공되는 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 선택될 수 있다.
다른 사분면(50B, 50C, 50D)의 메모리 뱅크들(BANK0 - BANK7)도 2개의 서브 어레이 그룹들로 구분되는 메모리 셀 어레이 블록들이 스택된다. 메모리 뱅크들(BANK0 - BANK7) 내 서브 어레이 그룹들은 해당 사분면(50B, 50C, 50D)에 배치된 로우 디코더로 제공되는 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 선택될 수 있다.
도 7은 도 3의 반도체 메모리 장치에서 제1 뱅크의 구조를 구체적으로 설명하는 도면이다.
도 8은 도 7에서 인접한 서브 어레이들(305)을 보다 상세히 나타내는 도면이다.
도 3, 도 7 및 도 8을 참조하면, 제1 뱅크(301)는 제1 뱅크 어레이(310), 로우 디코더(260a) 및 칼럼 디코더(270a)를 포함하여 구성될 수 있다.
제1 뱅크 어레이(310)는 복수의 서브 어레이들(또는 메모리 블록들, 311a~318a, 311b~318b)을 포함할 수 있다. 복수의 서브 어레이들(311a~318a, 311b~318b)들 각각은 적어도 두 개의 메모리 셀 로우들(즉 두개의 워드라인)을 포함할 수 있다. 서브 어레이들(311a~318a)은 데이터 입출력 라인들(미도시)과 데이터 라인 센스 앰프 블록(미도시)을 공유하도록 설계될 수 있다. 서브 어레이들(311b~318b)은 데이터 입출력 라인들(미도시)과 데이터 라인 센스 앰프 블록(미도시)을 공유하도록 설계될 수 있다.
서브 어레이(314a)는 서브 어레이(314a)의 위 아래에 배치되는 비트 라인 센스 앰프 블록들(307, 309)과 연결될 수 있다. 비트라인 센스 앰프 블록(307)은 서브 어레이(313a)와 연결될 수 있다. 비트 라인 센스 앰프 블록(307)은 서브 어레이들(313a, 314a)에 공유될 수 있다. 비트라인 센스 앰프 블록(309)는 서브 어레이(315a)와 연결될 수 있다. 비트 라인 센스 앰프 블록(309)은 서브 어레이들(314a, 315a)에 공유될 수 있다.
서브 어레이(314a)에서, 하나의 워드라인(또는 제1 워드라인, WL1)이 인에이블되면, 워드라인(WL1)과 연결된 메모리 셀들의 데이터들은 비트라인 센스 앰프 블록들(307, 309)로 전달되어 감지 증폭될 수 있다. 이 경우, 비트 라인 센스 앰프 블록(307)과 연결되는 서브 어레이(313a)와 비트 라인 센스 앰프 블록(309)과 연결되는 서브 어레이(315a)는 비활성화되어야 한다. 즉, 활성화되는 서브 어레이(314a)에 인접한 서브 어레이들(313a, 315a)은 비활성화되어야 한다. 비활성화되는 서브 어레이들(313a, 315a)은 킵 어웨이 존(keep away zone)으로 칭할 수 있다.
활성화된 서브 어레이(314a)의 킵 어웨이 존을 벗어난 영역의 서브 어레이, 예컨대 서브 어레이(312a, 예를 들어 워드라인(제2 워드라인, WL2))를 활성화시킬 수 있다. 서브 어레이(312a)가 활성화되면, 서브 어레이(312a)에 인접한 서브 어레이들(311a, 313a)은 킵 어웨이 존에 속하므로 비활성화되어야 한다.
한편, 서브 어레이(317a, 예를 들어 워드라인(WL3))가 활성화될 수 있다. 서브 어레이(317a)가 활성화되면, 서브 어레이(316a)와 서브 어레이(318a)는 킵 어웨이 존에 속하므로 비활성화되어야 한다.
이렇게 제1 서브 어레이에 속하는 제1 워드라인(WL1)이 활성화되는 경우 제1 워드라인(WL1)에 연결되는 메모리 셀들과 비트라인 센스 앰프 블록들을 공유하는 메모리 셀들의 서브 어레이들은 킵-어웨이 존으로서 비활성화되어야 한다. 이러한 킵-어웨이 존을 설정할 때, 종래의 반도체 메모리 장치에서는 물리적 메모리 블록을 기준으로 킵-어웨이 존을 설정하였다. 물리적 메모리 블록의 크기는 반도체 메모리 장치의 제조 회사나 반도체 메모리 장치의 공정 세대에 따라 달라질 수 있으므로, 제조 회사나 세대가 달라지면, 킵-어웨이 존을 새로 설정해야 하는 문제점이 있었다. 하지만 본 발명의 실시예에 따른 반도체 메모리 장치에서는 이러한 킵-어웨이 존을 제조 회사나 공정에 관계없이 활성화되는 워드라인을 기준으로 동적으로 설정할 수 있다.
도 9는 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 도면이다.
도 9를 참조하면, 도 3의 제어 로직(210)은 활성화되는 워드라인(ACTR)의 로우 어드레스를 기초로 일정한 간격들(KAZU, KAZB)을 산출하여 활성화되는 워드라인(ACTR)을 기준으로 일정한 간격들(KAZU, KAZB) 내에 속하는 메모리 셀 로우들을 포함하는 존을 킵-어웨이 존(KAZ)으로 설정함을 알 수 있다. 킵-어웨이 존(KAZ) 이외의 영역은 오버랩 가능 영역들(OR1, OR2)이다. 킵-어웨이 존(KAZ)에 속하는 메모리 셀 로우들을 비활성화되어야 하고, 오버랩 가능 영역들(OR1, OR2)에 속하는 메모리 셀 로우들은 활성화될 수 있다. 즉, 활성화되는 워드라인(ACTR)이 제1 서브 어레이의 제1 메모리 셀 로우들이 연결되는 제1 워드라인인 경우에, 도 3의 제어 로직(210)은 제1 워드라인에 대한 제1 로우 사이클을 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 오버랩 가능 영역들(OR1, OR2)에 속하는 제2 서브 어레이의 제2 메모리 셀 로우들에 연결되는 제2 워드라인에 대한 제2 로우 사이클과 부분적으로 중첩시켜 제1 메모리 셀 로우와 제2 메모리 셀 로우를 액세스할 수 있다. 예를 들어, 도 3의 제어 로직(210)은 활성화되는 워드라인(ACTR)의 로우 어드레스를 기초로 2K의 워드라인들을 포함하는 간격들(KAZU, KAZB)을 산출할 수 있다.
도 10은 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 다른 도면이다.
도 10을 참조하면, 제어 로직(210)은 어드레스 레지스터(220)로부터 제공되는 어드레스 신호(ADDR)의 적어도 일부에 기초하여 뱅크 어레이(310)에 포함되는 복수의 서브 어레이들을 복수의 서브 어레이 그룹들(311~318)로 구분하고, 활성화되는 워드라인(ACTR)이 속하는 서브 어레이 그룹(314)과 서브 어레이 그룹(314)에 인접하는 서브 어레이 그룹들(313, 315)을 킵-어웨이 존(KAZ1)으로 설정할 수 있다. 이 때, 서브 어레이 그룹들(311~318) 각각에는 적어도 하나의 서브 어레이가 포함될 수 있다. 여기서 제어 로직(210)은 활성화되는 워드라인(ACTR)이 속하는 서브 어레이 그룹(314)을 활성화 서브 어레이 그룹(도 11의 ACTRG)으로 설정할 수 있다.
예를 들어, 활성화되는 워드라인(ACTR)을 지정하는 로우 어드레스(RA)가 '10011011011110'인 경우, 로우 어드레스의 상위 3 비트에 기초하여 뱅크 어레이(310)에 포함되는 복수의 서브 어레이들을 복수의 서브 어레이 그룹들(311~318)로 구분할 수 있다. 여기서 서브 어레이 그룹(314)에는 활성화되는 워드라인(ACTR)에 연결되는 메모리 셀 로우가 속하게 된다. 킵-어웨이 존(KAZ1)에 속하지 않는 서브 어레이 그룹들(311, 312, 316, 318)은 활성화될 수 있다.
도 11은 도 10에 따라 킵-어웨이 존을 동적으로 설정하는 경우 킵-어웨이 존이 이동(moving)하는 것을 나타낸다.
도 11을 참조하면, 활성화되는 워드라인에 따라 활성화 서브 어레이 그룹(ACTRG)이 결정되고, 활성화 서브 어레이 그룹(ACTRG)과 활성화 서브 어레이 그룹(ACTRG)에 인접하는 서브 어레이 그룹들이 킵-어웨이 존(KAZ)으로 설정되고, 이에 따라 오버랩 가능 영역(ORG)이 동적으로 결정됨을 알 수 있다.
도 12는 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 또 다른 도면이다.
도 12에서는 도 10에서와 같이, 로우 어드레스의 상위 3 비트에 기초하여 뱅크 어레이(310)에 포함되는 복수의 서브 어레이들을 복수의 서브 어레이 그룹들(311~318)로 구분되는 경우에 활성화 서브 어레이 그룹(ACTRG)이 경계를 가지고 구분되는 것을 나타낸다. 도 12의 경우에는 인접한 두 개의 서브 어레이 그룹이 하나의 활성화 서브 어레이 그룹(ACTRG)으로 설정되고, 이에 따라 킵-어웨이 존(KAZ)과 오버랩 가능 영역(ORG)이 설정됨을 알 수 있다.
도 13은 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 또 다른 도면이다.
도 13을 참조하면, 킵 어웨이 존(KAZ2)이 활성화 서브 어레이 그룹(314)에 인접하는 서브 어레이 그룹들(313, 315) 및 서브 어레이 그룹들(313, 315)에 인접하는 서브 어레이 그룹들(312, 316)을 포함함을 알 수 있다. 이러한 킵-어웨이 존에 포함되는 서브 어레이 그룹들의 수는 어드레스 신호(ADDR)에 기초하여 모드 레지스터(212)가 설정할 수 있다. 즉 모드 레지스터 셋에 의하여 킵-어웨이 존에 포함되는 서브 어레이 그룹들의 수를 가변할 수 있다. 즉 모드 레지스터 셋에 의하여 활성화 서브 어레이 그룹의 크기나 활성화 서브 어레이 그룹에 인접하는 킵-어웨이 서브 어레이 그룹의 크기를 가변할 수 있다.
도 14는 도 3의 반도체 메모리 장치에서 킵-어웨이 존을 동적으로 설정하는 것을 설명하기 위한 또 다른 도면이다.
도 14를 참조하면, 제어 로직(210)은 어드레스 레지스터(220)로부터 제공되는 어드레스 신호(ADDR)의 적어도 일부에 기초하여 뱅크 어레이(310)에 포함되는 복수의 서브 어레이들을 복수의 서브 어레이 그룹들(3111, 3112, ..., 3181, 3182)로 구분하고, 활성화되는 워드라인(ACTR)이 속하는 서브 어레이 그룹(2141)과 서브 어레이 그룹(3141)에 인접하는 서브 어레이 그룹들(3132, 3142)을 킵-어웨이 존(KAZ)으로 설정할 수 있다. 이 때, 서브 어레이 그룹들(3111, 3112, ..., 3181, 3182) 각각에는 적어도 두개의 서브 어레이가 포함될 수 있다.
예를 들어, 활성화되는 워드라인(ACTR)을 지정하는 로우 어드레스(RA)가 '10011011011110'인 경우, 로우 어드레스의 상위 4 비트에 기초하여 뱅크 어레이(310)에 포함되는 복수의 서브 어레이들을 복수의 서브 어레이 그룹들복수의 서브 어레이 그룹들(3111, 3112, ..., 3181, 3182)로 구분할 수 있다. 이러한 서브 어레이 그룹의 크기는 어드레스 신호(ADDR)에 기초하여 모드 레지스터(212)가 설정할 수 있다. 즉 모드 레지스터 셋에 의하여 서브 어레이 그룹의 크기를 가변할 수 있다.
도 15는 본 발명의 일 실시예에 따라 도 7의 제1 뱅크에서 로우 디코더의 구성을 나타내는 블록도이다.
도 15를 참조하면, 로우 디코더(260a)는 디코더(261) 및 복수의 워드라인 드라이버들(262, 263, 264, 265)을 포함할 수 있다. 워드라인 드라이버들(262, 263, 264, 265)은 각각 서브 어레이들(312a, 313a, 314a, 315a)에 각각 연결된다. 디코더(261)는 로우 어드레스(RA)를 디코딩하여 디코딩된 로우 어드레스(dRA)를 워드라인 드라이버들(262, 263, 264, 265)에 공통으로 인가한다. 또한 도 3의 제어 로직(210)은 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 액티브 신호(ACT)를 워드라인 드라이버들(262, 263, 264, 265))에 공통으로 인가하고, 프리차지 신호들(PRE1, PRE2, PRE0, PRE3)은 워드라인 드라이버들(262, 263, 264, 265)에 개별적으로 인가할 수 있다.
도 16은 본 발명의 일 실시예에 따른 도 15의 워드라인 드라이버들 중 하나의 구성을 나타낸다.
도 16을 참조하면, 워드라인 드라이버(264)는 전원 전압(VDD)과 상응하는 워드라인(WL1)에 연결되는 제1 노드(NO1) 사이에 연결되는 피모스 트랜지스터(2641), 제1 노드(NO1)와 접지 전압 사이에 연결되는 제1 및 제2 엔모스 트랜지스터들(2642, 2643) 및 워드라인(WL1)에 연결되는 래치(2644)를 포함할 수 있다. 래치(2644)는 백-투-백 구조로 연결되는 인버터들(2645, 2646)을 포함한다.
피모스 트랜지스터(2641)의 게이트에는 프리차지 신호(PRE)의 반전된 버전(/PRE0)이 인가되고, 제1 엔모스 트랜지스터(2642)의 액티브 신호(ACT)가 인가되고, 제2 엔모스 트랜지스터(2643)의 게이트에는 디코딩된 로우 어드레스(dRA1)가 인가될 수 있다. 여기서 액티브 신호(ACT)와 디코딩된 로우 어드레스(dRA1)는 레벨 타입이 아닌 펄스 타입의 신호로서 도 15의 워드라인 드라이버들(262, 263, 264, 265)에 공통으로 인가될 수 있다. 래치(2644)는 프리차지 신호(PRE)가 인가될 때까지 액티브 신호(ACT)를 래치하는 역할을 수행한다.
도 17은 도 3의 메모리 장치의 동작 타이밍을 설명하는 타이밍도이다.
도 3 내지 도 17을 참조하면, 서브 어레이(314a)에 대한 액티브 신호(ACT1)가 인가되고, tRCD 시간 후 워드라인(WL1)이 인에이블된다. 워드라인(WL1)은 서브 어레이(341a)내 선택되는 메모리 셀들에 연결된다. 워드라인(WL1)에 연결되는 선택된 메모리 셀들로 기입 동작이 수행된다. 서브 어레이(341a)에 대한 메모리 셀 데이터 기입 동작은 tWR' 시간 동안 이루어진다. tWR' 시간 후, 프리차지 신호(PRE0)에 의하여 서브 어레이(341a) 내 메모리 셀들의 비트라인들이 프리차지된다. 서브 어레이(341a)의 비트라인 프리차지 동작은 tRP 시간 동안 이루어진다. 이후 킵-어웨이 존(KAZ)에 속하는 서브 어레이(313a)에 대한 액티브 신호(ACT4)가 인가되고, 워드라인(WL4)가 인에이블되고, 메모리 셀 데이터 기입 동작이 수행되고, 비트라인 프리차지 동작이 수행될 수 있다. 액티브 신호(ACT1)가 인가되기 전부터 프리차지 신호(PRE0)가 인가된 후까지 워드라인(WL1)에 대한 디코딩된 로우 어드레스 신호(dRA1)가 펄스 타입으로 인가될 수 있고, 액티브 신호(ACT4)가 인가되기 전부터 프리차지 신호(PRE2)가 인가된 후까지 워드라인(WL4)에 대한 디코딩된 로우 어드레스 신호(dRA4)가 펄스 타입으로 인가될 수 있다.
오버랩 가능 영역에 속하는 서브 어레이(312a)에 대한 액티브 신호(ACT2)가 인가되고, tRCD 시간 후 워드라인(WL2)가 인에이블되고, 워드라인(WL2)은 오버랩 가능 영역에 속하는 서브 어레이(312a) 내 선택되는 메모리 셀들에 연결된다. 워드라인(WL2)에 연결되는 선택된 메모리 셀들로 기입 동작이 수행된다. 서브 어레이(312a)에 대한 메모리 셀 데이터 기입 동작은 tWR' 시간 동안 이루어진다. tWR' 시간 후, 프리차지 신호(PRE1)에 의하여 서브 어레이(312a) 내 메모리 셀들의 비트라인들이 프리차지된다. 서브 어레이(312a)의 비트라인 프리차지 동작은 tRP 시간 동안 이루어진다. 서브 어레이(312a)에 대한 액티브 신호(ACT2)가 다시 인가되고, 워드라인(WL2)이 인에이블될 수 있다. 액티브 신호(ACT2)가 인가되기 전부터 프리차지 신호(PRE1)가 인가된 후까지 워드라인(WL2)에 대한 디코딩된 로우 어드레스 신호(dRA2)가 펄스 타입으로 인가될 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치(200a)에서는 서브 어레이(314a)에 대한 액티브 신호(ACT1)와 킵-어웨이 존(KAZ)에 속하지 않는 오버랩 가능 영역에 속하는 서브 어레이(312a)에 대한 액티브 신호(ACT2)가 서로 다른 뱅크들 사이의 로우-투-로우 액티브 시간인 tRRD 시간 간격으로 인가될 수 있다. 따라서 연속적인 데이터 기입 동작이 tRRD 시간 간격으로 짤아짐에 따라 매번의 데이터 기입 동작에서 메모리 셀 데이터 기입 시간(tWR')를 길게 가질 수 있게 된다. 또한 워드라인(WL1)에 대한 제1 로우 사이클 타임(tRC1)과 킵-어웨이 존에 속하지 않는 워드라인(WL2)에 대한 제2 로우 사이클 타임(tRC)가 부분적으로 중첩할 수 있다. 즉, 워드라인(WL1)에 대한 프리차지 시간(tRP)은 워드라인(WL2)의 인에이블 시간(tWR')과 중첩할 수 있다. 그러므로 반도체 미세화 공정에 따라 길어지는 tWR 파라미터를 보완할 수 있고, 병행화(parallelism) 효율을 높일 수 있다.
도 18은 본 발명의 실시예에 따른 반도체 메모리 장치를 나타내는 구조도이다.
도 18에 도시된 바와 같이, 반도체 메모리 장치(600)는 다수의 반도체 레이어들(LA1 내지 LAn)을 구비할 수 있으며, 가장 아래에 위치하는 반도체 레이어(LA1)는 마스터 칩인 것으로 가정하며 또한 나머지 반도체 레이어들(LA2 내지 LAn)은 슬레이브 칩인 것으로 가정한다. 다수의 반도체 레이어들(LA1 내지 LAn)은 관통 실리콘 비아(TSV)를 통해 신호를 서로 송수신하며, 마스터 칩(LA1)은 외면에 형성된 도전 수단(미도시)을 통해 외부의 메모리 컨트롤러(미도시)와 통신한다. 마스터 칩으로서 제1 반도체 레이어(610)와 슬레이브 칩으로서 제n 반도체 레이어(620)를 중심으로 하여 반도체 장치(600)의 구성 및 동작을 설명하면 다음과 같다.
제1 반도체 레이어(610)는 슬레이브 칩들에 구비되는 메모리 영역(Memory region, 621)을 구동하기 위한 각종 주변 회로들을 구비한다. 예컨데, 제1 반도체 레이어(610)는 메모리의 워드라인을 구동하기 위한 로우 드라이버(X-Driver, 6101)와, 메모리의 비트라인을 구동하기 위한 칼럼 드라이버(Y-Driver, 6102)와, 데이터의 입출력을 제어하기 위한 데이터 입출력부(6103), 외부로부터 커맨드(CMD)를 입력받아 버퍼링하는 커맨드 버퍼(6104)와, 외부로부터 어드레스를 입력받아 버퍼링하는 어드레스 버퍼(6105) 등을 구비할 수 있다. 메모리 영역(621)은 도 3 내지 도 7을 참조하여 설명한 바와 같이 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들을 포함할 수 있다.
또한 제1 반도체 레이어(610)는 제어 로직(6107)을 더 포함할 수 있다. 제어 로직(6107)은 메모리 컨트롤러(미도시)로부터 제공되는 커맨드 및 어드레스 신호에 기초하여 메모리 영역(Memory region)에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정할 수 있다.
한편, 제n 반도체 레이어(620)는, 메모리 셀 어레이를 포함하는 메모리 영역(621)과 메모리 영역(621)의 데이터의 독출/기입을 위한 기타 주변 회로들, 예컨데 로우 디코더, 칼럼 디코더, 비트라인 센스앰프 등(미도시)이 배치되는 주변회로 영역(622)을 구비할 수 있다.
도 19는 본 발명의 실시예에 따른 반도체 메모리 장치가 적용된 메모리 시스템 나타내는 블록도이다.
도 19를 참조하면, 메모리 시스템(700)은 메모리 모듈(710) 및 메모리 컨트롤러(720)를 포함할 수 있다. 메모리 모듈(710)은 모듈 보드(Module Board) 상에 장착되는 적어도 하나의 반도체 메모리 장치(730)를 포함할 수 있다. 반도체 메모리 장치(730)는 도 3의 반도체 메모리 장치(200a)로 구현될 수 있다. 예컨대, 반도체 메모리 장치(730)는 DRAM 칩으로 구현될 수 있다. 또한, 각각의 반도체 메모리 장치(730)는 서로 적층된 복수의 반도체 칩들을 포함할 수 있다. 이 경우, 반도체 칩들은 적어도 하나의 마스터 칩(731)과 적어도 하나의 슬레이브 칩(732)을 포함할 수 있다. 서로 적층된 반도체 칩들 사이의 신호의 전달은 관통 실리콘 비아(TSV)를 통하여 수행될 수 있다.
마스터 칩(731)과 슬레이브 칩(732)은 도 3의 반도체 메모리 장치(200a)를 포함할 수 있다. 따라서 반도체 메모리 장치는 도 3 내지 도 7을 참조하여 설명한 바와 같이 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들과 뱅크 어레이들에 대한 액세스를 제어하는 제어 로직을 포함할 수 있다. 제어 로직은 메모리 컨트롤러(720)로부터 제공되는 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 뱅크 어레이들에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정할 수 있다.
메모리 모듈(710)은 시스템 버스를 통해 메모리 컨트롤러(720)와 통신할 수 있다. 시스템 버스를 통하며 복수의 단위 데이터들을 포함하는 데이터 블록(DTA), 커맨드/어드레스(CMD/ADD) 및 클록 신호(CLK) 등이 메모리 모듈(710)과 메모리 컨트롤러(720) 사이에서 송수신될 수 있다.
도 20은 본 발명의 실시예에 따른 반도체 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 20을 참조하면, 모바일 시스템(900)은 어플리케이션 프로세서(910), 통신(Connectivity)부(920), 반도체 메모리 장치(930), 비휘발성 메모리 장치(940), 사용자 인터페이스(950) 및 파워 서플라이(960)를 포함한다. 실시예에 따라, 모바일 시스템(900)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(910)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(910)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(910)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(910)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(920)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(920)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(920)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
반도체 메모리 장치(930)는 어플리케이션 프로세서(910)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 예를 들어, 반도체 메모리 장치(930)는 DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 동적 랜덤 액세스 메모리일 수 있다. 반도체 메모리 장치(930)는 도 3의 반도체 메모리 장치(200a)로 구현될 수 있다. 따라서 반도체 메모리 장치(200a)는 도 3 내지 도 7을 참조하여 설명한 바와 같이 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들과 뱅크 어레이들에 대한 액세스를 제어하는 제어 로직을 포함할 수 있다. 제어 로직은 메모리 컨트롤러(720)로부터 제공되는 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 뱅크 어레이들에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정할 수 있다.
비휘발성 메모리 장치(940)는 모바일 시스템(900)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(940)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(950)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(960)는 모바일 시스템(900)의 동작 전압을 공급할 수 있다. 또한, 실시예에 따라, 모바일 시스템(900)은 카메라 이미지 프로세서(Camera Image Processor; CIS)를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(900) 또는 모바일 시스템(900)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 21은 본 발명의 실시예들에 따른 반도체 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 21을 참조하면, 컴퓨팅 시스템(1100)은 프로세서(1110), 입출력 허브(1120), 입출력 컨트롤러 허브(1130), 적어도 하나의 메모리 모듈(1140) 및 그래픽 카드(1150)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(1100)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1110)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(1110)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1110)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 21에는 하나의 프로세서(1110)를 포함하는 컴퓨팅 시스템(1100)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1100)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(1110)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(1110)는 메모리 모듈(1140)의 동작을 제어하는 메모리 컨트롤러(1111)를 포함할 수 있다. 프로세서(1110)에 포함된 메모리 컨트롤러(1111)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(1111)와 메모리 모듈(1140) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(1140)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(1111)는 입출력 허브(1120) 내에 위치할 수 있다. 메모리 컨트롤러(1111)를 포함하는 입출력 허브(1520)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(1140)은 메모리 컨트롤러(1111)로부터 제공된 데이터를 저장하는 복수의 반도체 메모리 장치들을 포함할 수 있다. 상기 반도체 메모리 장치들 각각은 도 3의 반도체 메모리 장치(200a)로 구현될 수 있다. 따라서 반도체 메모리 장치들 각각은 도 3 내지 도 7을 참조하여 설명한 바와 같이 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들과 뱅크 어레이들에 대한 액세스를 제어하는 제어 로직을 포함할 수 있다. 제어 로직은 메모리 컨트롤러(720)로부터 제공되는 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 뱅크 어레이들에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정할 수 있다.
입출력 허브(1120)는 그래픽 카드(1150)와 같은 장치들과 프로세서(1110) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(1120)는 다양한 방식의 인터페이스를 통하여 프로세서(1510)에 연결될 수 있다. 예를 들어, 입출력 허브(1120)와 프로세서(1110)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 도 111에는 하나의 입출력 허브(1120)를 포함하는 컴퓨팅 시스템(1100)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1100)은 복수의 입출력 허브들을 포함할 수 있다.
입출력 허브(1120)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(1120)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(1150)는 AGP 또는 PCIe를 통하여 입출력 허브(1520)와 연결될 수 있다. 그래픽 카드(1150)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(1150)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(1120)는, 입출력 허브(1120)의 외부에 위치한 그래픽 카드(1150)와 함께, 또는 그래픽 카드(1150) 대신에 입출력 허브(1120)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(1520)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(1120)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(1130)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(1130)는 내부 버스를 통하여 입출력 허브(1120)와 연결될 수 있다. 예를 들어, 입출력 허브(1120)와 입출력 컨트롤러 허브(1130)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(1530)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(1130)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(1110), 입출력 허브(1120) 및 입출력 컨트롤러 허브(1130)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(1110), 입출력 허브(1120) 또는 입출력 컨트롤러 허브(1130) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명의 실시예들에 따르면 반도체 메모리 장치는 복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들과 뱅크 어레이들에 대한 액세스를 제어하는 제어 로직을 포함할 수 있고, 제어 로직은 커맨드 및 어드레스 신호에 기초하여 뱅크 어레이들에 대한 액세스를 제어하되, 상기 복수의 서브 어레이들 중 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인이 활성화되는 경우, 상기 제1 워드라인을 기준으로 비활성화되는 메모리 셀 로우들을 포함하는 킵-어웨이 존(keep-away zone)을 동적으로 설정할 수 있다. 따라서 반도체 미세화 공정에 따라 길어지는 타이밍 파라미터를 보완할 수 있고, 병행화(parallelism) 효율을 높일 수 있다.
본 발명은 메모리 컨트롤러와 반도체 메모리 장치들을 사용하는 시스템에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 캠코더(Camcoder), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 스마트 카드(Smart Card), 프린터(Printer) 등에 유용하게 이용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다. 상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 반도체 메모리 장치로서,
    복수의 메모리 셀들이 배열되며, 복수의 서브 어레이들로 구성되는 복수의 뱅크 어레이들을 포함하는 메모리 셀 어레이; 및
    상기 반도체 메모리 장치 외부로부터 제공되는 커맨드 신호 및 어드레스 신호에 기초하여 상기 메모리 셀 어레이에 대한 액세스를 제어하는 제어 로직을 포함하고,
    상기 제어 로직은, 상기 어드레스 신호에 따라 활성화된 제1 워드라인의 로우 어드레스를 기초로 상기 활성화된 제1 워드라인으로부터의 거리를 산출하고, 상기 복수의 서브 어레이들 중 상기 거리 내의 제1 서브 어레이의 제1 메모리 셀 로우를 포함하는 영역을 킵-어웨이 존(keep-away zone)으로 동적으로 설정하고,
    상기 킵-어웨이 존은 상기 활성화된 제1 워드라인을 기준으로 비활성화되는 복수의 메모리 셀 로우들을 포함하는 반도체 메모리 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제어 로직은 상기 어드레스 신호의 적어도 일부 비트에 기초하여 상기 복수의 서브 어레이들을 복수의 서브 어레이 그룹들로 구분하고, 상기 제1 메모리 셀 로우가 속하는 서브 어레이 그룹에 인접하는 서브 어레이 그룹들을 상기 킵-어웨이 존으로 설정하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 제어 로직은 상기 복수의 서브 어레이 그룹들 중 상기 제1 메모리 셀 로우가 속하는 서브 어레이 그룹은 활성화 서브 어레이 그룹으로 설정하고,
    상기 서브 어레이 그룹의 크기는 모드 레지스터 셋에 의하여 가변할 수 있고,
    상기 활성화 서브 어레이 그룹의 크기는 모드 레지스터 셋에 의하여 가변할 수 있고,
    상기 어드레스 신호의 적어도 일부 비트는 상기 어드레스 신호에 포함되는 로우 어드레스의 상위 비트들인 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 제1 워드라인에 대한 제1 로우 사이클은 상기 킵-어웨이 존 이외의 영역의 제2 서브 어레이에 속하는 제2 메모리 셀 로우에 연결되는 제2 워드라인에 대한 제2 로우 사이클과 적어도 부분적으로 중첩하고,
    상기 제1 로우 사이클의 프리차지 시간은 상기 제2 로우 사이클의 워드라인 인에이블 시간과 중첩하는 반도체 메모리 장치.
  6. 제1항에 있어서,
    상기 복수의 뱅크 어레이들 각각에 연결되는 복수의 로우 디코더들을 더 포함하고, 상기 복수의 로우 디코더를 각각은
    상기 어드레스 신호 중 로우 어드레스 신호를 디코딩하여 디코딩된 로우 어드레스 신호를 제공하는 디코더; 및
    상기 서브 어레이들 각각에 연결되는 복수의 워드라인 드라이버들을 포함하고,
    상기 디코더는 상기 디코딩된 로우 어드레스를 상기 복수의 워드라인 드라이버들에 공통으로 인가하고,
    상기 제어 로직은 상기 복수의 서브 어레이들 각각을 선택하기 위한 액티브 신호를 상기 복수의 워드라인 드라이버들에 공통으로 인가하고,
    상기 복수의 워드라인 드라이버들을 리셋시키는 프리차지 신호를 상기 복수의 워드라인 드라이버들에 개별적으로 인가하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 액티브 신호와 상기 디코딩된 로우 어드레스 신호는 펄스-타입인 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 복수의 워드라인 드라이버들 각각은
    전원 전압과 상응하는 워드라인이 연결되는 제1 노드 사이에 연결되는 피모스 트랜지스터;
    상기 제1 노드와 접지 전압 사이에 직렬로 연결되는 제1 및 제2 엔모스 트랜지스터들; 및
    상기 상응하는 워드라인에 연결되고, 상기 프리차지 신호가 인가될 때까지 상기 액티브 신호를 래치하는 래치를 포함하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 피모스 트랜지스터의 게이트에는 상기 프리차지 신호의 반전된 버전이 인가되고,
    상기 제1 엔모스 트랜지스터의 게이트에는 상기 액티브 신호가 인가되고,
    상기 제2 엔모스 트랜지스터의 게이트에는 상기 디코딩된 로우 어드레스가 인가되는 반도체 메모리 장치.
  10. 데이터를 저장하는 반도체 메모리 장치; 및
    상기 반도체 메모리 장치의 동작을 제어하는 메모리 컨트롤러를 포함하고,
    상기 반도체 메모리 장치는
    복수의 서브 어레이들을 포함하며 상기 데이터가 저장되는 메모리 셀 어레이; 및
    상기 메모리 컨트롤러로부터의 커맨드 신호 및 어드레스 신호에 기초하여 상기 메모리 셀 어레이에 대한 액세스를 제어하는 제어 로직을 포함하고,
    상기 제어 로직은, 상기 어드레스 신호에 따라 활성화된 제1 워드라인의 로우 어드레스를 기초로 상기 활성화된 제1 워드라인으로부터의 거리를 산출하고, 상기 복수의 서브 어레이들 중 상기 거리 내의 제1 서브 어레이의 제1 메모리 셀 로우를 포함하는 영역을 킵-어웨이 존(keep-away zone)으로 동적으로 설정하고,
    상기 킵-어웨이 존은 상기 활성화된 제1 워드라인을 기준으로 비활성화되는 복수의 메모리 셀 로우들을 포함하고,
    상기 반도체 메모리 장치는 DRAM인 메모리 시스템.
KR1020140050659A 2014-04-28 2014-04-28 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 KR102193444B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140050659A KR102193444B1 (ko) 2014-04-28 2014-04-28 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US14/588,496 US9552867B2 (en) 2014-04-28 2015-01-02 Semiconductor memory devices and memory systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050659A KR102193444B1 (ko) 2014-04-28 2014-04-28 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150124171A KR20150124171A (ko) 2015-11-05
KR102193444B1 true KR102193444B1 (ko) 2020-12-21

Family

ID=54334818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050659A KR102193444B1 (ko) 2014-04-28 2014-04-28 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US9552867B2 (ko)
KR (1) KR102193444B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403338B2 (en) 2015-08-30 2019-09-03 Chih-Cheng Hsiao Low power memory device with column and row line switches for specific memory cells
US20160189755A1 (en) * 2015-08-30 2016-06-30 Chih-Cheng Hsiao Low power memory device
JP6147461B1 (ja) * 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10762944B2 (en) * 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10332586B1 (en) * 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US11217291B2 (en) * 2019-07-11 2022-01-04 Micron Technology, Inc. Circuitry borrowing for memory arrays
US11017831B2 (en) 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access
US11074949B2 (en) * 2019-07-18 2021-07-27 Micron Technology, Inc. Parallel access for memory subarrays
US11887688B2 (en) * 2021-10-26 2024-01-30 Micron Technology, Inc. Techniques for indicating row activation
US20230162767A1 (en) * 2021-11-24 2023-05-25 Micron Technology, Inc. Modification of a command timing pattern

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130039135A1 (en) * 2011-08-08 2013-02-14 Uk-Song KANG Memory device for managing timing parameters

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687132A (en) * 1995-10-26 1997-11-11 Cirrus Logic, Inc. Multiple-bank memory architecture and systems and methods using the same
US5923605A (en) 1997-09-29 1999-07-13 Siemens Aktiengesellschaft Space-efficient semiconductor memory having hierarchical column select line architecture
US6477630B2 (en) 1999-02-24 2002-11-05 International Business Machines Corporation Hierarchical row activation method for banking control in multi-bank DRAM
JP4270707B2 (ja) 1999-04-09 2009-06-03 株式会社東芝 ダイナミック型半導体記憶装置
KR100401508B1 (ko) 2001-05-25 2003-10-17 주식회사 하이닉스반도체 램버스 디램의 뱅크 제어회로
DE10333280B4 (de) * 2003-07-18 2007-10-25 Infineon Technologies Ag Halbleiter-Speicherbauelement, Vorrichtung mit Halbleiter-Speicherbauelement und Verfahren zum Betrieb eines Halbleiter-Speicherbauelements, wobei Speicherzellen aktiviert, und fallweise vorzeitig deaktiviert werden
DE10339665B3 (de) 2003-08-28 2005-01-13 Infineon Technologies Ag Halbleiter-Speicherbauelement, mit Steuereinrichtung zum Aktivieren von Speicherzellen und Verfahren zum Betrieb eines Halbleiter-Speicherbauelements
US7151711B2 (en) 2005-02-23 2006-12-19 United Memories, Inc. Self-addressed subarray precharge
KR100813526B1 (ko) 2006-02-07 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070093750A (ko) 2006-03-15 2007-09-19 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 시스템
US7782703B2 (en) * 2008-02-01 2010-08-24 Qimonda North America Corp. Semiconductor memory having a bank with sub-banks
US7764565B2 (en) 2008-03-14 2010-07-27 Promos Technologies Pte.Ltd. Multi-bank block architecture for integrated circuit memory devices having non-shared sense amplifier bands between banks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130039135A1 (en) * 2011-08-08 2013-02-14 Uk-Song KANG Memory device for managing timing parameters

Also Published As

Publication number Publication date
KR20150124171A (ko) 2015-11-05
US9552867B2 (en) 2017-01-24
US20150309743A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
KR102193444B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9620193B2 (en) Semiconductor memory devices, memory systems including refresh control circuit and method of performing weak refresh operation on the weak pages thereof
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US10446216B2 (en) Embedded refresh controllers and memory devices including the same
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
KR102399475B1 (ko) 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9076514B2 (en) Methods of copying a page in a memory device and methods of managing pages in a memory system
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
US20190163650A1 (en) Memory device communicating with system on chip through at least two channels, electronic device including the same, and operating method of electronic device
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US10109344B2 (en) Semiconductor memory devices with banks with different numbers of memory cells coupled to their bit-lines and memory systems including the same
US9064603B1 (en) Semiconductor memory device and memory system including the same
KR102238717B1 (ko) 메모리 시스템 및 이의 동작 방법
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US9601179B2 (en) Semiconductor memory device, method of performing a refresh for semiconductor memory device and refresh counter in semiconductor memory device
JP2012248192A (ja) 半導体メモリ装置、半導体メモリパッケージ、及び半導体メモリ装置の集積度増大方法
US9318185B2 (en) Memory module and memory system including the same
US20140237177A1 (en) Memory module and memory system having the same
US9390778B2 (en) Semiconductor memory devices and memory systems including the same
KR102078562B1 (ko) 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
US9449673B2 (en) Memory device and memory system having the same
KR20160061704A (ko) 페이지 상태 알림 기능이 있는 메모리 장치
US10134487B2 (en) Semiconductor memory device and memory system including the same
US9384796B2 (en) Semiconductor memory device and memory system including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant