KR20160061704A - 페이지 상태 알림 기능이 있는 메모리 장치 - Google Patents

페이지 상태 알림 기능이 있는 메모리 장치 Download PDF

Info

Publication number
KR20160061704A
KR20160061704A KR1020140164416A KR20140164416A KR20160061704A KR 20160061704 A KR20160061704 A KR 20160061704A KR 1020140164416 A KR1020140164416 A KR 1020140164416A KR 20140164416 A KR20140164416 A KR 20140164416A KR 20160061704 A KR20160061704 A KR 20160061704A
Authority
KR
South Korea
Prior art keywords
page
open
memory device
read
command
Prior art date
Application number
KR1020140164416A
Other languages
English (en)
Inventor
손영수
박광일
김세진
김태영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140164416A priority Critical patent/KR20160061704A/ko
Priority to US14/852,890 priority patent/US9627015B2/en
Publication of KR20160061704A publication Critical patent/KR20160061704A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 페이지 상태 알림 기능을 수행하는 메모리 장치에 대하여 개시된다. 메모리 장치는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하여 페이지 히트/미스를 판단하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하여 독출 또는 기입 커맨드 수를 발생할 수 있다. 메모리 장치는 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하고, 플래그 신호로서 출력할 수 있다. 메모리 장치는 채널별로 페이지 오픈/클로즈 상태를 제공하고, 메모리 콘트롤러는 채널별로 서로 다른 페이지 오픈/클로즈 정책을 수립할 수 있다.

Description

페이지 상태 알림 기능이 있는 메모리 장치{Memory device having page state inform function}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 메모리 콘트롤러에서 메모리 장치의 페이지 상태를 알 수 있도록 하기 위하여, 페이지 상태 알림 기능을 수행하여 메모리 콘트롤러의 페이지 관리 정책(page management policy)을 지원하는 메모리 장치 및 시스템에 관한 것이다.
시스템은 전형적으로 프로세서, 메모리 장치 그리고 메모리 콘트롤러를 포함한다. 메모리 콘트롤러는 프로세서뿐 아니라 시스템의 다른 구성 부품들(components)이 메모리 장치를 억세스할 수 있도록 제공된다. 시스템의 성능은 프로세서에 의한 독출 및/또는 기입 메모리 트랜잭션(memory transaction)에 응답하여 메모리 장치를 억세스하는 동작에서 메모리 독출 레이턴시(momory read latency)와 메모리 기입 레이턴시(memory write latency)에 의해 영향을 받는다. 메모리 독출 레이턴시와 메모리 기입 레이턴시는 메모리 장치의 페이지 오픈/클로즈(open/close)를 결정하는 메모리 콘트롤러에 지배적이다. 메모리 장치에서 페이지의 오픈/클로즈 상태를 메모리 콘트롤러에게 알려줄 수 있다면, 메모리 콘트롤러가 페이지 관리 정책을 수립할 때 이를 참고함으로써 시스템 성능을 향상시키는 데 도움을 줄 것이다.
본 발명이 이루고자 하는 기술적 과제는 메모리 콘트롤러에서 메모리 장치의 페이지 상태를 알 수 있도록 페이지 상태 알림 기능을 수행하여 메모리 콘트롤러의 페이지 관리 정책을 지원하는 메모리 장치와 그 동작 방법 그리고 시스템을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일면에 따른 메모리 장치는, 로우 어드레스에 의해 어드레싱되는 페이지를 복수개 포함하는 메모리 셀 어레이와, 커맨드 및 로우 어드레스를 바탕으로 페이지에 대하여 페이지 오픈 또는 클로즈 (오픈/클로즈) 상태를 판단하는 제어 로직부를 포함하고, 제어 로직부는 페이지 오픈/클로즈 상태를 플래그 신호로서 외부로 출력한다.
본 발명의 실시예들에 따라, 제어 로직부는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 비교 결과로서 발생되는 페이지 히트 또는 미스 (히트/미스)에 따라 페이지 오픈/클로즈 상태를 판단할 수 있다.
본 발명의 실시예들에 따라, 제어 로직부는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하고, 카운트한 결과로서 발생되는 독출 또는 기입 커맨드 수에 따라 페이지 오픈/클로즈 상태를 판단할 수 있다.
본 발명의 실시예들에 따라, 제어 로직부는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 저장하는 레지스터, 레지스터에 저장된 로우 어드레스들을 비교하여 페이지 히트 또는 미스 (히트/미스)를 판단하는 비교부, 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하여 독출 또는 기입 커맨드 수를 발생하는 카운터, 그리고 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 페이지 오픈/클로즈 상태를 판단하는 로직 회로부를 포함할 수 있다.
본 발명의 실시예들에 따라, 메모리 셀 어레이는 복수개의 페이지들을 포함하는 하나 이상의 뱅크들로 구성되고, 제어 로직부는 뱅크들 각각에 대응되는 히트 프로파일러를 더 포함하고, 히트 프로파일러는 해당 뱅크의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하도록 할 수 있다.
본 발명의 실시예들에 따라, 히트 프로파일러는 해당 뱅크와 연관되는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 저장하는 레지스터, 레지스터에 저장된 로우 어드레스들을 비교하여 페이지 히트/미스를 판단하는 비교부, 해당 뱅크에 연관되는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하여 독출 또는 기입 커맨드 수를 발생하는 카운터를 포함하고, 제어 로직부는 해당 뱅크에 대한 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 뱅크에 대한 페이지 오픈/클로즈 상태를 판단하는 로직 회로부를 더 포함할 수 있다.
본 발명의 실시예들에 따라, 페이지 오픈/클로즈 상태는 메모리 장치의 모드 레지스터의 범용 레지스터(Multi Purpose Register: MPR)에 저장될 수 있다.
본 발명의 실시예들에 따라, 모드 레지스터 읽기 명령에 의해 MPR에 저장된 페이지 오픈/클로즈 상태가 플래그 신호로서 출력될 수 있다.
본 발명의 실시예들에 따라, 플래그 신호는 메모리 장치의 데이터 입출력 핀(DQ)을 통하여 출력될 수 있다.
본 발명의 실시예들에 따라, 플래그 신호는 페이지 오픈/클로즈 상태를 나타내는 별도의 핀을 통하여 출력될 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 면에 따른 로우 어드레스에 의해 어드레싱되는 페이지를 복수개 포함하는 메모리 장치의 동작 방법은, 커맨드 및 로우 어드레스를 수신하는 단계, 커맨드 및 로우 어드레스를 바탕으로 페이지에 대하여 페이지 오픈 또는 클로즈 (오픈/클로즈) 상태를 판단하는 단계, 그리고 페이지 오픈/클로즈 상태를 플래그 신호로서 출력하는 단계를 포함한다.
본 발명의 실시예들에 따라, 페이지 오픈/클로즈 상태를 판단하는 단계는, 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 비교 결과로서 발생되는 페이지 히트 또는 미스 (히트/미스)에 따라 페이지 오픈/클로즈 상태를 판단할 수 있다.
본 발명의 실시예들에 따라, 로우 어드레스들의 수는 페이지 히트/미스의 정밀도에 따라 선택적으로 결정될 수 있다.
본 발명의 실시예들에 따라, 페이지 오픈/클로즈 상태를 판단하는 단계는, 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하고, 카운트한 결과로서 발생되는 독출 또는 기입 커맨드 수에 따라 페이지 오픈/클로즈 상태를 판단할 수 있다.
본 발명의 실시예들에 따라, 메모리 장치는 복수개의 페이지들을 갖는 하나 이상의 뱅크들을 포함하고, 뱅크들 각각에 대하여 해당 뱅크의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따라, 해당 뱅크의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하는 단계는, 해당 뱅크와 연관되는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 비교 결과로서 발생되는 페이지 히트/미스에 따라 해당 뱅크의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단할 수 있다.
본 발명의 실시예들에 따라, 해당 뱅크의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하는 단계는, 해당 뱅크와 연관되는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하고, 카운트 결과 발생되는 독출 또는 기입 커맨드 수에 따라 해당 뱅크의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단할 수 있다.
본 발명의 실시예들에 따라, 메모리 장치의 동작 방법은 페이지 오픈/클로즈 상태를 메모리 장치의 모드 레지스터의 범용 레지스터(MPR)에 저장하는 단계를 더 포함하고, 모드 레지스터 읽기 명령에 의해 MPR에 저장된 페이지 오픈/클로즈 상태가 플래그 신호로서 출력될 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 면에 따른 시스템은, 커맨드 및 어드레스를 전송하는 메모리 콘트롤러, 커맨드 및 어드레스를 바탕으로 제1 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하여 제1 플래그 신호로서 메모리 콘트롤러로 출력하는 제1 메모리 장치, 그리고 커맨드 및 어드레스를 바탕으로 제2 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하여 제2 플래그 신호로서 메모리 콘트롤러로 출력하는 제2 메모리 장치를 포함하고, 메모리 콘트롤러는 제1 메모리 장치와 제2 메모리 장치 각각에 대하여 다른 페이지 오픈/클로즈 관리 정책을 수립한다.
본 발명의 실시예들에 따른 메모리 장치와 그 동작 방법 및 시스템은, 메모리 장치에서 페이지의 오픈/클로즈 상태를 판단하여 메모리 콘트롤러로 제공함으로써, 메모리 콘트롤러가 복잡한 페이지 상태 로직과 같은 페이지 매니저 필요없이 용이하게 페이지 오픈/클로즈 정책을 수립할 수 있도록 지원할 수 있다.
또한, 실시예들에 따른 메모리 장치와 그 동작 방법 및 시스템은, 메모리 장치의 채널별로 페이지 오픈/클로즈 상태를 제공함으로써, 메모리 콘트롤러는 채널별로 서로 다른 페이지 오픈/클로즈 관리 정책을 수립할 수 있다.
도 1은 본 발명의 실시예에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 포함하는 시스템을 설명하는 제1 예의 도면이다.
도 2는 도 1의 메모리 장치의 동작 방법을 설명하는 도면이다.
도 3은 도 1의 메모리 장치 내 제어 로직부를 설명하는 제1 예의 도면이다.
도 4 및 도 5는 도 3의 히트 프로파일러의 동작을 설명하기 위한 도면들이다.
도 6은 도 1의 메모리 장치의 일부분을 설명하는 도면이다.
도 7은 도 1의 메모리 장치 내 제어 로직부를 설명하는 제2 예의 도면이다.
도 8은 본 발명의 실시예에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치들을 포함하는 시스템을 설명하는 제2 예의 도면이다.
도 9 및 도 10은 도 1 및 도 8의 시스템에서 페이지 오픈/클로즈 상태의 플래그 신호의 전송을 설명하는 타이밍 다이어그램들이다.
도 11는 본 발명의 실시예에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 설명하는 도면이다.
도 12은 본 발명의 실시예들에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 포함하는 시스템을 설명하는 제1 예의 도면이다.
도 1을 참조하면, 시스템(100)은 프로세서(110)와 메모리 장치(300)로 구성될 수 있다. 프로세서(110)는 시스템 사용 목적에 따라 응용 프로그램을 실행하기 위하여 메모리 장치(300)에 명령어와 데이터의 집합인 프로그램 코드를 할당할 수 있다. 프로세서(110)는 메모리 장치(300)를 억세스하기 위하여, 독출 및/또는 기입 메모리 트랜잭션(memory transaction)을 지원하는 메모리 콘트롤러(112)를 포함할 수 있다.
메모리 콘트롤러(112)는 버스(120)를 통하여 메모리 장치(300)와 연결될 수 있다. 메모리 콘트롤러(112)의 커맨드(CMD), 어드레스(ADDR) 그리고 데이터(DQ)는 버스(120)를 통하여 메모리 장치(300)로 전송될 수 있다. 메모리 콘트롤러(112)의 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 메모리 장치(300)에서 출력되는 데이터(DQ) 또는 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 나타내는 플래그 신호(FLAG)는 버스(120)를 통하여 메모리 콘트롤러(112)로 전송될 수 있다. 버스(120)는 커맨드 라인(122), 어드레스 라인(124) 그리고 데이터 입출력 라인(DQ 라인, 126)을 포함할 수 있다.
실시예에 따라, 버스(120)에서 커맨드 라인(122)과 어드레스 라인(124)은 하나의 라인으로 구현되어 커맨드(CMD)와 어드레스(ADDR)가 시계열적으로 전송되는 것으로 설정될 수 있다. 다른 실시예에 따라, 버스(120)는 메모리 콘트롤러(112)의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 메모리 장치(300)에서 출력되는 페이지 오프/클로즈 상태(PAGE_OPEN/CLOSE)를 나타내는 플래그 신호(FLAG)를 전송하는 별도의 신호 라인을 더 포함할 수 있다.
실시예에 따라, 메모리 콘트롤러(112)는 프로세서(110)와는 별개의 칩으로 구현될 수 있다. 메모리 콘트롤러(112)는 프로세서(110) 이외의 시스템(100)을 구성하는 다른 칩셋에 의한 메모리 트랜잭션을 수행할 수 있다. 예를 들어, 시스템(100)이 컴퓨팅 장치(computing device)로 구성되는 경우, 칩 셋은 BIOS 펌웨어(Basic Input/Output System firmware), 키보드들, 마우스, 스토리지 장치들, 네트워크 인터페이스들 등과 같은 부품들(components)을 프로세서(110)에 연결하는 하나 이상의 집적 회로 패키지(IC package) 또는 칩으로 구성될 수 있다.
메모리 장치(300)는 메모리 콘트롤러(112)가 데이터 독출 및/또는 데이터 기입을 할 수 있는 어드레싱 가능한 저장 영역(addressable storage locations)을 제공하는 다양한 메모리 장치들로 구성될 수 있다. 메모리 장치(300)는 예를 들어, DRAM 장치들(Dynamic Random Access Memory devices), SDRAM 장치들(Synchronous DRAM devices), DDR (Double Data Rate) SDRAM 장치들, 또는 다른 메모리 장치들로 구현될 수 있다.
메모리 콘트롤러(112)는 프로세서(110)에 의한 독출 및/또는 기입 메모리 트랜잭션(memory transaction)에 응답하여 메모리 장치(300)를 억세스할 수 있다. 메모리 장치(300)를 억세스하는 동작은 메모리 독출 레이턴시(memory read latency)와 메모리 기입 레이턴시(memory write latency)에 의해 영향을 받을 수 있다.
일반적으로, 메모리 독출 레이턴시는 프로세서(110)가 메모리 콘트롤러(112)에게 메모리 장치(300)로부터 데이터를 검색하여 독출(retrieve)하도록 요구한 시점과 메모리 콘트롤러(112)가 요구된 데이터를 프로세서(110)에게 제공하는 시점 사이의 시간을 나타낸다. 메모리 기입 레이턴시는 프로세서(110)가 메모리 콘트롤러(112)에게 메모리 장치(300)로 데이터를 기입하도록 요구한 시점과 메모리 콘트롤러(112)가 프로세서(110)에게 메모리 장치(300)로 데이터 기입이 완료되었음을 알려주는 시점 사이의 시간을 나타낸다.
메모리 독출 레이턴시와 메모리 기입 레이턴시의 관점에서, 메모리 콘트롤러(112)가 메모리 장치(300)의 페이지 오픈 또는 클로즈 (오픈/ 클로즈, open/close)를 판단하는(determination) 것이 유익할 수 있다(beneficial). 예를 들어, 메모리 장치(300)의 오픈 페이지를 클로징하는 판단에 응답하여, 메모리 콘트롤러(112)는 메모리 장치(300)가 하나 이상의 오픈 페이지를 클로즈하도록 할 수 있다. 반대로, 메모리 장치(300)의 클로즈 페이지를 오픈하는 판단에 응답하여, 메모리 콘트롤러(112)는 메모리 장치(300)가 하나 이상의 클로즈 페이지를 오픈하도록 할 수 있다.
메모리 콘트롤러(112)가 메모리 장치(300)의 페이지 오픈 또는 클로즈 (open/close)를 판단하는 데 있어서, 메모리 장치(300)로부터 페이지의 오픈/클로즈 상태를 제공받을 수 있다면 메모리 콘트롤러(112)에게 더욱 유익할 수 있다. 또한, 메모리 콘트롤러(112)는 복잡한 페이지 상태 로직과 같은 페이지 매니저(page manager)를 필요로 하지 않고 용이하게 페이지 오픈/클로즈 정책을 수립할 수 있을 것이다.
메모리 장치(300)는 메모리 콘트롤러(112)로부터 커맨드(CMD)와 어드레스(ADDR)를 수신하는 제어 로직부(302)와 메모리 셀 어레이(304)를 포함할 수 있다. 제어 로직부(302)는 커맨드(CMD)와 어드레스(ADDR)를 분석하는 히트 프로파일러(310)를 포함하고, 메모리 셀 어레이(304) 내 적어도 하나의 페이지에 대하여 페이지 오픈/클로즈 상태를 판단할 수 있다. 메모리 셀 어레이(304)는 하나 이상의 뱅크를 포함하고, 뱅크는 복수개의 메모리 셀 로우들 (또는 페이지들)로 구성될 수 있다.
히트 프로파일러(310)는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 커맨드를 카운트하는 방법으로써, 커맨드(CMD)와 어드레스(ADDR)를 분석할 수 있다. 히트 프로파일러(310)는 분석된 결과에 따라 해당 페이지에 대하여 페이지 히트 또는 미스 (히트/미스)를 판단하고 독출 또는 기입 커맨드 수를 발생할 수 있다.
제어 로직부(302)는 히트 프로파일러(310)에 의한 해당 페이지의 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다. 메모리 장치(300)는 해당 페이지의 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)에 따라 플래그 신호(FLAG)를 발생할 수 있다.
메모리 장치(300)는 페이지 오픈/클로즈(PAGE_OPEN/CLOSE)를 나타내는 플래그 신호(FLAG)를 DQ 라인(126)을 통해 메모리 콘트롤러(112)로 전달할 수 있다. 메모리 콘트롤러(112)는 페이지 정책 수립에 플래그 신호(FLAG)를 참고할 수 있다. 실시예에 따라, 메모리 장치(300)는 페이지 오픈/클로즈(PAGE_OPEN/CLOSE)를 나타내는 플래그 신호(FLAG)를 전용 핀을 통하여 메모리 콘트롤러(112)로 전달할 수 있다.
도 2는 도 1의 메모리 장치의 동작 방법을 설명하는 도면이다.
도 1과 연계하여 도 2를 참조하면, 메모리 장치(300)는 메모리 콘트롤러(112)로부터 커맨드(CMD)와 어드레스(ADDR)를 수신할 수 있다(S210). 커맨드(CMD)에는 액티브 커맨드, 독출 커맨드, 기입 커맨드, 프리차아지 커맨드 등을 포함할 수 있다. 어드레스(ADDR)는 로우 어드레스와 칼럼 어드레스로 구성될 수 있다. 로우 어드레스는 메모리 셀 어레이(304) 내 메모리 셀 로우들을 어드레싱하므로, 메모리 셀 로우 어드레스 또는 페이지 어드레스라고 불릴 수 있다. 칼럼 어드레스는 로우 어드레스에 의해 활성화된 메모리 셀 로우의 데이터를 선택할 수 있다. 액티브 커맨드는 로우 어드레스에 상응하는 메모리 셀 로우를 활성화시키고, 독출 커맨드와 기입 커맨드는 메모리 셀 로우에 대하여 독출 동작과 기입 동작을 지시하고, 프리차아지 커맨드는 활성화된 메모리 셀 로우를 프리차아지시킬 수 있다.
실시예에 따라, 메모리 셀 어레이(304)는 다수개의 뱅크들로 구성되고, 어드레스(ADDR)는 뱅크 어드레스, 로우 어드레스 및 칼럼 어드레스를 포함할 수 있다. 로우 어드레스는 뱅크 어드레스에 상응하는 해당 뱅크의 메모리 셀 로우들을 어드레싱하고, 칼럼 어드레스는 해당 뱅크의 로우 어드레스에 의해 활성화된 메모리 셀 로우의 데이터를 선택할 수 있다. 독출 커맨드는 뱅크 어드레스에 상응하는 해당 뱅크의 로우 어드레스에 대하여 독출 동작을 지시하고, 기입 커맨드는 기입 동작을 지시할 수 있다.
메모리 장치(300)는 메모리 콘트롤러(112)로부터 커맨드(CMD)와 함께 수신되는 어드레스들(ADDR)을 저장할 수 있다. 메모리 장치(300)는 예컨대, 독출 커맨드와 함께 수신되는 로우 어드레스들을 저장할 수 있다. 메모리 장치(300)는 독출 커맨드의 이전 로우 어드레스들과 현재 로우 어드레스를 저장할 수 있다. 실시예에 따라, 메모리 장치(300)는 기입 커맨드와 함께 수신되는 로우 어드레스들을 저장할 수 있다.
메모리 장치(300)는 현재 로우 어드레스와 이전 로우 어드레스를 비교할 수 있다. 메모리 장치(300)는 현재 로우 어드레스와 이전 로우 어드레스를 비교하여 페이지 히트 또는 미스 (히트/미스)를 판단할 수 있다(S221). 페이지 히트는 현재 로우 어드레스와 이전 로우 어드레스가 동일한 것으로 판단하고, 페이지 미스는 동일하지 않은 것으로 판단할 수 있다. 실시예에 따라, 메모리 장치(300)는 현재 로우 어드레스와 다수개의 이전 로우 어드레스들을 비교하여 페이지 히트/미스를 판단할 수 있다.
메모리 장치(300)는 메모리 콘트롤러(112)로부터 수신되는 커맨드들(CMDs)을 저장할 수 있다. 메모리 장치(300)는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 커맨드 또는 기입 커맨드를 카운트할 수 있다(S222). 이에 따라, 메모리 장치(300)는 페이지 당 독출 커맨드 수 또는 기입 커맨드 수를 발생할 수 있다.
메모리 장치(300)는 S221 단계에서 제공되는 페이지 히트/미스와 S222 단계에서 제공되는 독출/기입 커맨드 수를 근거로 하여 로우 어드레스에 상응하는 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다(S230). 페이지 오픈 상태(PAGE_OPEN)는 해당 페이지가 독출 또는 기입 동작에 의해 오픈되어 있음을 나타내고, 페이지 클로즈 상태(PAGE_CLOSE)는 해당 페이지가 독출 또는 기입 동작을 수행하지 않아 닫혀있음을 나타낼 수 있다.
메모리 장치(300)는 메모리 콘트롤러(112)로부터 수신되는 로우 어드레스에 상응하는 해당 페이지에 대하여 판단된 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 플래그 신호(FLAG)로서 출력할 수 있다. 예컨대, 페이지 오픈 상태(PAGE_OPEN)이면 플래그 신호(FLAG)는 로직 하이("1")로 출력되고, 페이지 클로즈 상태(PAGE_CLOSE)이면 로직 로우("0")로 출력될 수 있다. 메모리 장치(300)는 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 나타내는 플래그 신호(FLAG)를 메모리 콘트롤러(112)로 전송할 수 있다(S230). 메모리 콘트롤러(112)는 플래그 신호(FLAG)를 참고하여 페이지 오픈/페이지 정책을 수립할 수 있다.
상술한 메모리 장치의 동작 방법은, 메모리 장치(300)에서 페이지의 오픈/클로즈 상태를 판단하여 메모리 콘트롤러(112)로 제공함으로써, 메모리 콘트롤러(112)가 복잡한 페이지 상태 로직과 같은 페이지 매니저 필요없이 용이하게 페이지 오픈/클로즈 정책을 수립할 수 있도록 지원할 수 있다.
도 3은 도 1의 메모리 장치 내 제어 로직부를 설명하는 제1 예의 도면이다.
도 3을 참조하면, 제어 로직부(302)는 히트 프로파일러(310) 그리고 로직 회로부(340)를 포함할 수 있다. 히트 프로파일러(310)는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들(ROW_ADDR)을 비교하여, 로우 어드레스(ROW_ADDR)에 상응하는 페이지에 대하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다. 히트 프로파일러(310)는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드(READ/WRITE)를 카운트하여 독출 또는 기입 커맨드 수(NUMBER_RD/WR)를 발생할 수 있다.
히트 프로파일러(310)는 동일한 커맨드와 연계되는 로우 어드레스를 저장하는 레지스터(320), 레지스터(320)에 저장된 로우 어드레스들을 저장하는 비교부(325), 그리고 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 커맨드 또는 기입 커맨드를 카운트하는 카운터(330)를 포함할 수 있다.
한편, 도 4 에 도시된 바와 같이, 메모리 콘트롤러(112, 도 1)가 메모리 장치(300, 도 1)로 커맨드(CMD)를 발행하는 데, T0 시간에서 T8 시간까지 시계열적으로 액티브 커맨드(ACTIVE) - 독출 커맨드(READ) - 프리차아지 커맨드(PRECHARGE)를 발행한다고 가정하자. 그리고, T1 시간의 독출 커맨드(READ0)는 제3 로우 어드레스(ROW2)와 함께 제공되고, T4 시간의 독출 커맨드(READ1)는 제2 로우 어드레스(ROW1)와 함께 제공되고, T7 시간의 독출 커맨드(READ3)는 제1 로우 어드레스(ROW1)와 함께 제공된다고 가정하자. 설명의 편의를 위하여, 현재의 로우 어드레스는 제1 로우 어드레스(ROW0)라고 하자.
레지스터(320)는 독출 커맨드(READ)와 연계되는 현재 로우 어드레스(ROW0)와 이전 로우 어드레스들(ROW1, ROW2)을 저장할 수 있다. 레지스터(320)에 저장된 로우 어드레스들(ROW0, ROW1, ROW2)은 비교부(325)로 제공될 수 있다. 비교부(325)는 현재 로우 어드레스(ROW0)와 1개의 이전 로우 어드레스(ROW1)를 비교하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다. 페이지 히트(PAGE_HIT)는 독출 커맨드(READ)와 연계되는 현재 로우 어드레스(ROW0)와 이전 로우 어드레스(ROW1)가 동일한 경우로 판단하고, 페이지 미스(PAGE_MISS)는 동일하지 않은 경우로 판단할 수 있다.
실시예에 따라, 비교부(325)는 독출 커맨드(READ)와 연계되는 현재 로우 어드레스(ROW0)와 2개의 이전 로우 어드레스들(ROW1, ROW2)을 비교하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다. 페이지 히트(PAGE_HIT)는 독출 커맨드(READ)와 연계되는 현재 로우 어드레스(ROW0)와 2개의 이전 로우 어드레스들(ROW1, ROW2)가 동일한 경우이고, 페이지 미스(PAGE_MISS)는 동일하지 않은 경우일 수 있다.
실시예에 따라, 레지스터(320)는 기입 커맨드(WRITE)와 연계되는 현재 로우 어드레스와 이전 로우 어드레스들을 저장하고, 비교부(325)는 현재 로우 어드레스와 1개의 이전 로우 어드레스를 비교하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다. 다른 실시예에 따라, 비교부(325)는 기입 커맨드(WRITE)와 연계되는 현재 로우 어드레스와 2개의 이전 로우 어드레스들을 비교하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다.
본 실시예에서 레지스터(320)는 3개의 로우 어드레스들(ROW0, ROW1, ROW2)을 저장하는 것으로 설명되고 있으나, 3개 이상의 다양한 개수의 로우 어드레스들로 구성되는 로우 어드레스 히스토리(history)를 저장할 수 있다. 레지스터(320)의 로우 어드레스 히스토리는 깊이(depth) 있는 페이지 히트/미스를 제공함으로써, 정확도가 높은 페이지 히트/미스를 얻을 수 있다. 레지스터(320)에 저장되는 로우 어드레스들의 수는 페이지 히트/미스의 정밀도에 따라 선택적으로 결정될 수 있다. 로우 어드레스들의 수가 많을수록 페이지 히트/미스는 경험에 따른 신뢰도를 부여받을 수 있다.
카운터(330)는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 커맨드 또는 기입 커맨드(READ/WRITE)를 카운트할 수 있다. 예를 들어, 메모리 콘트롤러(112, 도 1)가 메모리 장치(300, 도 1)로, 도 5에 도시된 바와 같이, T0 시간의 액티브 커맨드(ACTIVE)와 T5 시간의 프리차아지 커맨드(PRECHARGE) 사이에 T1 시간 내지 T4 시간 동안 제1 내지 제4 독출 커맨드들(READ0, RAED1, READ2, READ3)을 발행한다고 가정하자. 그리고, 제1 내지 제4 독출 커맨드들(READ0, RAED1, READ2, READ3)은 제1 로우 어드레스(ROW0)와 함께 제공된다고 가정하자.
카운터(330)는 액티브 커맨드(ACTIVE)와 프리차아지 커맨드(PRECHARGE) 사이의 제1 로우 어드레스(ROW0)에 대한 독출 커맨드들(READ0, READ1, READ2, READ3)을 카운트하여 독출 커맨드 수(NUMBER_RD)를 발생할 수 있다. 독출 커맨드 수(NUMBER_RD)를 근거로하여 액티브 커맨드(ACTIVE)와 프리차아지 커맨드(PRECHARGE) 사이에 몇 번의 독출 커맨드가 있었는지가 판단될 수 있다. 본 실시예에서 독출 커맨드 수(NUMBER_RD)는 4로서, 제1 로우 어드레스(ROW0)에 대하여 4번의 독출 커맨드들이 있었음을 보여준다.
실시예에 따라, 카운터(330)는 액티브 커맨드(ACTIVE)와 프리차아지 커맨드(PRECHARGE) 사이의 제1 로우 어드레스(ROW0)에 대한 기입 커맨드(WRITE)를 카운트하여 기입 커맨드 수(NUMBER_WR)를 발생할 수 있다. 다른 실시예에 따라, 카운터(330)는 제1 로우 어드레스(ROW1) 대신에 다른 로우 어드레스에 대한 독출 커맨드 또는 기입 커맨드(READ/WRITE)를 카운트하여 독출 커맨드 수(NUMBER_RD) 또는 기입 커맨드 수(NUMBER_WR)를 발생할 수 있다.
로직 회로부(340)는 히트 프로파일러(310)에 의한 해당 페이지의 페이지 히트/미스(PAGE_HIT/MISS)와 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)를 근거로 하여, 해당 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다.
로직 회로부(340)는 해당 페이지의 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)가 설정된 임계치 이상일 경우, 페이지 오픈 상태(PAGE_OPEN)로 판단하고, 임계치 보다 적을 경우 페이지 클로즈 상태(PAGE_CLOSE)로 판단할 수 있다. 로직 회로부(340)는 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)의 임계치가 높게 설정될수록 정밀도가 높은 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다.
로직 회로부(340)는 해당 페이지가 독출 또는 기입 동작에 의해 오픈되어 있다고 판단되는 경우 페이지 오픈 상태(PAGE_OPEN)로 판단하고, 해당 페이지가 독출 또는 기입 동작을 수행하지 않아 닫혀있다고 판단되는 경우 페이지 클로즈 상태(PAGE_CLOSE)로 판단할 수 있다.
도 6은 도 1의 메모리 장치의 일부분을 설명하는 도면이다.
도 6을 참조하면, 메모리 장치(300)는 제어 로직부(302)에서 판단되는 해당 페이지의 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 저장하는 모드 레지스터(350)를 포함할 수 있다. 모드 레지스터(350)는 메모리 장치(300)의 복수개 동작 옵션들을 제공하고, 메모리 장치(300)의 다양한 기능들, 특성들 그리고 모드들을 프로그램할 수 있다. 모드 레지스터(350)는 범용 레지스터(Multi Purpose Register: MPR, 352) 기능을 제공할 수 있다.
모드 레지스터(350)는 제어 로직부(302)에서 판단된 해당 페이지에 대한 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 범용 레지스터(352)에 저장할 수 있다. 범용 레지스터(352)는 페이지 오픈 상태(PAGE_OPEN)를 예컨대, 로직 하이("1")로 저장하고, 페이지 클로즈 상태(PAGE_CLOSE)는 로직 로우("0")로 저장할 수 있다. 모드 레지스터(350)의 범용 레지스터(352)는 메모리 콘트롤러(112, 도 1)의 모드 레지스터 읽기 명령에 의해 읽혀질 수 있다. 범용 레지스터(352)에 저장된 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)는 플래그 신호(FLAG)로서 출력될 수 있다.
도 7은 도 1의 메모리 장치 내 제어 로직부를 설명하는 제2 예의 도면이다. 도 7의 제어 로직부(302a)는 메모리 셀 어레이(304, 도 1)가 다수개의 뱅크들(BANK0, BANK1, … , BANK7)로 구성되는 경우, 해당 뱅크마다 페이지 오픈/클로즈 상태를 판단하는 히트 프로파일러(310a, 301b, … , 310c)를 구비하는 예를 보여준다.
도 7을 참조하면, 제어 로직부(302a)는 다수개의 히트 프로파일러들(310a, 310b, … , 310c) 그리고 로직 회로부(340a)를 포함할 수 있다. 히트 프로파일러(310a, 310b, … , 310c)는 각각의 뱅크(BANK0, BANK1, … , BANK7)에 대응하고, 해당 뱅크와 연계되는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들(ROW_ADDR)을 비교하여, 해당 뱅크의 로우 어드레스에 상응하는 페이지에 대하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다. 히트 프로파일러(310a, 310b, … , 310c)는 해당 뱅크의 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드(READ/WRITE)를 카운트하여 독출 또는 기입 커맨드 수(NUMBER_RD/WR)를 발생할 수 있다.
다수개의 뱅크들(BANK0, BANK1, … , BANK7)에는 복수개의 메모리 셀 로우들 (또는 페이지들)을 포함할 수 있다. 설명의 편의를 위하여, 다수개의 뱅크들(BANK0, BANK1, … , BANK7) 중에서 제1 뱅크(BANK0)에 대응하는 제1 히트 프로파일러(310a)에 대하여 설명된다. 제1 히트 프로파일러(310a)에 대한 설명은 나머지 뱅크들(BANK1, … , BANK7)의 히트 프로파일러들(310b, … , 310c)에도 적용될 수 있다.
제1 히트 프로파일러(310a)는 레지스터(320a), 비교부(325a) 그리고 카운터(330a)를 포함할 수 있다. 레지스터(320a)는 제1 뱅크(BANK0)를 어드레싱하는 제1 뱅크 어드레스와 함께 수신되는 로우 어드레스들 중 동일한 커맨드의 로우 어드레스들을 저장할 수 있다. 레지스터(320a)는 제1 뱅크(BANK0)에 대한 커맨드 예컨대, 도 4에 도시된바 대로 독출 커맨드(RAED)의 로우 어드레스들(ROW1, ROW2, ROW3)을 저장할 수 있다. 레지스터(320a)에 저장된 로우 어드레스들(ROW1, ROW2, ROW3)은 비교부(325a)에서 비교될 수 있다. 비교부(325a)는 현재 로우 어드레스(ROW1)와 이전 로우 어드레스들(ROW2, ROW3)을 비교하여, 제1 뱅크(BANK0)의 현재 로우 어드레스(ROW1)에 상응하는 페이지에 대하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다.
실시에에 따라, 레지스터(320a)는 제1 뱅크(BANK0)에 대한 기입 커맨드(WRITE)와 연계되는 2개 이상의 로우 어드레스들을 저장하고, 비교부(325a)는 2개 이상의 로우 어드레스들을 비교하여 페이지 히트/미스(PAGE_HIT/MISS)를 판단할 수 있다.
카운터(330a)는 제1 뱅크(BANK0)의 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드(READ/WRITE)를 카운트하여 독출 또는 기입 커맨드 수를 발생할 수 있다. 카운터(330a)는 예컨대, 도 5에 도시된바 대로 액티브 커맨드(ACTIVE)와 프리차아지 커맨드(PRECHARGE) 사이에 4 번의 독출 커맨드(READ0, READ1, READ2, READ3)를 카운트하여, 독출 커맨드 수(NUMBER_RD)는 4로 발생될 수 있다.
실시예에 따라, 카운터(330a)는 액티브 커맨드(ACTIVE)와 프리차아지 커맨드(PRECHARGE) 사이의 제1 로우 어드레스(ROW0)에 대한 기입 커맨드(WRITE)를 카운트하여 기입 커맨드 수(NUMBER_WR)를 발생할 수 있다.
제1 히트 프로파일러(310a)는 제1 뱅크(BANK0)의 해당 페이지에 대하여 페이지 히트/미스(PAGE_HIT/MISS)와 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)를 출력할 수 있다. 나머지 히트 프로파일러(310b, … , 310c) 각각은 해당 뱅크에 대하여 해당 페이지의 페이지 히트/미스(PAGE_HIT/MISS)와 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)를 출력할 수 있다.
로직 회로부(340a)는 히트 프로파일러들(310, 310b, … , 310c)에서 출력되는 뱅크들(BANK0, BANK1, … , BANK7)의 해당 페이지에 대한 페이지 히트/미스(PAGE_HIT/MISS)와 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)를 수신하고, 이들을 근거로 하여 뱅크들(BANK0, BANK1, … , BANK7) 각각의 해당 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다.
로직 회로부(340a)는 뱅크들(BANK0, BANK1, … , BANK7) 각각의 해당 페이지의 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)가 설정된 임계치 이상일 경우, 페이지 오픈 상태(PAGE_OPEN)로 판단하고, 임계치 보다 적을 경우 페이지 클로즈 상태(PAGE_CLOSE)로 판단할 수 있다. 로직 회로부(340a)는 독출 또는 기입 커맨드 수(NUMBER_RD, NUMBER_WR)의 임계치가 높게 설정될수록 정밀도가 높은 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다.
로직 회로부(340a)는 뱅크(BANK0, BANK1, … , BANK7) 각각의 해당 페이지가 독출 또는 기입 동작에 의해 오픈되어 있다고 판단되는 경우 페이지 오픈 상태(PAGE_OPEN)로 판단하고, 해당 페이지가 독출 또는 기입 동작을 수행하지 않아 닫혀있다고 판단되는 경우 페이지 클로즈 상태(PAGE_CLOSE)로 판단할 수 있다.
상술한 제어 로직부(302a)에서 판단되는 뱅크(BANK0, BANK1, … , BANK7) 각각의 해당 페이지의 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)는, 도 6에 도시된바 대로, 모드 레지스터(350)의 범용 레지스터(352)에 저장될 수 있다. 범용 레지스터(352)에 저장된 뱅크(BANK0, BANK1, … , BANK7) 마다의 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)는 플래그 신호(FLAG)로서 메모리 콘트롤러(112, 도 1)로 제공될 수 있다. 이에 따라, 메모리 콘트롤러(112, 도 1)는 뱅크(BANK0, BANK1, … , BANK7) 마다 페이지 오픈/클로즈 정책을 수립하는 데 참고할 수 있다.
도 8은 본 발명의 실시예에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치들을 포함하는 시스템을 설명하는 제2 예의 도면이다. 도 8에서, 메모리 장치들(820, 830) 각각은 독립된 인터페이스의 채널로 구성될 수 있다.
도 8을 참조하면, 시스템(800)은 프로세서(810)와 2 채널(CHANNEL0, CHANNEL1)로 구성되는 메모리 장치들(820, 830)을 포함할 수 있다.
프로세서(810)는 멀티 프로세서 기능을 수행하는 코어(812), 제1 및 제2 캐시(813, 814) 그리고 제1 및 제2 메모리 콘트롤러(815, 816)를 포함할 수 있다. 제1 및 제2 캐시(813, 814)는 코어(812)가 제1 및 제2 메모리 장치(820, 830)의 억세스 시간을 줄이기 위하여, 제1 및 제2 메모리 장치(820, 830)에서 자주 사용되는 어드레스의 데이터를 갖고 있을 수 있다. 코어(812)는 제1 또는 제2 메모리 장치(820, 830)를 독출하거나 기입하고자 할 때 그 어드레스에 해당하는 데이터가 제1 또는 제2 캐시(813, 814)에 존재하는 지를 검사할 수 있다.
만약 그 어드레스의 데이터가 제1 또는 제2 캐시(813, 814)에 있으면, 데이터를 제1 또는 제2 캐시(813, 814)에서 직접 독출하고, 그렇지 않으면 제1 또는 제2 메모리 장치(820, 830)를 직접 억세스할 수 있다. 코어(812)는 제1 또는 제2 메모리 장치(820, 830)에 직접 억세스해서 전송된 데이터를 제1 또는 제2 캐시(813, 814)에 복사해 놓을 수 있다. 코어(812)는 다음번에 같은 어드레스의 제1 또는 제2 메모리 장치(820, 830)를 억세스할 때 제1 또는 제2 캐시(813, 814)에서 직접 독출하고 기입할 수 있다.
제1 및 제2 메모리 콘트롤러(815, 816) 각각은 코어(812)가 제1 및 제2 메모리 장치(820, 830)를 억세스하도록 독출 및/또는 기입 메모리 트랜잭션(memory transaction)을 지원할 수 있다.
제1 채널(CHANNEL0)의 제1 메모리 장치(820)는 제1 메모리 콘트롤러(815)로부터 커맨드(CMD)와 어드레스(ADDR)를 수신하는 제1 제어 로직부(822)를 포함할 수 있다. 제1 제어 로직부(822)는 커맨드(CMD)와 어드레스(ADDR)를 분석하는 히트 프로파일러(824)를 포함하고, 메모리 셀 어레이 내 적어도 하나의 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다. 제1 제어 로직부(822)의 히트 프로파일러(824)는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 커맨드를 카운트하여, 해당 페이지에 대하여 페이지 히트/미스를 판단하고 독출 또는 기입 커맨드 수를 발생할 수 있다.
제1 제어 로직부(822)는 히트 프로파일러(824)에 의한 해당 페이지의 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다. 제1 메모리 장치(820)는 해당 페이지의 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)에 따라 제1 플래그 신호(FLAG1)를 발생할 수 있다.
제1 제어 로직부(822)는 해당 페이지에 대하여 페이지 히트와 임계치 이상의 독출 또는 기입 커맨드 수를 근거로 하여 페이지 오픈 상태(PAGE_OPEN)를 판단할 수 있다. 제1 메모리 장치(820)는 해당 페이지의 페이지 오픈 상태(PAGE_OPEN)에 따라 제1 플래그 신호(FLAG1)를 로직 하이("1")로 발생할 수 있다. 실시예에 따라, 제1 메모리 장치(820)는 해당 페이지가 페이지 클로즈 상태(PAGE_CLOSE)로 판단되는 경우, 제1 플래그 신호(FLAG1)를 로직 로우("0")로 발생할 수 있다.
제1 메모리 장치(820)는 제1 플래그 신호(FLAG1)를 DQ 라인을 통해 또는 별도의 신호 라인을 통해 제1 메모리 콘트롤러(815)로 전달할 수 있다. 제1 메모리 콘트롤러(815)는 제1 플래그 신호(FLAG1)를 참고하여 제1 메모리 장치(820)에 대한 페이지 정책을 수립할 수 있다. 제1 메모리 콘트롤러(815)는 페이지 오픈 상태(PAGE_OPEN)를 나타내는 로직 하이("1")의 제1 플래그 신호(FLAG1)를 참고하여, 제1 메모리 장치(820)의 해당 페이지에 대하여 페이지 오픈 정책(PAGE OPEN POLICY)을 수립할 수 있다.
제2 채널(CHANNEL1)의 제2 메모리 장치(830)는 제2 메모리 콘트롤러(816)로부터 커맨드(CMD)와 어드레스(ADDR)를 수신하는 제2 제어 로직부(832)를 포함할 수 있다. 제2 제어 로직부(832)는 커맨드(CMD)와 어드레스(ADDR)를 분석하는 히트 프로파일러(834)를 포함하고, 메모리 셀 어레이 내 적어도 하나의 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다. 제2 제어 로직부(832)의 히트 프로파일러(834)는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 커맨드를 카운트하여, 해당 페이지에 대하여 페이지 히트/미스를 판단하고 독출 또는 기입 커맨드 수를 발생할 수 있다.
제2 제어 로직부(832)는 히트 프로파일러(834)에 의한 해당 페이지의 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단할 수 있다. 제2 메모리 장치(830)는 해당 페이지의 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)에 따라 제2 플래그 신호(FLAG2)를 발생할 수 있다.
제2 제어 로직부(832)는 해당 페이지에 대하여 페이지 미스와 임계치보다 적은 독출 또는 기입 커맨드 수를 근거로 하여 페이지 클로즈 상태(PAGE_CLOSE)를 판단할 수 있다. 제2 메모리 장치(830)는 해당 페이지의 페이지 클로즈 상태(PAGE_CLOSE)에 따라 제2 플래그 신호(FLAG2)를 로직 로우("0")로 발생할 수 있다. 실시예에 따라, 제2 메모리 장치(830)는 해당 페이지가 페이지 오픈 상태(PAGE_OPEN)로 판단되는 경우, 제2 플래그 신호(FLAG2)를 로직 하이("1")로 발생할 수 있다.
제2 메모리 장치(830)는 제2 플래그 신호(FLAG2)를 DQ 라인을 통해 또는 별도의 신호 라인을 통해 제2 메모리 콘트롤러(816)로 전달할 수 있다. 제2 메모리 콘트롤러(816)는 제2 플래그 신호(FLAG2)를 참고하여 제2 메모리 장치(830)에 대한 페이지 정책을 수립할 수 있다. 제2 메모리 콘트롤러(816)는 페이지 클로즈 상태(PAGE_CLOSE)를 나타내는 로직 로우("0")의 제2 플래그 신호(FLAG2)를 참고하여, 제2 메모리 장치(830)의 해당 페이지에 대하여 페이지 클로즈 정책(PAGE CLOSE POLICY)을 수립할 수 있다.
프로세서(810)에서는 제1 메모리 장치(820)에서 출력되는 페이지 오픈 상태(PAGE_OPEN)의 제1 플래그 신호(FLAG1)와 제2 메모리 장치(830)에서 출력되는 페이지 클로즈 상태(PAGE_CLOSE)의 제2 플래그 신호(FLAG2)를 참고하여 페이지 관리 정책을 수립할 수 있다. 이에 따라, 프로세서(810)는 채널(CHANNEL0, CHANNEL1) 별로 서로 다른 페이지 정책을 수립할 수 있다.
도 9 및 도 10은 도 1 및 도 8의 시스템에서 페이지 오픈/클로즈 상태의 플래그 신호의 전송을 설명하는 타이밍 다이어그램들이다. 도 9는 메모리 장치(400, 820, 830)의 페이지 오픈/클로즈 상태를 나타내는 플래그 신호(FLAG)를 메모리 장치의 DQ 라인을 통해 전송하는 방법을 보여주고, 도 10은 메모리 장치의 페이지 오픈/클로즈 상태를 나타내는 플래그 신호(FLAG)의 전용 핀을 통해 전송되는 방법을 보여준다.
도 1과 연계하여 도 9를 참조하면, 메모리 콘트롤러(112)는 차동 클럭들(CK_t, CK_c)의 상승 에지 및/또는 하강 에지에 맞추어 커맨드(CMD)와 어드레스(ADDR)를 메모리 장치(300)로 전송할 수 있다. 메모리 콘트롤러(112)는 타임 슬롯 TS0시간에서 예컨대, 제1 독출 커맨드(READ0)가 수행될 제3 로우 어드레스(ROW2)를 메모리 장치(300)로 전송할 수 있다. 타임 슬롯은 독출 동작이 수행되는 시간 구간으로 설정할 수 있다. 타임 슬롯 TS1 시간에서 제3 로우 어드레스(ROW2)의 데이터가 출력될 수 있다. 타임 슬롯 TS2에서 제2 독출 커맨드(READ1)와 제2 로우 어드레스(ROW1)가 전송되고, 타임 슬롯 TS3 시간에서 제2 로우 어드레스(ROW1)의 데이터가 출력될 수 있다. 타임 슬롯TS4에서 제3 독출 커맨드(READ2)와 제1 로우 어드레스(ROW0)가 전송될 수 있다.
메모리 장치(300)는 독출 커맨드(READ0, READ1, READ2)와 함께 수신되는 로우 어드레스들(ROW0, ROW1, ROW2)을 비교할 수 있다. 메모리 장치(300)는 제1 로우 어드레스(ROW0)와 제2 및/또는 제3 로우 어드레스(ROW1, ROW2)가 동일하다고 판단되는 경우 페이지 오픈 상태를 판단하고, 동일하지 않다고 판단되는 경우 페이지 클로즈 상태를 판단할 수 있다. 메모리 장치(300)는 제1 로우 어드레스에 상응하는 페이지의 페이지 오픈/클로즈 상태를 플래그 신호(PAGE_OPEN/CLOSE_FLAG)로서 DQ 라인(126)을 통하여 메모리 콘트롤러(112)로 전송할 수 있다.
도 10을 참조하면, 메모리 장치(300)는 독출 커맨드(READ3)와 함께 수신되는 제1 로우 어드레스(ROW0)에 상응하는 페이지의 페이지 오픈/클로즈 상태를 플래그 신호(PAGE_OPEN/CLOSE_FLAG)로서 플래그 신호(FLAG) 라인을 통하여 메모리 콘트롤러(112)로 전송할 수 있다.
도 11는 본 발명의 실시예에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 설명하는 도면이다.
도 11를 참조하면, 메모리 장치(1800)는 제어 로직(1810), 리프레쉬 어드레스 발생부(1815), 어드레스 버퍼(1820), 뱅크 제어 로직(1830), 로우 어드레스 멀티플렉서(1840), 칼럼 어드레스 래치(1850), 로우 디코더, 메모리 셀 어레이, 센스 앰프부, 입출력 게이팅 회로(1890), 그리고 데이터 입출력 버퍼(1895)를 포함할 수 있다.
메모리 셀 영역은 제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이(1880a, 1880b, 1880c, 1880d) 각각은 복수개의 메모리 셀 로우들 (또는 페이지들)을 포함하고, 메모리 셀 로우 각각에 연결되는 메모리 셀들을 감지 증폭하는 센스 앰프들(1885a, 1885b, 1885c, 1885d)을 포함할 수 있다.
로우 디코더는 제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d)에 각각 연결된 제1 내지 제4 뱅크 로우 디코더들(1860a, 1860b, 1860c, 1860d)을 포함할 수 있다. 칼럼 디코더는 제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d)에 각각 연결된 제1 내지 제4 뱅크 칼럼 디코더들(1870a, 1870b, 1870c, 1870d)을 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d), 제1 내지 제4 뱅크 로우 디코더들(1860a, 1860b, 1860c, 1860d) 및 제1 내지 제4 뱅크 칼럼 디코더들(1870a, 1870b, 1870c, 1870d)은 제1 내지 제4 메모리 뱅크들을 각각 구성할 수 있다. 도 11에는 4개의 메모리 뱅크들을 포함하는 메모리 장치(1800)의 예가 도시되어 있으나, 실시예에 따라, 메모리 장치(1800)는 임의의 수의 메모리 뱅크들을 포함할 수 있다.
또한, 실시예에 따라, 메모리 장치(1800)는 DDR SDRAM (Double Data Rate Synchronous Dynamic Ramdom Access Memory), LPDDR (Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Ramdom Access Memory) 등과 같은 동적 랜덤 억세스 메모리 (Dynamic Ramdom Access Memory: DRAM)와 같은 메모리 장치일 수 있다.
제어 로직(1810)은 메모리 장치(1800)의 동작을 제어할 수 있다. 예를 들어, 제어 로직(1810)은 메모리 장치(1800)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직(1810)은 메모리 콘트롤러로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(1811), 커맨드(CMD)와 어드레스(ADDR)를 분석하여 제1 내지 제4 뱅크 어레이(1880a, 1880b, 1880c, 1880d) 내 적어도 하나의 페이지에 대하여 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 판단하는 히트 프로파일러(1813), 그리고 메모리 장치(1800)의 동작 모드를 설정하기 위한 모드 레지스터(1813)를 포함할 수 있다.
커맨드 디코더(1811)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS)등을 디코딩하여 커맨드(CMD)에 상응하는 제어 신호들을 생성할 수 있다. 커맨드(CMD)에는 액티브 커맨드, 독출 커맨드, 기입 커맨드, 프리차아지 커맨드 등을 포함할 수 있다.
히트 프로파일러(1812)는 해당 뱅크에 대하여 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 커맨드를 카운트하는 방법으로써, 커맨드(CMD)와 어드레스(ADDR)를 분석할 수 있다. 히트 프로파일러(1812)는 분석된 결과에 따라 해당 뱅크의 해당 페이지에 대하여 페이지 히트/미스를 판단하고 독출 또는 기입 커맨드 수를 발생할 수 있다.
제어 로직(1810)는 히트 프로파일러(1812)에 의한 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 뱅크의 해당 페이지에 대하여 페이지 오픈/클로즈 상태를 판단할 수 있다.
모드 레지스터(1813)는 메모리 장치(1800)의 복수개 동작 옵션들을 제공하고, 메모리 장치(1800)의 다양한 기능들, 특성들 그리고 모드들을 프로그램할 수 있다. 모드 레지스터(1813)는 제어 로직(1810)에서 판단된 해당 페이지에 대한 페이지 오픈/클로즈 상태(PAGE_OPEN/CLOSE)를 범용 레지스터(MPR)에 저장할 수 있다. MPR에 저장된 신호는 페이지 오픈/클로즈 플래그 신호(PAGE_OPEN/CLOSE_FLAG)로서 DQ 핀을 통하여 또는 전용 핀을 통하여 출력될 수 있다.
제어 로직(1810)은 동기 방식으로 메모리 장치(1800)을 구동하기 위한 차동 클럭들(CLK_t/CLK_c) 및 클럭 인에이블 신호(CKE)를 더 수신할 수 있다. 메모리 장치(1800)의 데이터는 더블 데이터 레이트로 동작할 수 있다. 클럭 인에이블 신호(CKE)는 클럭(CLK_t)의 상승 에지에서 캡쳐될 수 있다.
제어 로직(1810)은 리프레쉬 커맨드에 응답하여 리프레쉬 어드레스 발생부(1815)가 오토 리프레쉬 동작을 수행하도록 제어하거나, 셀프 리프레쉬 진입 커맨드에 응답하여 리프레쉬 어드레스 발생부(1815)가 셀프 리프레쉬 동작을 수행하도록 제어할 수 있다.
리프레쉬 어드레스 발생부(1815)는 리프레쉬 동작이 수행될 메모리 셀 로우에 해당하는 리프레쉬 어드레스(REF_ADDR)를 생성할 수 있다. 리프레쉬 어드레스 발생부(1815)는 휘발성 메모리 장치의 표준에서 정의된 리프레쉬 주기로 리프레쉬 어드레스(REF_ADDR)를 생성할 수 있다.
어드레스 버퍼(1820)는 메모리 콘트롤러로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 칼럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 또한, 어드레스 버퍼(1820)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(1830)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(1840)로 제공하고, 수신된 칼럼 어드레스(COL_ADDR)를 칼럼 어드레스 래치(1850)에 제공할 수 있다.
뱅크 제어 로직(1830)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(1860a, 1860b, 1860c, 1860d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제4 뱅크 칼럼 디코더들(1870a, 1870b, 1870c, 1870d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 칼럼 디코더가 활성화될 수 있다.
뱅크 제어 로직(1830)은 뱅크 그룹을 결정하는 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 그룹 제어 신호들을 생성할 수 있다. 뱅크 그룹 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(1860a, 1860b, 1860c, 1860d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 그룹의 로우 디코더들이 활성화되고, 제1 내지 제4 뱅크 칼럼 디코더들(1870a, 1870b, 1870c, 1870d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 그룹의 칼럼 디코더들이 활성화될 수 있다.
로우 어드레스 멀티플렉서(1840)는 어드레스 버퍼(1820)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 어드레스 발생부(1815)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉스(1840)는 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(1840)에서 출력되는 로우 어드레스는 제1 내지 제4 뱅크 로우 디코더들(1860a, 1860b, 1860c, 1860d)에 각각 인가될 수 있다.
제1 내지 제4 뱅크 로우 디코더들(1860a, 1860b, 1860c, 1860d) 중 뱅크 제어 로직(1830)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(1840)에서 출력된 로우 어드레스를 디코딩하여, 로우 어드레스에 상응하는 워드라인을 활성화할 수 있다. 예를 들어, 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드라인에 워드라인 구동 전압을 인가할 수 있다.
칼럼 어드레스 래치(1850)는 어드레스 버퍼(1820)로부터 칼럼 어드레스(COL_ADDR)를 수신하고, 수신된 칼럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 칼럼 어드레스 래치(1850)는 버스트 모드에서 수신된 칼럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 칼럼 어드레스 래치(1850)는 일시적으로 저장된 또는 점진적으로 증가된 칼럼 어드레스(COL_ADDR)를 제1 내지 제4 뱅크 칼럼 디코더들(1870a, 1870b, 1870c, 1870d)에 각각 인가할 수 있다.
제1 내지 제4 뱅크 칼럼 디코더들(1870a, 1870b, 1870c, 1870d) 중 뱅크 제어 로직(1830)에 의해 활성화된 뱅크 칼럼 디코더는 입출력 게이팅 회로(1890)를 통하여 뱅크 어드레스(BANK_ADDR) 및 칼럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(1890)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 그리고 제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d)에 데이터를 기입하기 위한 기입 드라이버를 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(1880a, 1880b, 1880c, 1880d) 중 하나의 뱅크 어레이의 메모리 셀 어레이에 기입될 기입 데이터는 메모리 콘트롤러로부터 메모리 버퍼를 통해 데이터 입출력 버퍼(1895)로 제공될 수 있다. 데이터 입출력 버퍼(1895)에 제공된 데이터는 기입 드라이버를 통하여 하나의 뱅크 어레이에 기입될 수 있다.
도 12은 본 발명의 실시예들에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 12을 참조하면, 모바일 시스템(1900)은 버스(1902)를 통하여 서로 연결되는 어플리케이션 프로세서(1910), 통신(Connectivity)부(1920), 제1 메모리 장치(1930), 제2 메모리 장치(1940), 사용자 인터페이스(1950) 및 파워 서플라이(1960)를 포함할 수 있다. 제1 메모리 장치(1930)는 휘발성 메모리 장치로 설정되고, 제2 메모리 장치(1940)는 비휘발성 메모리 장치로 설정될 수 있다. 실시예에 따라, 모바일 시스템(1900)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation)시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(1910)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1910)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(1910)는 듀얼 코어(Dual-Core), 퀴드 코어(Quid-Core), 헥사 코어(Hexa-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(1910)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(1920)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(1920)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(1920)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GRPS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
휘발성 메모리 장치인 제1 메모리 장치(1930)는 어플리케이션 프로세서(1910)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 제1 메모리 장치(1930)는 어플리케이션 프로세서(1910)로부터 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 커맨드를 카운트하는 방법으로써, 해당 로우 어드레스의 페이지에 대하여 페이지 히트/미스를 판단하고 독출 또는 기입 커맨드 수를 발생할 수 있다. 제1 메모리 장치(1930)는 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하고, 페이지 오픈/클로즈 상태를 플래그 신호로서 어플리케이션 프로세서(1910)로 전달할 수 있다. 어플리케이션 프로세서(1910)는 페이지 오픈/클로즈 상태를 나타내는 플래그 신호를 참고하여 해당 페이지에 대한 페이지 오픈/클로즈 정책을 수립할 수 있다. 메모리 장치(1930)는 서로 독립적인 인터페이스를 구비하는 다수개의 채널들로 구성될 수 있고, 어플리케이션 프로세서(1910)는 채널 별로 서로 다른 페이지 오픈/클로즈 정책을 수립할 수 있다.
비휘발성 메모리 장치인 제2 메모리 장치(1940)는 모바일 시스템(1900)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(1940)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플레시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(1950)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1960)의 동작 전압을 공급할 수 있다. 또한, 실시예에 따라, 모바일 시스템(1900)은 카메라 이미지 프로세서(Camera Image Processor; CIP)를더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
도 13은 본 발명의 실시예들에 따른 페이지 상태 알림 기능을 수행하는 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 13을 참조하면, 컴퓨터 시스템(2000)은 프로세서(2010), 입출력 허브(2020), 입출력 컨트롤러 허브(2030), 메모리 장치(2040) 및 그래픽 카드(2050)를 포함한다. 실시예에 따라, 컴퓨터 시스템(2000)은 개인용 컴퓨터(Personal Computer: PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal digital assistant: PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player: PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(2010)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(2010)는 마이크로 프로세서 또는 중앙 처리 장치(Central Processing Uint: CPU) 일 수 있다. 실시예에 따라, 프로세서(2010)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(2010)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코드(Hexa-Core) 등을 포함할 수 있다. 또한, 도 13에는 하나의 프로세서(2010)를 포함하는 컴퓨팅 시스템(2000)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(2000)은 복수의 프로세서들을 포함할 수 있다. 또한 실시예에 따라, 프로세서(2010)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(2010)는 메모리 장치(2040)의 동작을 제어하는 메모리 콘트롤러(2011)를 포함할 수 있다. 프로세서(2010)에 포함된 메모리 콘트롤러(2011)는 집적 메모리 콘트롤러(Intergrated Memory Controller: IMC) 라 불릴 수 있다. 실시예에 따라, 메모리 콘트롤러(2011)는 입출력 허브(2020) 내에 위치할 수 있다. 메모리 콘트롤러(2011)를 포함하는 입출력 허브(2020)는 메모리 콘트롤러 허브(memory Controller Hub: MCH)라 불릴 수 있다.
메모리 장치(2040)는 페이지 상태 알림 기능을 수행할 수 있다. 메모리 장치(2040)는 메모리 콘트롤러(2011)로부터 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 동일한 로우 어드레스에 상응하는 페이지에 대한 커맨드를 카운트하는 방법으로써, 해당 로우 어드레스의 페이지에 대하여 페이지 히트/미스를 판단하고 독출 또는 기입 커맨드 수를 발생할 수 있다. 메모리 장치(2040)는 페이지 히트/미스와 독출 또는 기입 커맨드 수를 근거로 하여 해당 페이지에 대하여 페이지 오픈/클로즈 상태를 판단하고, 페이지 오픈/클로즈 상태를 나타내는 플래그 신호로서 메모리 콘트롤러(2011)로 전달할 수 있다. 메모리 콘트롤러(2011)는 페이지 오픈/클로즈 상태를 나타내는 플래그 신호를 참고하여 해당 페이지에 대한 페이지 오픈/클로즈 정책을 수립할 수 있다. 메모리 장치(2040)는 서로 독립적인 인터페이스를 구비하는 다수개의 채널들로 구성될 수 있고, 메모리 콘트롤러(2011)는 채널 별로 서로 다른 페이지 오픈/클로즈 정책을 수립할 수 있다.
입출력 허브(2020)는 그래픽 카드(2050)와 같은 장치들과 프로세서(2010) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(2020)는 다양한 방식의 인터페이스를 통하여 프로세서(2010)에 연결될 수 있다. 예를 들어, 입출력 허브(2020)와 프로세서(2010)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lighting Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; CSI 등의 다양한 표준의 인터페이스로 연결할 수 있다. 도 20에는 하나의 입출력 허브(2020)를 포함하는 컴퓨팅 시스템(2000)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(2000)은 복수의 입출력 허브들을 포함할 수 있다.
입출력 허브(2020)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(2020)는 가속 그래픽 포트(Accelerated Graphics Port;AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(2050)는 AGP 또는 PCIe를 통하여 입출력 허브(2020)와 연결될 수 있다. 그래픽 카드(2050)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽카드(2050)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(2020)는, 입출력 허브(2020)의 외부에 위치한 그래픽 카드(2050)와 함께, 또는 그래픽 카드(2050) 대신에 입출력 허브(2020)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(2020)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(2020)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(2030)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(2030)는 내부 버스를 통하여 입출력 허브(2020)와 연결될 수 있다. 예를 들어, 입출력 허브(2020)와 입출력 컨트롤러 허브(2030)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(2030)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(2030)는 범용 직렬 버스(Universal Serial Bus; USB)포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(2010), 입출력 허브(2020) 또는 입출력 컨트롤러 허브(2030) 중 2 이상의 구성 요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 로우 어드레스에 의해 어드레싱되는 페이지를 복수개 포함하는 메모리 셀 어레이; 및
    커맨드 및 상기 로우 어드레스를 바탕으로 상기 페이지에 대하여 페이지 오픈 또는 클로즈 (오픈/클로즈) 상태를 판단하는 제어 로직부를 구비하고,
    상기 제어 로직부는 상기 페이지 오픈/클로즈 상태를 플래그 신호로서 외부로 출력하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 제어 로직부는
    동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 비교 결과로서 발생되는 페이지 히트 또는 미스 (히트/미스)에 따라 상기 페이지 오픈/클로즈 상태를 판단하는 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서, 상기 제어 로직부는
    동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하고, 카운트한 결과로서 발생되는 독출 또는 기입 커맨드 수에 따라 상기 페이지 오픈/클로즈 상태를 판단하는 것을 특징으로 하는 메모리 장치.
  4. 제1항에 있어서, 상기 제어 로직부는
    동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 저장하는 레지스터;
    상기 레지스터에 저장된 로우 어드레스들을 비교하여 페이지 히트 또는 미스 (히트/미스)를 판단하는 비교부; 및
    동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하여 독출 또는 기입 커맨드 수를 발생하는 카운터; 및
    상기 페이지 히트/미스와 상기 독출 또는 기입 커맨드 수를 근거로 상기 페이지 오픈/클로즈 상태를 판단하는 로직 회로부를 구비하는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서,
    상기 메모리 셀 어레이는 복수개의 페이지들을 포함하는 하나 이상의 뱅크들로 구성되고,
    상기 제어 로직부는 상기 뱅크들 각각에 대응되는 히트 프로파일러를 더 구비하고,
    상기 히트 프로파일러는 해당 뱅크의 상기 페이지에 대하여 상기 페이지 오픈/클로즈 상태를 판단하도록 하는 것을 특징으로 하는 메모리 장치.
  6. 제5항에 있어서, 상기 히트 프로파일러는
    상기 해당 뱅크와 연관되는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 저장하는 레지스터;
    상기 레지스터에 저장된 로우 어드레스들을 비교하여 페이지 히트 또는 미스 (히트/미스)를 판단하는 비교부; 및
    상기 해당 뱅크와 연관되는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하여 독출 또는 기입 커맨드 수를 발생하는 카운터를 구비하고,
    상기 제어 로직부는 상기 해당 뱅크에 대한 상기 페이지 히트/미스와 상기 독출 또는 기입 커맨드 수를 근거로 하여 상기 해당 뱅크에 대한 상기 페이지 오픈/클로즈 상태를 판단하는 로직 회로부를 더 구비하는 것을 특징으로 하는 메모리 장치.
  7. 제1항에 있어서,
    상기 페이지 오픈/클로즈 상태는 상기 메모리 장치의 모드 레지스터의 범용 레지스터(Multi Purpose Register: MPR)에 저장되고,
    모드 레지스터 읽기 명령에 의해 상기 MPR에 저장된 상기 페이지 오픈/클로즈 상태가 상기 플래그 신호로서 출력되는 것을 특징으로 하는 메모리 장치.
  8. 제1항에 있어서,
    상기 플래그 신호는 상기 메모리 장치의 데이터 입출력 핀(DQ)을 통하여 출력되는 것을 특징으로 하는 메모리 장치.
  9. 제1항에 있어서,
    상기 플래그 신호는 상기 페이지 오픈/클로즈 상태를 나타내는 별도의 핀을 통하여 출력되는 것을 특징으로 하는 메모리 장치.
  10. 로우 어드레스에 의해 어드레싱되는 페이지를 복수개 포함하는 메모리 장치의 동작 방법에 있어서,
    커맨드 및 상기 로우 어드레스를 수신하는 단계;
    상기 커맨드 및 상기 로우 어드레스를 바탕으로 상기 페이지에 대하여 페이지 오픈 또는 클로즈 (오픈/클로즈) 상태를 판단하는 단계; 및
    상기 페이지 오픈/클로즈 상태를 플래그 신호로서 출력하는 단계를 구비하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  11. 제10항에 있어서, 상기 페이지 오픈/클로즈 상태를 판단하는 단계는
    동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 비교 결과로서 발생되는 페이지 히트 또는 미스에 따라 상기 페이지 오픈 또는 클로즈 상태를 판단하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 로우 어드레스들의 수는 상기 페이지 히트 또는 미스의 정밀도에 따라 선택적으로 결정되는 것을 특징으로 하는 메모리 장치의 동작 방법.
  13. 제10항에 있어서, 상기 페이지 오픈/클로즈 상태를 판단하는 단계는
    동일한 로우 어드레스에 상응하는 상기 페이지에 대한 독출 또는 기입 커맨드를 카운트하고, 카운트한 결과로서 발생되는 독출 또는 기입 커맨드 수에 따라 상기 페이지 오픈/클로즈 상태를 판단하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  14. 제10항에 있어서,
    상기 메모리 장치는 복수개의 페이지들을 갖는 하나 이상의 뱅크들을 포함하고,
    상기 뱅크들 각각에 대하여, 해당 뱅크의 상기 페이지에 대하여 상기 페이지 오픈/클로즈 상태를 판단하는 단계를 더 구비하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  15. 제14항에 있어서, 상기 해당 뱅크의 상기 페이지에 대하여 상기 페이지 오픈/클로즈 상태를 판단하는 단계는,
    상기 해당 뱅크와 연관되는 동일한 커맨드와 함께 수신되는 하나 이상의 로우 어드레스들을 비교하고, 비교 결과로서 발생되는 페이지 히트 또는 미스에 따라 상기 해당 뱅크의 상기 페이지에 대하여 상기 페이지 오픈/클로즈 상태를 판단하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  16. 제14항에 있어서, 상기 해당 뱅크의 상기 페이지에 대하여 상기 페이지 오픈/클로즈 상태를 판단하는 단계는,
    상기 해당 뱅크와 연관되는 동일한 로우 어드레스에 상응하는 페이지에 대한 독출 또는 기입 커맨드를 카운트하고, 카운트 결과 발생되는 독출 또는 기입 커맨드 수에 따라 상기 해당 뱅크의 상기 페이지에 대하여 상기 페이지 오픈/클로즈 상태를 판단하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  17. 제10항에 있어서, 상기 메모리 장치의 동작 방법은
    상기 페이지 오픈/클로즈 상태를 상기 메모리 장치의 모드 레지스터의 범용 레지스터(MPR)에 저장하는 단계를 더 구비하고,
    모드 레지스터 읽기 명령에 의해 상기 MPR에 저장된 상기 페이지 오픈/클로즈 상태가 상기 플래그 신호로서 출력되는 것을 특징으로 하는 메모리 장치의 동작 방법.
  18. 커맨드 및 어드레스를 전송하는 메모리 콘트롤러;
    상기 커맨드 및 상기 어드레스를 바탕으로 제1 페이지에 대하여 페이지 오픈 또는 클로즈 상태를 판단하여 제1 플래그 신호로서 상기 메모리 콘트롤러로 출력하는 제1 메모리 장치; 및
    상기 커맨드 및 상기 어드레스를 바탕으로 제2 페이지에 대하여 페이지 오픈 또는 클로즈 상태를 판단하여 제2 플래그 신호로서 상기 메모리 콘트롤러로 출력하는 제2 메모리 장치를 구비하고,
    상기 메모리 콘트롤러는 상기 제1 메모리 장치와 상기 제2 메모리 장치 각각에 대하여 다른 페이지 오픈/클로즈 관리 정책을 수립하는 것을 특징으로 하는 시스템.
  19. 제18항에 있어서, 상기 제1 및 제2 플래그 신호 각각은
    상기 제1 및 제2 메모리 장치 각각의 데이터 입출력 핀을 통하여 출력되는 것을 특징으로 하는 시스템.
  20. 제18항에 있어서, 상기 제1 및 제2 플래그 신호 각각은
    상기 제1 및 제2 메모리 장치 각각의 상기 페이지 오픈/클로즈 상태를 나타내는 별도의 핀을 통하여 출력되는 것을 특징으로 하는 시스템.
KR1020140164416A 2014-11-24 2014-11-24 페이지 상태 알림 기능이 있는 메모리 장치 KR20160061704A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140164416A KR20160061704A (ko) 2014-11-24 2014-11-24 페이지 상태 알림 기능이 있는 메모리 장치
US14/852,890 US9627015B2 (en) 2014-11-24 2015-09-14 Memory device having page state informing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140164416A KR20160061704A (ko) 2014-11-24 2014-11-24 페이지 상태 알림 기능이 있는 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160061704A true KR20160061704A (ko) 2016-06-01

Family

ID=56010857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140164416A KR20160061704A (ko) 2014-11-24 2014-11-24 페이지 상태 알림 기능이 있는 메모리 장치

Country Status (2)

Country Link
US (1) US9627015B2 (ko)
KR (1) KR20160061704A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190141235A (ko) * 2017-04-27 2019-12-23 에버스핀 테크놀러지스, 인크. 캘리브레이션 지원을 갖는 메모리 내에서의 지연 후-기록

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10310734B2 (en) * 2014-12-27 2019-06-04 Intel Corporation Tier mode for access operations to 3D memory
KR102385569B1 (ko) 2018-01-03 2022-04-12 삼성전자주식회사 메모리 장치
US10489316B1 (en) 2018-06-04 2019-11-26 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
KR102679774B1 (ko) * 2019-04-10 2024-06-28 에스케이하이닉스 주식회사 히스토리 기반 메모리 시스템 및 그 제어 방법
KR20210010691A (ko) * 2019-07-17 2021-01-28 삼성전자주식회사 메모리 장치 및 메모리 패키지
US11646066B2 (en) * 2019-12-16 2023-05-09 Etron Technology, Inc. Memory controller and related memory
CN112631958A (zh) * 2020-12-29 2021-04-09 浙江工商大学 基于过滤表的dram行缓冲器混合管理方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848025A (en) * 1997-06-30 1998-12-08 Motorola, Inc. Method and apparatus for controlling a memory device in a page mode
US5889714A (en) 1997-11-03 1999-03-30 Digital Equipment Corporation Adaptive precharge management for synchronous DRAM
US6002632A (en) * 1998-09-17 1999-12-14 Texas Instruments Incorporated Circuits, systems, and methods with a memory interface for augmenting precharge control
US6374323B1 (en) 1998-11-16 2002-04-16 Infineon Technologies Ag Computer memory conflict avoidance using page registers
US6199138B1 (en) * 1998-11-30 2001-03-06 Micron Technology, Inc. Controlling a paging policy based on a requestor characteristic
US6178133B1 (en) * 1999-03-01 2001-01-23 Micron Technology, Inc. Method and system for accessing rows in multiple memory banks within an integrated circuit
US6785793B2 (en) 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
US7054999B2 (en) * 2002-08-02 2006-05-30 Intel Corporation High speed DRAM cache architecture
KR100518576B1 (ko) 2003-05-24 2005-10-04 삼성전자주식회사 버스 중재기 및 버스 중재방법
US7076617B2 (en) 2003-09-30 2006-07-11 Intel Corporation Adaptive page management
KR101286643B1 (ko) 2007-04-05 2013-07-22 삼성전자주식회사 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
US20080282029A1 (en) 2007-05-09 2008-11-13 Ganesh Balakrishnan Structure for dynamic optimization of dynamic random access memory (dram) controller page policy
US7761656B2 (en) 2007-08-22 2010-07-20 Advanced Micro Devices, Inc. Detection of speculative precharge
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP2010003067A (ja) 2008-06-19 2010-01-07 Sony Corp メモリシステムおよびそのアクセス制御方法、並びにプログラム
KR101598828B1 (ko) 2008-12-22 2016-03-02 삼성전자주식회사 메모리 장치의 페이지 오픈 시간 조절 방법 및 이를 이용한메모리 시스템
US8347020B2 (en) 2009-03-20 2013-01-01 Qualcomm Incorporated Memory access controller, systems, and methods for optimizing memory access times
US20110055495A1 (en) * 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR102117919B1 (ko) * 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
US9286959B2 (en) * 2013-11-18 2016-03-15 International Business Machines Corporation Low latency memory access control for non-volatile memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190141235A (ko) * 2017-04-27 2019-12-23 에버스핀 테크놀러지스, 인크. 캘리브레이션 지원을 갖는 메모리 내에서의 지연 후-기록

Also Published As

Publication number Publication date
US20160148654A1 (en) 2016-05-26
US9627015B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
KR102354987B1 (ko) 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9685218B2 (en) Memory device and memory system having the same
US9336851B2 (en) Memory device and method of refreshing in a memory device
KR20160061704A (ko) 페이지 상태 알림 기능이 있는 메모리 장치
US9772803B2 (en) Semiconductor memory device and memory system
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
US10983792B2 (en) Memory device that performs internal copy operation
US9767882B2 (en) Method of refreshing memory device
KR102193444B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9412429B2 (en) Memory device with multiple voltage generators
KR102194003B1 (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
US10109344B2 (en) Semiconductor memory devices with banks with different numbers of memory cells coupled to their bit-lines and memory systems including the same
US20140237177A1 (en) Memory module and memory system having the same
US10468092B2 (en) Memory device for controlling refresh operation by using cell characteristic flags
US20160224272A1 (en) Memory device for performing information transmission during idle period and method of operating the same
US9064603B1 (en) Semiconductor memory device and memory system including the same
US9449673B2 (en) Memory device and memory system having the same
KR102048217B1 (ko) 메모리 장치 및 이를 갖는 메모리 시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination