CN112631958A - 基于过滤表的dram行缓冲器混合管理方法 - Google Patents

基于过滤表的dram行缓冲器混合管理方法 Download PDF

Info

Publication number
CN112631958A
CN112631958A CN202011592037.XA CN202011592037A CN112631958A CN 112631958 A CN112631958 A CN 112631958A CN 202011592037 A CN202011592037 A CN 202011592037A CN 112631958 A CN112631958 A CN 112631958A
Authority
CN
China
Prior art keywords
memory
entry
data
target
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011592037.XA
Other languages
English (en)
Inventor
章铁飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Gongshang University
Original Assignee
Zhejiang Gongshang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Gongshang University filed Critical Zhejiang Gongshang University
Priority to CN202011592037.XA priority Critical patent/CN112631958A/zh
Publication of CN112631958A publication Critical patent/CN112631958A/zh
Priority to AU2021103953A priority patent/AU2021103953A4/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供一种基于过滤表的DRAM行缓冲器混合管理方法，对来自缓存的数据访问请求，DRAM内存控制器根据访问请求的地址定位目标内存块，并将目标数据的地址发往目标内存块的过滤表，过滤表根据条目信息，决定该目标数据隶属的内存行的行缓冲器管理策略。具体而言，基于过滤表动态选择每个目标内存行的行缓冲器管理策略，对于访问频次较多，大于等于阀值的目标内存行，采用开放的行缓冲器管理策略；对于访问频次较少，小于阀值的目标内存行采用关闭的行缓冲器管理策略；有效发挥两种行缓冲器管理策略的优势，规避两者的不足，降低DRAM数据访问的延时；并且采用辅助写缓冲器，降低行缓冲器数据冲突的代价，进一步提升DRAM数据访问效率。

Description

基于过滤表的DRAM行缓冲器混合管理方法
技术领域
本发明涉及一种基于过滤表的DRAM行缓冲器混合管理方法。
背景技术
DRAM是当前计算机主流的内存存储器。每个DRAM存储单元包含一个晶体管和电容，大量的存储单元构成二维存储阵列，存储阵列再构成内存块(bank)。内存块中的数据以内存行为单位读写，每个内存块都包含一内存行缓冲器(row buffer)，用于缓存来自内存块的内存行数据，以及处理数据读写请求。
根据计算机存储层次结构，最后一级缓存以缓存块为单位向DRAM发起数据访问请求。当读写数据时，内存控制器根据目标缓存块地址，定位DRAM内存块，然后发出行激活命令，将包含目标缓存块数据的内存行加载到内存行缓冲器。内存缓冲器容量远大于缓存块，所以内存缓冲器不仅包含目标缓存块，还包含相邻的其他缓存块。内存控制器再发出列激活命令，定位目标缓存块数据，完成读写操作。最后内存缓冲器中的数据写回到内存块中的对应内存行，同时内存缓冲器清空。
内存行缓冲器将数据写回内存块的时间点选择的差异，对应不同的行缓冲器管理策略。如果内存行缓冲器完成当前的数据读写后，立即将数据写回内存块，清空内存行缓冲器，即关闭策略；如果内存行缓冲器完成当前的数据读写后，没有立即将数据写回内存块，而是等到下一个数据读写请求到达，并且该请求的目标缓存块数据不在当前内存缓冲器中，即发生行缓冲器数据冲突时，才将内存缓冲器的数据写回内存块，称为开放策略。
发生行缓冲器数据冲突时，开放策略要将上一次加载的数据先写回内存块，才能加载当前目标缓存块数据对应的内存行，增加了访问延时；而关闭策略，因为提前将数据写回内存块，可以直接加载新的内存行，所以降低了行缓冲器数据冲突导致的延时。但如果出现内存行缓冲器数据命中，即当前数据访问的目标数据位于上一次加载的内存行时，开放策略下的内存缓冲器可直接进行数据的读写，没有额外的延时；而关闭策略下的内存缓冲器要重新从内存块加载数据，增加了延时。所以，开放策略与关闭策略都会增加数据访问延时。
发明内容
本发明的目的在于克服DRAM现有行缓冲器管理策略的问题，解决上述问题所采用的技术方案是：基于过滤表的DRAM行缓冲器混合管理方案，包括如下步骤：
缓存向DRAM发起数据访问请求时，DRAM内存控制器根据访问请求的地址定位目标内存块，并将目标数据的地址发往目标内存块的过滤表，过滤表根据条目信息，决定该目标数据隶属的内存行，将采用的行缓冲器管理策略。
每个内存块对应一过滤表，过滤表包含n个条目，每个条目包含行地址、访问次数、有效标志位和最近访问标志位；根据数据访问请求的目标内存行地址，查找过滤表；如果过滤表已经存在目标内存行地址对应的条目，称过滤表命中，此时命中条目的访问次数要递增1，最近访问标志位设为1；如果过滤表不存在目标内存行对应的条目，即过滤表缺失，此时以目标内存行的行地址创建新的条目，同时将该条目的访问次数初始化为1，最近访问标志位设为1。
每个内存块配备一辅助写缓冲器，位于内存块与行缓冲器之间，当发生行缓冲器数据冲突时，行缓冲器中的数据立即写入辅助写缓冲器，辅助写缓冲器在内存块空闲时再将数据写回内存块；辅助写缓冲器不能直接从内存块加载数据。
过滤表根据条目信息，决定目标数据隶属的内存行采用开放，还是关闭的行缓冲器管理策略。根据当前目标内存行的行地址查找过滤表，如果对应的条目存在，将其最近访问标志位置为1，并获得条目的访问次数ref，比较ref与阀值K：如果ref≥K，则目标内存行采用开放行缓冲器管理策略；否则，即ref<K，则目标内存行采用关闭行缓冲器管理策略；如果对应的条目不存在，则创建新的过滤表条目。
创建新条目时，过滤表查找本表并选择一空闲条目，再将目标内存行地址赋值给空闲条目，将空闲条目的访问次数初始化为1，同时将有效标志位和最近访问标志位都置为1；如果当前本表中不存在空闲条目，则根据最近最少使用的原则，定位一个条目作为牺牲条目，使用目标内存行的地址赋值牺牲条目的行地址，提取牺牲条目的访问次数用于更新阀值K，然后再将牺牲条目的访问次数初始化为1，最近访问标志位设置为1；再根据权利要求4，选择新创建过滤表条目所对应内存行的行缓冲器管理策略。
阀值K要不断地更新以动态适应内存访问模式，阀值K基于过滤表的牺牲条目的访问次数更新；假设牺牲条目的访问次数为ref，当前的阀值为Kpresent，则新的阀值Knew计算公式：Knew＝(1-a)*Kpresent+a*ref，其中a为平滑经验参数， Knew按向上取整。
如果行缓冲器保有上一次访问的内存行数据，且该内存行数据不包含本次访问的目标数据，则将行缓冲器的数据立即写入辅助写缓冲器，同时从内存块读取目标数据隶属的内存行并加载到行缓冲器，完成目标数据的读写；同时，辅助写缓冲器将数据写回到内存块中对应的内存行，本次的目标行数据暂时保持在内存行缓冲器中，直到下一次数据访问。
如果行缓冲器保有上一次访问的内存行数据，且该内存行数据不包含本次访问的目标数据，将行缓冲器的数据立即写入辅助写缓冲器，同时从内存块读取目标数据所属的内存行并加载到行缓冲器，完成目标数据的读写；同时，辅助写缓冲器将数据写回到内存块中对应的内存行；最后本次访问的目标行数据再从内存行缓冲器写回内存块，保证行缓冲器空闲，供下一次数据访问使用。
本发明与现有技术相比，具有以下优点和效果：本发明设计合理，基于过滤表动态选择每个目标内存行的行缓冲器管理策略，对于访问频次较多，大于等于阀值的目标内存行，采用开放的行缓冲器管理策略；对于访问频次较少，小于阀值的目标内存行采用关闭的行缓冲器管理策略；有效发挥两种行缓冲器管理策略的优势，规避两者的不足，降低DRAM数据访问的延时；并且采用辅助写缓冲器，降低行缓冲器数据冲突的代价，进一步提升DRAM数据访问效率。
附图说明
图1是本发明实施目标内存行缓冲器策略选择的流程图
图2是本发明实施内存块数据读写的结构图
图3是本发明对目标内存行实施开放策略的流程图
具体实施方式
下面结合附图并通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
本实施例中的基于过滤表的DRAM行缓冲器混合管理方法，包括如下步骤：
缓存向DRAM发起数据访问请求时，访问请求到达DRAM内存控制器后，内存控制器将数据访问请求地址发往目标内存块对应的过滤表，过滤表根据表内信息，决定该目标数据隶属的内存行将采用的行缓冲器管理策略。过滤表包含n 个条目，其中每个条目包含行地址、访问次数、有效标志位和最近访问标志位。根据当前访问请求的目标内存行地址，查找过滤表，如果过滤表已经存在目标内存行地址对应的条目，称过滤表命中，此时命中条目的访问次数要递增1，最近访问标志位设置为1；如果过滤表中不存在目标内存行对应的条目，即过滤表缺失，此时以目标内存行的行地址创建新的条目，同时将该该条目的访问次数初始化为1，最近访问标志位设置为1。
过滤表中条目的有效标志位值为0，表示该条目没有被占据，处于空闲状态；当值为1时，该条目保存有数据，处于有效状态。过滤表中所有条目的有效标志位初始化为0，当某空闲条目被选择用于创建新条目时，有效标志位设置为1。
过滤表条目的最近访问标志位值为1，表示该条目最近被访问过；当值为0 时，表示该条目近期未被访问。过滤表条目的最近访问标志位会周期性地清零，当过滤表条目访问命中或者新创建时，条目所对应的最近访问标志位会置为1。所以，最近访问标志位值为1，说明过滤表条目最近有被访问。
图1所示，根据当前数据访问请求的目标内存行地址查找过滤表，如果对应的条目存在，获得条目的访问次数ref，比较ref与阀值K：如果ref≥K，则当前目标内存行采用开放行缓冲器管理策略；否则，即ref<K，则当前目标内存行采用关闭行缓冲器管理策略；如果对应的条目不存在，则创建新的过滤表条目；并比较新创建的条目的访问次数ref与K，采用同样的决策过程，选择行缓冲器管理策略。
创建新条目时，过滤表查找本表并选择一空闲条目，再将目标内存行的地址赋值给空闲条目，同时将条目的访问次数初始化为1，有效标志位与最近访问标志位都设置为1；如果当前本表中不存在空闲条目，则根据最近最少使用的原则，定位一个条目作为牺牲条目，使用目标内存行的地址覆盖牺牲条目的行地址，提取牺牲条目的访问次数用于更新阀值K，然后再将牺牲条目的访问次数初始化为 1，最近访问标志位设置为1。
阀值K要不断地更新来动态适应内存访问模式。阀值K基于过滤表的牺牲条目的访问次数更新。假设牺牲条目的访问次数为ref，当前的阀值为Kpresent，则新的阀值Knew计算公式：Knew＝(1-a)*Kpresent+a*ref，其中a为平滑经验参数， Knew按向上取整。
图2所示，每个内存块配备一辅助写缓冲器，位于内存块与行缓冲器之间，当发生行缓冲器数据冲突时，行缓冲器中的数据立即写入辅助写缓冲器，辅助写缓冲器在内存块空闲时再将数据写回内存块；辅助写缓冲器不能直接从内存块加载数据。
如果当前访问的目标内存行采用开放行缓冲器策略，图3所示，当前行缓冲器为空，即上一次访问的内存行采用关闭策略，则从内存块读取目标数据所在的内存行，并且加载到行缓冲器中，完成数据读写后，内存行数据保持在行缓冲器中，直到下一次数据访问；如果当前行缓冲器包含数据，即上一次访问的内存行数据采用开放策略，分两种情况处理：
情况1：行缓冲器中的数据恰好包含本次访问的目标缓存块数据，直接读写数据即可。
情况2：行缓冲器中的数据没有包含本次访问的目标数据，则将行缓冲器的数据立即写入辅助写缓冲器，再从内存块读取目标数据所属的内存行并加载到行缓冲器，完成目标数据的读写的同时，辅助写缓冲器将数据写回到内存块中对应的内存行。因为开放策略，本次的目标数据暂时保持在内存行缓冲器中，直到下一次的数据访问。
如果当前访问的目标内存行采用关闭行缓冲器策略，并且当前行缓冲器为空，即上一次访问的内存行采用关闭策略，则从内存块读取目标数据隶属的内存行，加载到行缓冲器，完成数据读写后，行缓冲器中的数据立即写回内存块中对应的内存行，保持行缓冲器空闲，供下一次数据访问使用。
如果当前行缓冲器包含数据，即上一次访问的内存行数据采用开放策略，行缓冲器中的不包含本次访问的目标数据，将行缓冲器的数据立即写入辅助写缓冲器，同时从内存块读取目标数据隶属的内存行并加载到行缓冲器，完成目标数据的读写。同时，辅助写缓冲器将数据写回到内存块中对应的内存行。完成目标数据的读写后，按关闭策略，数据立即从内存行缓冲器写回到内存块，保持行缓冲器空闲，供下一次数据访问使用。
此外，需要说明的是，本说明书中所描述的具体实施例，其零、部件的形状、所取名称等可以不同，本说明书中所描述的以上内容仅仅是对本发明结构所作的举例说明。凡依据本发明专利构思所述的构造、特征及原理所做的等效变化或者简单变化，均包括于本发明专利的保护范围内。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (9)

1.基于过滤表的DRAM 行缓冲器混合管理方法，其特征在于，包括如下步骤：
缓存向DRAM发起数据访问请求时，DRAM内存控制器根据访问请求的地址定位目标内存块，并将目标数据的地址发往目标内存块的过滤表，过滤表根据条目信息，决定该目标数据隶属的内存行，将采用的行缓冲器管理策略。
2.根据权利要求1所述的过滤表，其特征在于：每个内存块对应一过滤表，过滤表包含n个条目，每个条目包含行地址、访问次数、有效标志位和最近访问标志位；根据数据访问请求的目标内存行地址，查找过滤表；如果过滤表已经存在目标内存行地址对应的条目，称过滤表命中，此时命中条目的访问次数要递增1，最近访问标志位设为1；如果过滤表不存在目标内存行对应的条目，即过滤表缺失，此时以目标内存行的行地址创建新的条目，同时将该条目的访问次数初始化为1，最近访问标志位设为1。
3.根据权利要求1所述的过滤表根据条目的信息决定该目标数据隶属的内存行将采用的行缓冲器管理策略，其特征在于：过滤表根据条目信息，决定目标数据隶属的内存行采用开放，还是关闭的行缓冲器管理策略。
4.根据权利要求3所述的过滤表根据条目信息，其特征在于：根据当前目标内存行的行地址查找过滤表，如果对应的条目存在，将其最近访问标志位置为1，并获得条目的访问次数ref，比较ref与阀值K：如果ref≥K，则目标内存行采用开放行缓冲器管理策略；否则，即ref<K，则目标内存行采用关闭行缓冲器管理策略；如果对应的条目不存在，则创建新的过滤表条目。
5.根据权利要求4所述的创建新的过滤表条目，其特征在于：创建新条目时，过滤表查找本表并选择一空闲条目，再将目标内存行地址赋值给空闲条目，将空闲条目的访问次数初始化为1，同时将有效标志位和最近访问标志位都置为1；如果当前本表中不存在空闲条目，则根据最近最少使用的原则，定位一个条目作为牺牲条目，使用目标内存行的地址赋值牺牲条目的行地址，提取牺牲条目的访问次数用于更新阀值K，然后再将牺牲条目的访问次数初始化为1，最近访问标志位设置为1；再根据权利要求4，选择新创建过滤表条目所对应内存行的行缓冲器管理策略。
6.根据权利要求5所述的更新阀值K，其特征在于：阀值K要不断地更新以动态适应内存访问模式，阀值K基于过滤表的牺牲条目的访问次数更新；假设牺牲条目的访问次数为ref，当前的阀值为Kpresent，则新的阀值Knew计算公式： Knew=(1-a) *Kpresent+a*ref，其中a为平滑经验参数，Knew按向上取整。
7.根据权利要求4所述的开放行缓冲器管理策略，其特征在于：如果行缓冲器保有上一次访问的内存行数据，且该内存行数据不包含本次访问的目标数据，则将行缓冲器的数据立即写入辅助写缓冲器，同时从内存块读取目标数据隶属的内存行并加载到行缓冲器，完成目标数据的读写；同时，辅助写缓冲器将数据写回到内存块中对应的内存行，本次的目标行数据暂时保持在内存行缓冲器中，直到下一次数据访问。
8.根据权利要求4所述的关闭行缓冲器管理策略，其特征在于：如果行缓冲器保有上一次访问的内存行数据，且该内存行数据不包含本次访问的目标数据，将行缓冲器的数据立即写入辅助写缓冲器，同时从内存块读取目标数据所属的内存行并加载到行缓冲器，完成目标数据的读写；同时，辅助写缓冲器将数据写回到内存块中对应的内存行；最后本次访问的目标行数据再从内存行缓冲器写回内存块，保证行缓冲器空闲，供下一次数据访问使用。
9.根据权利要求7、8所述的辅助写缓冲器，其特征在于：每个内存块配备一辅助写缓冲器，位于内存块与行缓冲器之间，当发生行缓冲器数据冲突时，行缓冲器中的数据立即写入辅助写缓冲器，辅助写缓冲器在内存块空闲时再将数据写回内存块；辅助写缓冲器不能直接从内存块加载数据。
CN202011592037.XA 2020-12-09 2020-12-29 基于过滤表的dram行缓冲器混合管理方法 Pending CN112631958A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011592037.XA CN112631958A (zh) 2020-12-29 2020-12-29 基于过滤表的dram行缓冲器混合管理方法
AU2021103953A AU2021103953A4 (en) 2020-12-09 2021-07-08 Method for DRAM Row Buffer Management based on Filter Table

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011592037.XA CN112631958A (zh) 2020-12-29 2020-12-29 基于过滤表的dram行缓冲器混合管理方法

Publications (1)

Publication Number Publication Date
CN112631958A true CN112631958A (zh) 2021-04-09

Family

ID=75286079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011592037.XA Pending CN112631958A (zh) 2020-12-09 2020-12-29 基于过滤表的dram行缓冲器混合管理方法

Country Status (2)

Country Link
CN (1) CN112631958A (zh)
AU (1) AU2021103953A4 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133995B1 (en) * 2002-12-16 2006-11-07 Advanced Micro Devices, Inc. Dynamic page conflict prediction for DRAM
US20120226861A1 (en) * 2011-03-03 2012-09-06 Hitachi, Ltd. Storage controller and method of controlling storage controller
CN104115128A (zh) * 2011-10-26 2014-10-22 高通科技公司 具有高速缓存相干性的集成电路
CN104205772A (zh) * 2012-02-27 2014-12-10 高通股份有限公司 具有缓冲器水位决策的改进的dash客户端和接收机
CN104424129A (zh) * 2013-08-19 2015-03-18 上海芯豪微电子有限公司 基于指令读缓冲的缓存系统和方法
CN105068940A (zh) * 2015-07-28 2015-11-18 北京工业大学 一种基于Bank划分的自适应页策略确定方法
US20160148654A1 (en) * 2014-11-24 2016-05-26 Young-Soo Sohn Memory device having page state informing function
CN108170379A (zh) * 2017-12-28 2018-06-15 深圳忆联信息系统有限公司 一种提升ssd稳态时写命令服务质量的方法及ssd
CN109983536A (zh) * 2016-11-29 2019-07-05 Arm有限公司 响应标签匹配命令的存储电路
CN111124297A (zh) * 2019-12-16 2020-05-08 浙江工商大学 一种堆叠dram缓存的性能提升方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133995B1 (en) * 2002-12-16 2006-11-07 Advanced Micro Devices, Inc. Dynamic page conflict prediction for DRAM
US20120226861A1 (en) * 2011-03-03 2012-09-06 Hitachi, Ltd. Storage controller and method of controlling storage controller
CN104115128A (zh) * 2011-10-26 2014-10-22 高通科技公司 具有高速缓存相干性的集成电路
CN104205772A (zh) * 2012-02-27 2014-12-10 高通股份有限公司 具有缓冲器水位决策的改进的dash客户端和接收机
CN104424129A (zh) * 2013-08-19 2015-03-18 上海芯豪微电子有限公司 基于指令读缓冲的缓存系统和方法
US20160148654A1 (en) * 2014-11-24 2016-05-26 Young-Soo Sohn Memory device having page state informing function
CN105068940A (zh) * 2015-07-28 2015-11-18 北京工业大学 一种基于Bank划分的自适应页策略确定方法
CN109983536A (zh) * 2016-11-29 2019-07-05 Arm有限公司 响应标签匹配命令的存储电路
CN108170379A (zh) * 2017-12-28 2018-06-15 深圳忆联信息系统有限公司 一种提升ssd稳态时写命令服务质量的方法及ssd
CN111124297A (zh) * 2019-12-16 2020-05-08 浙江工商大学 一种堆叠dram缓存的性能提升方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
章铁飞: "《利用内存行激活信息的DRAM行扰动问题研究》", 《计算机工程与应用》 *

Also Published As

Publication number Publication date
AU2021103953A4 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US10241919B2 (en) Data caching method and computer system
US8214595B2 (en) Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system
US9329995B2 (en) Memory device and operating method thereof
CN102707899B (zh) 虚拟存储器系统、虚拟存储器控制方法和程序
JP4044067B2 (ja) シリアルフラッシュメモリにおけるｘｉｐのための優先順位に基づくフラッシュメモリ制御装置及びこれを用いたメモリ管理方法、これによるフラッシュメモリチップ
US20120030413A1 (en) Memory management device, information processing device, and memory management method
US20060106984A1 (en) Methods and apparatus for efficient memory usage
CN109901800B (zh) 一种混合内存系统及其操作方法
CN110413537B (zh) 一种面向混合固态硬盘的闪存转换层及转换方法
CN108153682B (zh) 一种利用闪存内部并行性进行闪存转换层地址映射的方法
CN109446117B (zh) 一种固态硬盘页级闪存转换层设计方法
CN110888600B (zh) 一种面向nand闪存的缓冲区管理方法
CN111580754B (zh) 一种写友好的闪存固态盘缓存管理方法
CN108845957B (zh) 一种置换和回写自适应的缓冲区管理方法
CN101387987A (zh) 存储器装置、存储器控制方法和程序
US10275363B2 (en) Cuckoo caching
US20040193781A1 (en) Flash memory access apparatus and method
CN103514110A (zh) 非易失性存储设备的缓存管理方法及装置
US20090319721A1 (en) Flash memory apparatus and method for operating the same
CN110968269A (zh) 基于scm与ssd的键值存储系统及读写请求处理方法
CN111352593B (zh) 一种区分快写和正常写的固态硬盘数据写入方法
CN113590505B (zh) 地址映射方法、固态硬盘控制器及固态硬盘
CN117234432B (zh) 一种混合内存系统的管理方法、管理装置、设备及介质
KR102321346B1 (ko) 대용량 ssd 장치를 위한 데이터 저널링 방법
CN111124297B (zh) 一种堆叠dram缓存的性能提升方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210409

WD01 Invention patent application deemed withdrawn after publication