KR20180069177A - 메모리 장치 및 메모리 장치의 동작 방법 - Google Patents

메모리 장치 및 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20180069177A
KR20180069177A KR1020160170437A KR20160170437A KR20180069177A KR 20180069177 A KR20180069177 A KR 20180069177A KR 1020160170437 A KR1020160170437 A KR 1020160170437A KR 20160170437 A KR20160170437 A KR 20160170437A KR 20180069177 A KR20180069177 A KR 20180069177A
Authority
KR
South Korea
Prior art keywords
cell
refresh
memory cells
test
retention time
Prior art date
Application number
KR1020160170437A
Other languages
English (en)
Inventor
최해랑
김육희
이재승
조미현
이동재
강경필
지성수
원형식
정헌삼
이요셉
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160170437A priority Critical patent/KR20180069177A/ko
Priority to US15/681,595 priority patent/US20180166117A1/en
Priority to CN201711077950.4A priority patent/CN108231108A/zh
Publication of KR20180069177A publication Critical patent/KR20180069177A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G11C11/4045—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell using a plurality of serially connected access transistors, each having a storage capacitor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

다수의 메모리 셀을 포함하는 메모리 장치의 동작 방법에 있어서, 메모리 장치의 동작 방법은 상기 다수의 메모리 셀의 데이터 보유 시간을 측정하는 단계; 상기 다수의 메모리 셀의 데이터 보유 시간을 측정한 결과를 저장하는 단계; 및 상기 저장된 측정 결과를 이용하여 상기 다수의 메모리 셀의 리프레시 동작을 최적화하는 단계를 포함할 수 있다.

Description

메모리 장치 및 메모리 장치의 동작 방법{MEMROY DEVICE AND OPERATING METHOD FOR MEMORY DEVICE}
본 특허문헌은 메모리 장치 및 메모리 장치의 동작 방법에 관한 것이다.
일반적으로 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치의 메모리 셀은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉, 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나, MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작이 주기적으로 반복되어야 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 한다.
리프레쉬 동작은 메모리 컨트롤러로부터 메모리로 리프레쉬 커맨드가 입력될 때마다 수행되는데, 메모리 콘트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레쉬 커맨드를 입력한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레쉬 커맨드가 8000번 입력되어야 메모리 내부의 전체 메모리 셀이 리프레쉬 될 수 있는 경우에, 메모리 콘트롤러는 64ms 동안에 8000번의 리프레쉬 커맨드를 메모리 장치로 입력한다.
한편, 메모리 장치의 테스트 과정에서 메모리 장치에 포함된 일부 메모리 셀들의 데이터 유지 시간(data retention time)이 규정된 기준 시간을 초과하지 못하는 경우 해당 메모리 장치는 페일로 처리되는데, 이렇게 페일로 처리된 메모리 장치는 버려져야 한다.
데이터 유지 시간이 기준시간에 미치지 못하는 메모리 셀(즉, 위크 셀)을 포함하는 메모리 장치를 모두 페일로 처리하는 경우 수율이 하락하는 문제점이 있다. 또한 테스트를 통과한 메모리 장치라도 사후적인 요인에 의해 위크 셀이 발생하면 오류를 일으킬 수 있다.
더욱이, 하나의 칩에 집적되는 셀(cell)의 수가 수천 만개 이상으로 초고집적화 되어감에 따라 제조 공정의 발달에도 불구하고 위크 셀의 존재 가능성은 더욱 커지고 있다고 할 수 있다. 만일 이러한 위크 셀에 대하여 정확한 테스트가 이루어지지 않는다면 반도체 메모리 장치의 신뢰성을 확보할 수 없게 된다. 따라서, 위크 셀을 검출하는 다양한 스킴 및 방법이 연구되고 있으며, 검출된 위크 셀들을 관리하기 위한 다양한 기술이 연구되고 있다.
본 발명의 일 실시예는 메모리 셀의 데이터 보유 시간을 측정하고, 측정 결과를 저장한 후 저장된 측정 결과에 따라 다수의 메모리 셀의 리프레시 동작을 최적화함으로써 위크 셀의 데이터가 열화되지 않도록 하면서도 리프레시를 통해 소모되는 전류 및 전력을 최소화한 메모리 장치 및 메모리 장치의 동작 방법을 제공할 수 있다.
다수의 메모리 셀을 포함하는 메모리 장치의 동작 방법에 있어서, 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법은 상기 다수의 메모리 셀의 데이터 보유 시간을 측정하는 단계; 상기 다수의 메모리 셀의 데이터 보유 시간을 측정한 결과를 저장하는 단계; 및 상기 저장된 측정 결과를 이용하여 상기 다수의 메모리 셀의 리프레시 동작을 최적화하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 상기 다수의 메모리 셀의 데이터 보유 시간을 측정하는 테스트 제어부; 상기 테스트 제어부의 측정 결과를 저장하는 결과 저장부; 및 상기 다수의 메모리 셀이 리프레시되도록 제어하되, 상기 결과 저장부에 저장된 측정 결과를 이용하여 상기 다수의 메모리 셀의 리프레시 동작을 최적화하는 리프레시 제어부를 포함할 수 있다.
본 기술은 메모리 셀의 데이터 보유 시간을 측정하고, 측정 결과를 저장한 후 저장된 측정 결과에 따라 다수의 메모리 셀의 리프레시 동작을 최적화함으로써 위크 셀을 적절하게 관리하면서도 메모리 장치에서 소모되는 리프레시 전류 및 전력을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 2는 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법을 설명하기 위한 순서도,
도 3은 테스트 동작 방법을 설명하기 위한 순서도,
도 4는 제1실시예에 따른 테스트 방법을 설명하기 위한 도면,
도 5는 제2실시예에 따른 테스트 방법을 설명하기 위한 도면,
도 6a는 다수의 메모리 셀(MC)이 하나의 비트라인(BL)에 동시에 전기적으로 연결된 상태를 나타낸 도면,
도 6b는 도 6a의 메모리 셀(MC)들의 데이터 보유 시간에 따라 도 6a에서 시간에 따른 비트라인(BL)의 전압 변화가 어떻게 달라지는지 나타낸 도면,
도 7은 제3실시예에 따른 테스트 방법을 설명하기 위한 도면,
도 8은 제1실시예에 따른 테스트 결과(TEST_RESULT)의 저장 방법을 설명하기 위한 도면,
도 9는 제2실시예에 따른 테스트 결과(TEST_RESULT)의 저장 방법을 설명하기 위한 도면,
도 10은 비휘발성 메모리(1010)에 저장된 결과 정보(TABLE)가 더미 셀 영역(DUMMY)으로 전송되는 동작을 설명하기 위한 도면,
도 11은 더미 셀 영역(DUMMY)에 저장된 결과 정보(TABLE)가 리프레시 동작시 리프레시 제어부(150)로 전송되어 이용되는 동작을 설명하기 위한 도면,
도 12는 일반적인 리프레시 동작을 설명하기 위한 도면,
도 13은 제1실시예에 따른 리프레시 제어부(150)의 리프레시 빈도 또는 주기 조절 방법을 설명하기 위한 도면,
도 14는 제2실시예에 따른 리프레시 제어부(150)의 리프레시 빈도 또는 주기 조절 방법을 설명하기 위한 도면,
도 15는 제3실시예에 따른 리프레시 제어부(150)의 리프레시 빈도 또는 주기 조절 방법을 설명하기 위한 도면,
도 16은 위크 셀의 데이터를 보정하여 리프레시 빈도 또는 주기를 조절하는 방법을 설명한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 리프레시 동작의 최적화란 각 메모리 셀의 데이터 보유 시간을 고려하여 메모리 셀의 데이터가 열화되지 않도록 리프레시를 하면서 리프레시 빈도를 최소화하거나 리프레시 주기를 최대화하여 리프레시 동작을 위해 소모되는 전류나 전력을 최소화하는 것을 나타낼 수 있다. 즉, 리프레시 동작의 최적화란 메모리 셀의 데이터가 열화되지 않도록 리프레시 동작을 수행하되, 리프레시 빈도를 최소화하거나 주기를 최대화하는 것을 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 1을 참조하면, 메모리 장치는 셀 어레이(110), 어레이 제어부(120), 테스트 제어부(130), 결과 저장부(140), 리프레시 제어부(150), 온도 측정부(160), 커맨드 디코더(170)를 포함할 수 있다.
커맨드 디코더(170)는 다수의 커맨드 신호(CMDs) 및 다수의 어드레스 신호(ADDs)를 입력받아 메모리 장치의 동작을 제어할 수 있다. 이를 위해, 커맨드 디코더(170)는 다수의 커맨드 신호(CMDs) 및 다수의 어드레스 신호(ADDs)의 조합에 따라 결정되는 제어신호들을 생성하여 메모리 장치의 각 구성들을 제어할 수 있다. 커맨드 디코더(170)는 다수의 커맨드 및 어드레스 신호들(CMDs, ADDs)의 조합에 따라 어레이 제어부(120)를 제어하기 위한 제1제어신호들(CTR1s), 테스트 제어부(130)를 제어하기 위한 제2제어신호들(CTR2s), 리프레시 제어부(150)를 제어하기 위한 제3제어신호들(CTR3s), 온도 측정부(160)를 제어하기 위한 제4제어신호들(CTR4s)를 생성할 수 있다.
셀 어레이(110)는 다수의 메모리 셀(MC), 다수의 비트라인(BL) 및 다수의 워드라인(WL)을 포함할 수 있다. 메모리 셀(MC)은 셀 캐패시터(C) 및 셀 트랜지스터(T)를 포함할 수 있다. 도 1에서는 도시의 편의를 위해 메모리 셀(MC), 비트라인(BL) 및 워드라인(WL)의 일부만 도시하였다.
어레이 제어부(120)는 셀 어레이(110)의 로우(또는 워드라인) 동작 및 컬럼(또는 비트라인) 동작을 제어할 수 있다. 어레이 제어부(120)는 제1제어신호들(CTR1s)에 응답하여 워드라인(WL)을 액티브하거나 프리차지하는 로우 동작을 제어할 수 있다. 또한 어레이 제어부(120)는 제1제어신호들(CTR1s)에 응답하여 셀 어레이(110)의 다수의 메모리 셀(MC) 중 지정된 하나 이상의 메모리 셀에 데이터를 라이트하거나 하나 이상의 지정된 메모리 셀에 저장된 데이터를 리드하는 컬럼 동작을 제어할 수 있다. 'DATA'는 어레이 제어부(120)의 제어에 따라 셀 어레이(110)에 입력되거나 셀 어레이(110)에서 출력된 데이터를 나타낼 수 있다.
어레이 제어부(120)는 리프레시 제어부(150)의 제어에 따라 셀 어레이(110)의 리프레시 동작을 제어할 수 있다. 리프레시 동작은 지정된 워드라인(WL)을 설정된 시간만큼 액티브시켰다가 프리차지 시키는 동작으로 로우 동작들 중 하나 일 수 있다. 어레이 제어부(120)는 리프레시 제어부(150)에서 생성된 리프레시 제어신호(REF_CTRs)에 응답하여 지정된 워드라인(WL)을 리프레시할 수 있다.
어레이 제어부(120)는 테스트 제어부(130)의 제어에 따라 셀 어레이(110)에 포함된 메모리 셀(MC)의 데이터 보유 시간(data retection time)을 측정하기 위한 테스트 동작을 제어할 수 있다. 테스트 동작은 테스트 제어부(130)에서 생성된 테스트 데이터를 셀 어레이(110)에 라이트하고, 셀 어레이(110)에 포함된 다수의 메모리 셀(MC) 중 지정된 하나 이상의 테스트 셀(다수의 메모리 셀(MC) 중 데이터 보유 시간을 측정하는 메모리 셀)의 리프레시 동작을 설정된 횟수만큼 스킵한 후 테스트 셀의 데이터를 리드하여 테스트 제어부(130)에서 테스트 데이터와 비교하는 동작을 포함할 수 있다. 어레이 제어부(120)는 테스트 제어부(130)에서 테스트 제어신호(TEST_CTRs)에 응답하여 테스트 동작을 수행할 수 있다. 'TEST_DATA'는 테스트 제어부(130)와 셀 어레이(110) 사이에 전달되는 데이터로 테스트 제어부(130)에서 생성되어 메모리 셀(MC)에 라이트되는 테스트 데이터 또는 셀 어레이(110)의 테스트 셀에서 리드되어 테스트 제어부(130)로 전송되는 데이터를 나타낼 수 있다.
테스트 제어부(130)는 다수의 제2제어신호들(CTR2s)에 응답하여 다수의 메모리 셀(MC)의 데이터 보유 시간을 측정하는 테스트 동작을 제어할 수 있다. 테스트 동작은 다음과 같은 순서로 수행될 수 있다. (1) 테스트 제어부(130)는 다수의 메모리 셀(MC)에 테스트 데이터를 라이트할 수 있다. (2) 테스트 제어부(130)는 다수의 메모리 셀(MC)을 설정된 주기로 차례로 리프레시하되, 하나 이상의 테스트 셀의 리프레시 동작은 설정된 횟수만큼 스킵할 수 있다. (3) 테스트 제어부(130)는 테스트 셀들의 데이터를 리드하여 테스트 데이터와 비교하고, 비교 결과에 따라 테스트 셀의 데이터 보유 시간을 검출할 수 있다.
데이터의 비교 결과에 따라 테스트 셀의 데이터 보유 시간은 다음과 같이 결정될 수 있다. 예를 들어, 각 메모리 셀(MC)이 리프레시되는 주기가 tREF이고, 테스트 셀이 스킵하는 리프레시 동작의 횟수를 k(k는 자연수)라고 하자. 테스트 셀에서 리드된 데이터(이하 테스트 리드 데이터)와 테스트 데이터가 같은 경우 테스트 셀의 데이터 보유 시간은 리프레시가 수행되지 않은 시간 이상일 수 있다. 반면에 테스트 리드 데이터와 테스트 데이터가 다른 경우 테스트 셀의 데이터 보유 시간 리프레시가 수행되지 않은 시간 미만일 수 있다. 즉, 테스트 셀의 데이터 보유 시간을 tRETENTION이라 하면, 전자의 경우 tRETENTION ≥ k×tREF이고 후자의 경우 tRETENTION ＜ k×tREF일 수 있다.
이와 같은 방법을 이용하면 테스트 동작을 통해 메모리 셀(MC)을 데이터 보유 시간을 측정하고, 다수의 메모리 셀(MC)을 데이터 보유 시간에 따라 분류할 수 있다. 예를 들어, 어떤 테스트 셀의 데이터 보유 시간을 측정할 때 리프레시 동작을 k-1회 스킵한 경우 테스트 리드 데이터와 테스트 데이터가 동일하고, k회 스킵한 경우 테스트 리드 데이터와 테스트 데이터가 다른 경우 이러한 테스트 셀의 데이터 보유 시간은 (k-1)×tREF ≤ tRETENTION ＜ k×tREF로 나타낼 수 있다. 이때 다수의 메모리 셀(MC) 중 데이터 보유 시간이 제1기준 시간보다 짧은 메모리 셀을 위크 셀로 분류하고, 데이터 보유 시간이 제2기준 시간(제2기준 시간 ＞ 제1기준 시간)보다 긴 메모리 셀을 스트롱 셀로 분류하고, 데이터 보유 시간이 제1기준 시간과 제2기준 시간 사이인 메모리 셀을 노멀 셀로 분류할 수 있다. 이외에도 데이터 보유 시간을 더욱 세분화하여 메모리 셀들(MC)을 분류할수도 있다.
결과 저장부(140)는 테스트 제어부(130)의 측정 결과(TEST_TABLE)를 저장할 수 있다. 결과 저장부(140)는 다양한 형태로 측정 결과를 저장할 수 있다.
제1실시예에 따른 결과 저장부(140)는 위크 셀에 관한 정보를 저장할 수 있다. 위크 셀에 관한 정보란 위크 셀의 어드레스이거나 각 메모리 셀이 위크 셀인지 여부를 나타내는 1비트 정보일 수 있다. 예를 들어, 메모리 셀의 데이터 보유 시간을 로우(워드라인) 단위로 분류하고, 어레이(110)가 16개의 로우를 포함하되, 16개의 로우의 어드레스가 각각 0 - 15이라고 하자. 이들 중 위크 셀을 포함하는 로우(이하 위크 로우)가 각각 어드레스 값이 4, 9인 로우라면 결과 저장부(140)는 위크 로우의 어드레스(이하 위크 로우 어드레스)인 4, 9를 저장할 수 있다.
또는 결과 저장부(140)는 16개의 로우가 각각 위크 로우인지 여부를 나타내는 16개의 1비트의 위크 정보를 저장할 수 있다. 위크 로우에 대응하는 위크 정보는 1이고, 위크 로우가 아닌 로우에 대응하는 위크 정보가 0이라고 할 때 위와 같은 경우 결과 저장부(140)에는 [표 1]과 같이 위크 정보가 저장될 수 있다.
로우 위크 정보의 값
어드레스 값이 0인 로우 0
어드레스 값이 1인 로우 0
어드레스 값이 2인 로우 0
어드레스 값이 3인 로우 0
어드레스 값이 4인 로우 1
어드레스 값이 5인 로우 0
어드레스 값이 6인 로우 0
어드레스 값이 7인 로우 0
어드레스 값이 8인 로우 0
어드레스 값이 9인 로우 1
어드레스 값이 10인 로우 0
어드레스 값이 11인 로우 0
어드레스 값이 12인 로우 0
어드레스 값이 13인 로우 0
어드레스 값이 14인 로우 0
어드레스 값이 15인 로우 0
제2실시예에 따른 결과 저장부(140)는 스트롱 셀에 관한 정보를 저장할 수 있다. 스트롱 셀에 관한 정보란 스트롱 셀들의 어드레스이거나 어떤 메모리 셀들이 스트롱 셀인지 여부를 나타내는 1비트 정보일 수 있다. 스트롱 셀에 관한 정보는 상술한 바와 비슷하게, 스트롱 로우 어드레스 형태로 저장되거나 각 로우가 스트롱 로우인지 여부를 나타내는 1비트의 정보로 저장될 수 있다.
제3실시예에 따른 결과 저장부(140)는 위크 셀 및 스트롱 셀에 관한 정보를 저장할 수 있다. 위크 셀 및 스트롱 셀에 관한 정보란 위크 셀 및 스트롱 셀들의 어드레스이거나 어떤 메모리 셀들이 위크 셀 또는 스트롱 셀인지 여부를 나타내는 정보일 수 있다. 위크 셀 및 스트롱 셀에 관한 정보는 상술한 위크 셀 및 스트롱 셀에 관한 정보와 유사하게 저장될 수 있다.
제4실시예에 따른 결과 저장부(140)는 메모리 셀(MC)들을 데이터 보유 시간에 따라 분류한 정보를 저장할 수 있다. 제4실시예에 따른 결과 저장부(140)는 [표 2]와 같이 메모리 셀(MC)의 데이터 보유 시간에 관한 정보를 저장할 수 있다.
데이터 보유 시간 로우 어드레스
1×tREF 미만 4, 9
1×tREF 이상 2×tREF 미만 0, 5, 8, 10, 15
2×tREF 이상 3×tREF 미만 1, 3, 6, 7, 11
3×tREF 이상 4×tREF 미만 2, 12, 14
4×tREF 이상 13
[표 2]에 기재한 데이터 보유 시간의 구간의 크기 및 구간의 개수와 이에 따른 로우 어드레스의 분류는 하나의 예시이고, 이것들은 설계에 따라 달라질 수 있다.
결과 저장부(140)는 비휘발성 메모리, 다수의 더미 셀 또는 다수의 래치를 포함할 수 있다. 결과 저장부(140)는 비휘발성 메모리, 다수의 더미 셀 또는 다수의 래치에 제1 내지 제4실시예 중 하나 이상의 형태로 메모리 셀(MC)의 데이터 보유 시간 측정 결과를 저장할 수 있다. 이하에서는 결과 저장부(140)에 저장된 측정 결과를 결과 정보(TABLE)로 나타낼 수 있다.
리프레시 제어부(150)는 커맨드 디코더(170)의 제어에 따라 다수의 메모리 셀(MC)이 리프레시되도록 제어하되, 결과 저장부(140)에 저장된 결과 정보(TABLE)를 이용하여 다수의 메모리 셀의 리프레시 동작을 최적화할 수 있다. 리프레시 제어부(150)는 제3제어신호들(CTR3s)에 응답하여 리프레시 동작을 제어하되, 결과 정보(TABLE)를 참조하여 메모리 셀(MC)의 리프레시 빈도 또는 주기를 조절할 수 있다.
리프레시 제어부(150)는 다양한 방법으로 리프레시 동작을 최적화할 수 있다. 이를 위해, 리프레시 제어부(150)는 위크 셀의 리프레시 빈도를 낮추거나 리프레시 주기를 늘리되 위크 셀의 데이터를 보정할 수 있다. 위크 셀의 데이터는 ECC(Error Correction Code)를 이용해 보정될 수 있다.
리프레시 제어부(150)는 결과 정보(TABLE)에 저장된 정보를 이용해 위크 셀의 리프레시 주기는 제1기준 시간 이하로 줄이고, 스트롱 셀의 리프레시 주기는 제2기준 시간 이상으로 늘림으로써 리프레시 빈도를 최소화할 수 있다.
리프레시 제어부(150)는 온도 측정부(160)에 의해 측정된 온도가 증가할수록 리프레시 빈도를 증가시키고, 온도 측정부(160)에 의해 측정된 온도가 감소할수록 리프레시 빈도를 감소시킬 수 있다.
온도 측정부(160)는 커맨드 디코더(170)의 제어에 따라 셀 어레이(110) 또는 셀 어레이(110)에 인접한 영역의 온도를 측정하고 그 결과를 리프레시 제어부(150)로 출력(TEMPERATURE)할 수 있다. 온도 측정부(160)는 제4제어신호들(CTR4s)에 응답하여 셀 어레이(110) 또는 셀 어레이(110)에 인접한 영역의 온도를 측정하고, 측정된 온도를 멀티 비트의 디지털 정보로 변환하여 리프레시 제어부(150)로 출력할 수 있다. 일반적으로 메모리 셀(MC)의 데이터 보유 시간은 메모리 셀(MC) 동작 온도에 반비례(온도가 높아지면 데이터 보유 시간은 짧아지고, 온도가 낮아지면 데이터 보유 시간은 길어짐)하기 때문에 온도 정보(TEMPERATURE)에 따라 리프레시 주기를 조절하면 리프레시 빈도를 최적화할 수 있다. 예를 들어, 리프레시 제어부(150)는 온도가 높아지면 리프레시 주기를 줄이고, 온도가 낮아지면 리프레시 주기를 늘릴 수 있다.
리프레시 제어부(150)는 메모리 셀(MC)이 리프레시 되도록 제어하되, 결과 정보(TABLE) 및 온도 정보(TEMPERATURE)를 이용하여 각 메모리 셀(MC)의 데이터 보유 시간에 따라 리프레시 주기를 조절함으로써 리프레시 횟수를 최적화할 수 있다. 여기서 리프레시 횟수를 최적화한다는 것은 모든 메모리 셀(MC)의 데이터가 소실되지 않도록 관리하면서도 수행되는 리프레시 동작의 횟수는 최소화하는 것을 나타낼 수 있다. 리프레시 동작은 많은 전류 및 전력을 소모하는 동작이기 때문에 리프레시 횟수 또는 빈도를 늘리는 경우 메모리 셀(MC)의 데이터가 안정적으로 유지되는 장점이 있지만 메모리 장치의 소모 전류 및 전력이 증가하는 문제가 발생할 수 있다. 따라서 리프레시 횟수 또는 빈도의 최적화를 통해 소모 전류 및 전력은 줄이면서도 메모리 셀(MC)의 데이터가 안정적으로 유지될 수 있도록 함으로써 메모리 장치의 성능을 향상 시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 메모리 장치의 동작 방법은 테스트 단계(S210), 저장 단계(S220) 및 최적화 단계(S230)를 포함할 수 있다.
테스트 단계(S210)는 다수의 메모리 셀(MC)의 데이터 보유 시간을 측정하기 위한 테스트를 수행하는 단계일 수 있다. 테스트 단계(S210)는 (1) 다수의 메모리 셀(MC)에 테스트 데이터를 라이트하는 제1단계(S211), (2) 테스트 셀의 리프레시 동작을 설정된 횟수만큼 스킵하는 제2단계(S212) 및 (3) 테스트 리드 데이터와 테스트 데이터를 비교하여 테스트 셀의 데이터 보유 시간을 검출하는 제3단계(S213)를 포함할 수 있다. 데이터 보유 시간은 도 1의 설명에서 상술한 바와 같이 분류되고 저장될 수 있다.
저장 단계(S220)에서는 테스트 동작을 수행한 결과가 비휘발성 메모리, 다수의 더미 셀 또는 다수의 래치에 저장될 수 있다.
최적화 단계(S230)에서는 저장된 결과를 이용하여 다수의 메모리 셀의 리프레시 빈도를 최소화할 수 있다. 리프레시 빈도를 최소화 또는 최적화하는 방법은 도 1의 설명에서 상술한 바와 동일할 수 있다.
도 3 내지 도 7에서는 메모리 장치의 테스트 동작에 대해 보다 자세히 설명할 수 있다.
도 3은 테스트 동작 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 테스트 동작 방법은 제1검출 단계(S310) 및 제2검출 단계(S320)를 포함할 수 있다.
제1검출 단계(S310)는 다수의 메모리 셀(MC)을 둘 이상의 로우에 포함된 메모리 셀들을 포함하는 셀 그룹들로 나누어 테스트를 진행할 수 있다. 예를 들어, 제1검출 단계(S310)에서는 셀 어레이(110)가 16개의 로우를 포함하는 경우 이를 4개의 로우를 포함하는 4개의 셀 그룹으로 나누고 셀 그룹 별로 테스트 동작을 진행할 수 있다. 제1검출 단계(S310)가 시작되면 테스트가 수행되지 않은 셀 그룹을 선택하고(S311), 선택된 셀 그룹의 테스트를 수행하고(S312), 테스트 결과를 저장할 수 있다(S313). 선택된 셀 그룹에 대한 테스트 동작 및 테스트 결과 저장이 완료되면 모든 셀 그룹의 테스트 동작이 완료되었는지 판단(S314)하여, 완료된 경우(YES로 진행) 제2검출 단계(S320)로 진행하고, 그렇지 않은 경우(NO로 진행) 테스트 동작을 수행하지 않은 셀 그룹(S311)을 선택하여 테스트를 진행할 수 있다.
제2검출 단계(S320)는 제1검출 단계(S320)에서 검출된 셀 그룹을 다시 하나 이상의 로우에 포함된 메모리 셀들을 포함하는 서브 셀 그룹으로 나누어 테스트를 진행할 수 있다. 예를 들어, 제2검출 단계(S320)에서는 제1검출 단계(310)에서 테스트한 4개의 셀 그룹 중 위크 셀이 검출된 셀 그룹을 1개의 로우를 포함하는 4개의 서브 셀 그룹으로 나누어 테스트를 수행할 수 있다. 제2검출 단계(S320)가 시작되면 먼저 셀 그룹을 선택하고(S321), 선택된 셀 그룹이 제1검출 단계(S310)에서 위크 셀을 포함하는 셀 그룹(이하 위크 셀 그룹이라 함)으로 검출되었는지 판단(S322)하여, 위크 셀 그룹으로 검출된 경우(YES로 진행) 서브 셀 그룹 선택(S323)으로 진행하고, 그렇지 않은 경우(NO로 진행) 다시 셀 그룹을 선택하는 단계(S321)로 진행하여 다른 셀 그룹을 선택할 수 있다.
서브 셀 그룹(S323)을 선택한 후에는 선택된 서브 셀 그룹의 테스트를 수행하고(S324), 테스트 결과를 저장할 수 있다(S325). 선택된 셀 그룹에 대한 테스트 동작 및 측정 결과 저장이 완료되면 모든 서브 셀 그룹의 테스트 동작이 완료되었는지 판단(S325)하여, 완료된 경우(YES로 진행) 모든 셀 그룹의 테스트 동작이 완료되었는지 판단(S326)하고, 그렇지 않은 경우(NO로 진행) 테스트 동작을 수행하지 않은 서브 셀 그룹(S323)을 선택하여 테스트를 진행할 수 있다. S326에서는 모든 셀 그룹의 테스트 동작이 완료된 경우(YES로 진행) 제2검출 단계(S320)를 종료하고, 테스트 동작을 수행하지 않은 셀 그룹(S321)을 선택하여 테스트를 진행할 수 있다.
도 3에서 설명한 테스트 방법은 다수의 로우를 둘 이상의 로우를 포함하는 로우 그룹으로 묶에서 첫번째 테스트 동작을 진행하고, 그 중 위크 셀이 검출된 로우 그룹만 선택적으로 두번째 테스트 동작을 진행하는 방법일 수 있다. 이와 같이 테스트를 진행하는 경우 처음부터 각 로우 별로 나누어 테스트를 진행하는 것보다 훨씬 빨리 테스트를 진행할 수 있다. 데이터 보유 시간을 로우 그룹 단위까지만 측정하면 테스트 시간을 더욱 줄일 수 있다.
예를 들어, 16개의 로우를 포함하는 메모리 장치에서 1개의 위크 로우가 존재한다고 가정하자. 또한 1개의 로우를 테스트하든 1개의 로우 그룹을 테스트하든 1회의 테스트 동작을 수행하는데 걸리는 시간은 tTEST로 동일하다고 가정하자. 이러한 경우 각각의 로우를 개별적으로 테스트하여 위크 로우를 검출하는데 필요한 시간은 최소 16×tTEST이다. 그러나 4개의 로우를 포함하는 로우 그룹으로 나누어 테스트를 수행한 후 위크 로우 그룹에 포함된 로우만 개별적으로 테스트하는 경우 위크 로우를 검출하는데 필요한 시간은 4×tTEST(4개의 로우 그룹을 테스트하는데 필요한 시간) + 4×tTEST(위크 로우 그룹의 4개의 로우들을 테스트하는데 필요한 시간) = 8×tTEST일 수 있다.
도 4는 제1실시예에 따른 테스트 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 셀 어레이(110)는 다수의 워드라인(WL), 다수의 비트라인(BL) 및 다수의 비트라인 감지 증폭기(BLSA)를 포함할 수 있다. 메모리 셀(MC)은 워드라인(WL)과 비트라인(BL)이 교차하는 지점에 위치하며 도 4에서는 도시를 생략하였다. 도 4에 도시된 셀 어레이(110)는 오픈 비트 라인 구조를 나타낼 수 있다. 셀 어레이(110)에서 비트라인 감지 증폭기(BLSA)를 공유하는 2이상의 워드라인(WLk, WLk+1)을 동시에 액티브 시키는 경우 이러한 워드라인들에 연결된 메모리 셀들의 데이터가 충돌할 수 있다. 그러나 비트라인 감지 증폭기(BLSA)를 공유하지 않은 워드라인의 경우 동시에 액티브 시켜도 데이터가 충돌하지 않을 수 있다.
제1실시예에 따른 셀 그룹의 테스트 방법은 위와 같은 성질을 이용하여 비트라인 감지 증폭기(BLSA)를 공유하지 않는 워드라인들을 묶어서 하나의 로우 그룹으로 지정하고 테스트를 진행할 수 있다. 도 4에는 3개의 로우를 포함하는 로우 그룹의 일 예를 도시하였다(GROUP). 테스트 동작시 하나의 로우 그룹에 포함된 메모리 셀들은 동시에 테스트될 수 있다. 테스트 동작시 (1) 모든 메모리 셀에 테스트 데이터가 라이트되고, (2) 선택된 로우 그룹의 리프레시 동작이 설정된 횟수만큼 스킵된 후 (3) 선택된 로우 그룹에 포함된 메모리 셀들의 데이터가 리드되어 테스트 데이터와 비교됨으로써 테스트 동작이 수행될 수 있다. 선택된 로우 그룹에 포함된 메모리 셀(MC)들의 데이터를 리드할 때 선택된 로우 그룹에 포함된 모든 워드라인이 동시에 액티브되고, 액티브된 워드라인에 연결된 메모리 셀들의 데이터가 한번에 출력될 수 있다. 테스트 리드 데이터는 각 메모리 셀(MC)에서 출력된 데이터를 압축한 압축 데이터(compressed data)일 수 있다.
도 5는 제2실시예에 따른 테스트 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 셀 어레이(110)는 다수의 워드라인(WL), 다수의 비트라인(BL) 및 다수의 비트라인 감지 증폭기(BLSA)를 포함할 수 있다. 메모리 셀(MC)은 워드라인(WL)과 비트라인(BL)이 교차하는 지점에 위치하며 도 5에서는 도시를 생략하였다. 도 5에 도시된 셀 어레이(110)는 오픈 비트 라인 구조를 나타낼 수 있다.
제2실시예에 따른 셀 그룹의 테스트 방법은 비트라인(BL)을 공유하는 워드라인들을 하나의 그룹으로 묶어서 테스트 동작을 수행할 수 있다. 도 5에는 이러한 로우 그룹의 일 예를 도시하였다(GROUP).
테스트 동작시 하나의 로우 그룹에 포함된 메모리 셀들은 동시에 테스트될 수 있다. 테스트 동작시 (1) 모든 메모리 셀에 테스트 데이터가 라이트되고, (2) 선택된 로우 그룹의 리프레시 동작이 설정된 횟수만큼 스킵된 후 (3) 선택된 로우 그룹에 포함된 워드라인들(WL)이 모두 액티브되어 비트라인(BL)의 전위를 변화시킬 수 있다. 설정된 시간이 지난 후 비트라인(BL)의 전위에 따라 테스트 리드 데이터를 결정하고, 테스트 리드 데이터와 테스트 데이터를 비교하여 선택된 로우 그룹이 위크 셀을 포함하는지 검출할 수 있다.
도 6a는 다수의 메모리 셀(MC)이 하나의 비트라인(BL)에 동시에 전기적으로 연결된 상태를 나타낸 도면이다.
도 6a에서 셀 트랜지스터(T)는 턴온된 스위치의 형태로 표시하였다. 도 6a에 도시된 바와 같이, 테스트 동작시 하나의 비트라인에 동시에 2개 이상의 셀 캐패시터(C)가 전기적으로 연결될 수 있다. 비트라인(BL)에 존재하는 캐패시턴스를 BL_C라하면 시간이 지나면서 셀 캐패시터(C)들과 BL_C 사이의 전하 공유로 인해 비트라인(BL)의 전압이 변할 수 있다. 도 6a에서는 워드라인의 도시를 생략하였다.
도 6b는 도 6a의 메모리 셀(MC)들의 데이터 보유 시간에 따라 도 6a에서 시간에 따른 비트라인(BL)의 전압 변화가 어떻게 달라지는지 나타낸 도면이다.
도 6b를 참조하면, 제1그래프(GR1)는 메모리 셀들(MC)의 평균적인 데이터 보유 시간이 일반적인 메모리 셀(MC)보다 긴 경우(이하 CASE1) 비트라인(BL)의 전압 변화를 나타낼 수 있다. 이때 메모리 셀들(MC) 중 일부 또는 전부가 일반적인 메모리 셀(MC)보다 긴 데이터 보유 시간을 가질 수 있다. 제2그래프(GR2)는 메모리 셀들(MC)의 평균적인 데이터 보유 시간이 일반적인 메모리 셀(MC)과 비슷한 경우(이하 CASE2) 비트라인(BL)의 전압 변화를 나타낼 수 있다. 제3그래프(GR3)는 메모리 셀들(MC)의 평균적인 데이터 보유 시간이 일반적인 메모리 셀(MC)보다 짧은 경우(이하 CASE3) 비트라인(BL)의 전압 변화를 나타낼 수 있다. 이때 메모리 셀들(MC) 중 일부 또는 전부가 위크 셀일 수 있다.
제1 내지 제3그래프(GR1 - GR3)를 살펴보면, 메모리 셀들(MC)의 평균적인 데이터 보유 시간에 따라 시간당 비트라인(BL)의 전압 변화량과 비트라인(BL) 전압의 최대값이 달라진다는 것을 알 수 있다. 이유는 다음과 같다. 이상적인 메모리 셀(MC)에 저장된 전하량은 시간과 관계 없이 유지되지만 실제로 셀 캐패시터(C)에 저장된 전하량은 시간에 따라 점점 줄어든다. 그런데 데이터 보유 시간이 길수록 셀 캐패시터(C)에 저장된 전하량이 천천히 줄어들고, 위크 셀의 경우 셀 캐패시터(C)에 저장된 전하량이 빠르게 줄어든다. 따라서 비트라인(BL)과 연결되었을 때 메모리 셀(MC)들의 셀 캐패시터(C)에 저장된 전하량의 총량은 CASE1이 가장 많고, CASE3가 가장 적다.
메모리 셀들(MC)과 비트라인(BL)의 전하량 차이가 클수록 전하의 이동이 빠르기 때문에 제1그래프(GR1)에서 시간당 비트라인(BL)의 전압 변화가 가장 크다. 또한 메모리 셀들(MC)에 저장된 전하량이 많을수록 전하가 완전히 분배된 상태에서 비트라인(BL)에 공유된 전하량이 많기 때문에 제1그래프(GR1)에서 비트라인(BL)의 전압의 최대값이 가장 높다. 이때 컬럼 선택신호가 활성화되는 시점에 CASE1, CASE2는 기준 레벨(VREF)보다 높은 전압 레벨을 가지고, CASE3는 기준 레벨(VREF) 미만의 전압을 가지도록 하면 CASE1, CASE2의 경우 감지 증폭기(BLSA)에서 1데이터가 출력되고, CASE3의 경우 감지 증폭기(BLSA)에서 0데이터가 출력될 수 있다. 원래 메모리 셀들(MC)에 라이트된 데이터는 1데이터 이므로 이 경우 테스트 리드 데이터와 테스트 데이터를 비교하여 로우 그룹에 위크 셀이 포함되어 있는지 여부를 판정할 수 있다.
도 7은 제3실시예에 따른 테스트 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 리프레시 제어부(150)는 리프레시 카운터(710)를 포함하고 리프레시 동작시 리프레시 카운터(710)에서 생성된 리프레시 어드레스(REF_ADD)에 대응하는 워드라인이 리프레시될 수 있다. 테스트 동작시 리프레시 카운터(710)가 설정된 값을 설정된 횟수만큼 스킵(SKIP)하도록 함으로써 테스트 셀의 리프레시 동작이 설정된 횟수만큼 스킵되도록 제어할 수 있다. 리프레시 카운터(710)의 동작은 카운팅 제어 신호들(CNT_CTRs)를 이용하여 제어할 수 있다.
도 7에서는 셀 어레이(110)에 포함된 워드라인의 개수가 16개이고, 각각 워드라인이 리프레시 어드레스(REF_ADD) 0 - 15에 대응하며, 로우 그룹이 4개의 워드라인을 포함하고, 테스트 동작시 선택된 로우 그룹의 리프레시 동작이 1회 스킵되는 경우를 도시하였다.
이와 같은 경우, 첫번째 테스트 동작시 리프레시 어드레스(REF_ADD) 0 - 3에 대응하는 워드라인의 리프레시 동작시 1회 스킵(SKIP)되고, 두번째 테스트 동작시 리프레시 어드레스(REF_ADD) 4 - 7에 대응하는 워드라인의 리프레시 동작시 1회 스킵(SKIP)되고, 세번째 테스트 동작시 리프레시 어드레스(REF_ADD) 8 - 11에 대응하는 워드라인의 리프레시 동작시 1회 스킵(SKIP)되고, 네번째 테스트 동작시 리프레시 어드레스(REF_ADD) 12 - 15에 대응하는 워드라인의 리프레시 동작시 1회 스킵(SKIP)될 수 있다.
도 8 내지 도 11에서는 테스트 결과를 저장하는 방법 및 저장된 결과 정보(TABLE)를 전송하는 방법에 대해 보다 자세히 설명할 수 있다.
도 8은 제1실시예에 따른 테스트 결과(TEST_RESULT)의 저장 방법을 설명하기 위한 도면이다. 이하에서 검출신호(DET)와 테스트 어드레스(TEST_ADD)는 테스트 결과(TEST_RESULT)에 포함된 정보일 수 있다.
도 8을 참조하면, 테스트 결과를 저장하기 위해 셀 어레이(110)에 포함된 로우의 개수 또는 로우 그룹의 개수와 동일한 래치를 이용할 수 있다. 이하에서는 테스트 결과를 저장하기 위해 셀 어레이(110)에 포함된 로우(또는 워드라인)의 개수와 동일한 개수의 래치(LAT0 - LAT15)를 이용하는 경우에 대해 설명한다.
다수의 래치(LAT0 - LAT15)는 직렬로 연결되어 있으며 첫번째 래치(LAT15)는 검출신호(DET)를 입력받아 저장하고, 다수의 래치(LAT0 - LAT15)는 테스트 완료 신호(COMPLETE)가 활성화될 때마다 저장된 값을 쉬프팅할 수 있다.
테스트 완료 신호(COMPLETE)는 현재 진행 중인 테스트 셀들의 테스트가 완료될 때마다 활성화되는 신호일 수 있다. 예를 들어, 메모리 장치가 1개의 로우 단위로 테스트를 수행하는 경우 1개의 로우의 테스트 동작이 완료될 때마다 테스트 완료 신호(COMPLETE)가 활성화될 수 있다.
검출신호(DET)는 테스트 셀이 위크 셀(또는 스트롱 셀)인지 아닌지를 나타내는 신호로 테스트 방법에 따라 테스트 셀이 위크 셀(또는 스트롱 셀)인 경우 '1', 위크 셀(또는 스트롱 셀)이 아닌 경우 '0'일 수 있다. 또는 위와 반대일 수도 있다. 따라서 검출신호(DET)를 저장하여 메모리 셀(MC)이 위크 셀(또는 스트롱 셀)인지 나타내는 1비트 정보로 사용할 수 있다.
이하에서는 위크 셀을 검출하는 테스트 동작을 수행할 때 다섯번째 및 열번째로 데이터 보유 시간이 측정되는 로우가 위크 셀을 포함하는 로우인 경우 테스트 결과를 저장하는 동작에 대해 설명할 수 있다. 다수의 래치(LAT0 - LAT15)에 저장된 초기값은 '0'이며 LAT15 내지 LAT0에 저장된 값을 연속하여 16자리의 2진수로 표시할 수 있다. [표 3]은 16회의 테스트 동작이 완료된 경우 각 래치에 저장된 값을 나타낸 것이다. [표 3]에서 L15 - L0는 각각 래치(LAT15) 내지 래치(LAT0)에 저장된 값을 나타낼 수 있다.
회 L15 L14 L13 L12 L11 L10 L9 L8 L7 L6 L5 L4 L3 L2 L1 L0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
5 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
6 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
7 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
8 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
9 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
10 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
11 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0
12 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0
13 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0
14 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0
15 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0
16 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0
도 9는 제2실시예에 따른 테스트 결과(TEST_RESULT)의 저장 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 테스트 결과(TEST_RESULT)를 저장하기 위해 멀티 비트의 어드레스를 저장할 수 있는 하나 이상의 래치(LAT0 - LAT3)를 이용할 수 있다. 선택신호 생성부(910)는 각 래치(LAT0 - LAT3)에 대응하는 선택신호(SEL0 - SEL3)를 생성하되, 다수의 선택신호(SEL0 - SEL3) 중 하나의 선택신호를 활성화할 수 있다. 선택신호 생성부(910)는 초기 상태에서 선택신호들(SEL0 - SEL3) 중 선택신호(SEL0)를 활성화하고, 검출신호(DET)가 활성화될 때마다 활성화되는 선택신호(SEL0)를 변경할 수 있다. 검출신호(DET)의 활성화 횟수와 선택신호들(SEL0 - SEL3) 중 활성화되는 선택신호는 [표 4]와 같이 나타낼 수 있다.
DET 활성화 횟수 SEL0 SEL1 SEL2 SEL3
0 활성화 비활성화 비활성화 비활성화
1 비활성화 활성화 비활성화 비활성화
2 비활성화 비활성화 활성화 비활성화
3 비활성화 비활성화 비활성화 활성화
래치들(LAT0 - LAT3) 중 대응하는 선택신호가 활성화된 래치는 테스트 어드레스(TEST_ADD)를 저장할 수 있다. 테스트 어드레스(TEST_ADD)는 테스트 동작을 수행하는 로우의 어드레스일 수 있다.
이하에서는 1개의 로우 단위로 테스트 동작을 수행하되, 다섯번째 및 열번째로 데이터 보유 시간이 측정되는 로우가 위크 셀을 포함하는 로우인 경우 테스트 결과를 저장하는 동작에 대해 설명할 수 있다. 첫번째 내지 네번째 테스트 동작의 경우 검출신호(DET)가 비활성화되고, 다섯번째 테스트 동작에서 검출신호(DET)가 활성화될 수 있다. 따라서 래치(LAT0)에 다섯번째로 테스트 동작이 수행된 로우의 어드레스가 저장되고, 선택신호(SEL0)가 비활성화되고 선택신호(SEL1)가 활성화될 수 있다. 여섯번째 내지 아홉번째 테스트 동작의 경우 검출신호(DET)가 비활성화되고, 열번째 테스트 동작에서 검출신호(DET)가 활성화될 수 있다. 따라서 래치(LAT1)에 열번째로 테스트 동작이 수행된 로우의 어드레스가 저장되고, 선택신호(SEL0)가 비활성화되고 선택신호(SEL1)가 활성화될 수 있다. 열한번째 내지 열여섯번째 테스트 동작의 경우 검출신호(DET)가 비활성화될 수 있다. 따라서 테스트 동작의 결과 래치(LAT0)에 다섯번째로 테스트 동작이 수행된 로우의 어드레스가 저장되고, 래치(LAT1)에 열번째로 테스트 동작이 수행된 로우의 어드레스가 저장될 수 있다.
도 10 및 도 11은 제3실시예에 따른 결과 정보(TABLE)의 저장 및 전송 방법을 설명하기 위한 도면이다. 도 10 및 도 11에서는 도 1의 메모리 장치의 구성들 중 일부만을 도시하여 결과 정보(TABLE)이 저장 및 전송 방법에 대해 설명할 수 있다. 이하에서 결과 저장부(140)는 더미 셀 영역(DUMMY) 및 비휘발성 메모리(1010)를 포함하는 구성일 수 있다.
도 10은 비휘발성 메모리(1010)에 저장된 결과 정보(TABLE)가 더미 셀 영역(DUMMY)으로 전송되는 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 장치는 테스트 결과를 저장하기 위해 비휘발성 메모리(1010) 및 셀 어레이(110)의 일부인 더미 셀 영역(DUMMY)을 이용할 수 있다. 일 실시 예에서, 비휘발성 메모리(1010)는, 어레이 이-퓨즈 (ARE) 회로, 레이저 퓨즈(LASER FUSE) 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non-Volatile Memory) 중 하나로 구성될 수 있다.
비휘발성 메모리(1010)에는 메모리 셀의 데이터 보유 시간을 측정한 결과가 프로그램될 수 있다. 부트업 동작시 비휘발성 메모리(1010)에 저장된 결과 정보(TABLE)가 더미 셀 영역(DUMMY)으로 전송되어 저장될 수 있다. 리프레시 동작시 더미 셀 영역(DUMMY)에 저장된 결과 정보(TABLE)가 리프레시 제어부(150)로 전송되어 리프레시 동작을 제어하는데 이용될 수 있다.
도 10은 비휘발성 메모리(1010)에 저장된 결과 정보(TABLE)가 더미 셀 영역(DUMMY)으로 전송되어 저장되는 동작을 설명하기 위한 도면이다. 비휘발성 메모리(1010)에 저장된 결과 정보(TABLE)는 여러 차례의 전송 동작을 통해 더미 셀 영역(DUMMY)으로 모두 전송되어 저장될 수 있다. 비휘발성 메모리(1010)에서 더미 셀 영역(DUMMY)으로 1회에 전송되는 데이터의 비트 수는 1회의 컬럼 동작을 통해 셀 어레이(110)에서 입출력될 수 있는 데이터의 최대 비트 수와 동일할 수 있다.
비휘발성 메모리(1010)에 저장된 결과 정보(TABLE)가 더미 셀 영역(DUMMY)으로 전송되는 동작이 시작되면, (1) 비휘발성 메모리(1010)에서 설정된 비트 수의 데이터가 리드될 수 있다. 이때 설정된 비트 수는 비휘발성 메모리(1010)에서 더미 셀 영역(DUMMY)으로 1회에 전송될 수 있는 데이터의 비트 수와 동일할 수 있다. (2) 비휘발성 메모리(1010)에서 데이터의 리드가 완료되면, 리드된 데이터가 결과 정보(TABLE)로서 더미 셀 영역(DUMMY)로 전송될 수 있다. 이와 함께, 비휘발성 메모리(1010)는 로우 및 컬럼 선택 정보(ROW_WT_SEL, COL_WT_SEL)를 어레이 제어부(120)로 전송할 수 있다. 로우 선택 정보(ROW_WT_SEL)는 결과 정보(TABLE)를 라이트할 로우를 선택하기 위한 로우 어드레스이고, 결과 정보(TABLE)를 라이트할 컬럼을 선택하기 위한 컬럼 선택 정보(COL_WT_SEL)는 컬럼 어드레스일 수 있다. (3) 더미 셀 영역(DUMMY)으로 전송된 결과 정보(TABLE)는 비휘발성 메모리(1010)로부터 전송된 로우 및 컬럼 선택 정보(ROW_WT_SEL, COL_WT_SEL)에 의해 선택된 더미 셀에 라이트될 수 있다. 비휘발성 메모리(1010)에서 어레이 제어부(120)로 전송되는 컬럼 선택 정보(COL_WT_SEL)는 결과 정보(TABLE)의 전송 동작시마다 변경되고, 로우 선택 정보(ROW_WT_SEL)는 선택된 로우가 모두 결과 정보(TABLE)로 라이트된 경우 변경될 수 있다.
예를 들어, 셀 어레이(110)에서 한 번에 64비트의 데이터가 입출력될 수 있고, 1개의 워드라인에 64 * x(x는 자연수)비트의 데이터가 저장될 수 있다고 가정하자. 이 경우 비휘발성 메모리(1010)에서 한 번에 64비트의 데이터가 리드되어 결과 정보(TABLE)로서 전송되어 더미 셀 영역(DUMMY)에 라이트될 수 있다. 어레이 제어부(120)로 전송되는 컬럼 선택 정보(COL_WT_SEL)의 값은 결과 정보(TABLE)를 1회 전송할 때마다 변경되며, 로우 선택 정보(ROW_WT_SEL)의 값은 컬럼 선택 정보(COL_WT_SEL)가 x-1회 변경된 후 즉, 1개의 워드라인에 연결된 더미 셀에 결과 정보(TABLE)가 라이트된 후 변경될 수 있다.
도 11은 더미 셀 영역(DUMMY)에 저장된 결과 정보(TABLE)가 리프레시 동작시 리프레시 제어부(150)로 전송되어 이용되는 동작을 설명하기 위한 도면이다.
리프레시 제어부(150)는 리프레시 동작시 더미 셀 영역(DUMMY)에 저장된 결과 정보(TABLE)를 전송받아 리프레시 빈도 또는 주기를 조절하는데 이용할 수 있다. 리프레시 제어부(150)는 리프레시 동작시 더미 셀 영역(DUMMY)에 저장된 결과 정보(TABLE)를 리드하여 전송하기 위해 리프레시 커맨드(REF)가 인가되면 로우 및 컬럼 선택 정보(ROW_RD_SEL, COL_RD_SEL)를 생성하여 어레이 제어부(120)로 전송할 수 있다. 어레이 제어부(120)는 로우 및 컬럼 선택 정보(ROW_RD_SEL, COL_RD_SEL)에 의해 선택된 더미 셀의 데이터가 리프레시 제어부(150)로 전송되도록 할 수 있다. 리프레시 제어부(150)는 리프레시 커맨드(REF)가 1회 이상 인가되면 로우 및 컬럼 선택 정보(ROW_RD_SEL, COL_RD_SEL)를 변경함으로써 더미 셀 영역(DUMMY)에서 서로 다른 위치에 저장된 결과 정보(TABLE)를 전송받아 리프레시 빈도 및 주기를 조절하는데 이용할 수 있다.
도 12 내지 도 15에서는 리프레시 제어부(150)로 전송된 결과 정보를 이용하여 리프레시 빈도 또는 주기를 조절하는 방법에 대해 보다 자세히 설명할 수 있다. 이하에서는 셀 어레이(110)에 포함된 다수의 워드라인을 'WL0' - 'WLn'(n은 자연수)로 표시할 수 있다.
도 12는 일반적인 리프레시 동작을 설명하기 위한 도면이다.
도 12를 참조하면, 리프레시 커맨드(REF)가 인가되면 1개의 워드라인이 리프레시되고, 일반적인 리프레시 동작시 워드라인(WL0) 내지 워드라인(WLn)이 차례로 반복적으로 리프레시될 수 있다. 리프레시 사이클(tREF_CYC)이란 셀 어레이(110)에 포함된 다수의 워드라인(WL0 - WLn)이 차례로 1회씩 리프레시되는 구간을 나타낼 수 있다. 따라서 도 12에서 리프레시 커맨드(REF)가 n+1회 인가되면 모든 워드라인(WL0 - WLn)이 1회 리프레시될 수 있다.
도 13 내지 도 15에서는 일정한 주기로 입력되는 리프레시 커맨드(REF)의 도시는 생략할 수 있다.
도 13은 제1실시예에 따른 리프레시 제어부(150)의 리프레시 빈도 또는 주기 조절 방법을 설명하기 위한 도면이다.
도 13을 참조하면, 결과 정보(TABLE)가 위크 셀의 어드레스(이하 위크 어드레스라 함)인 경우 리프레시 사이클 중간에 위크 셀의 리프레시를 수행함으로써 위크 셀을 관리할 수 있다. 리프레시 제어부(150)는 리프레시 사이클(tREF_CYC)의 사이에 위크 어드레스를 이용하여 위크 워드라인이 리프레시되도록 제어할 수 있다. 위크 워드라인이 리프레시되는 구간은 'WR'로 나타내고, 일반적인 리프레시 구간은 'NR'로 나타낼 수 있다. 일반적인 리프레시 동작은 노멀 리프레시 동작이라 하고, 위크 워드라인을 리프레시하는 동작은 위크 리프레시라고 할 수 있다.
첫번째 도면(CASE1)은 리프레시 사이클(tREF_CYC)을 2분할 하여 (1) 리프레시 사이클의 절반(tREF_CYC/2) 동안 노멀 리프레시 동작을 수행하고, (2) 위크 리프레시 동작을 수행하고, (3) 리프레시 사이클의 절반(tREF_CYC/2) 동안 노멀 리프레시 동작을 수행할 수 있다.
두번째 도면(CASE2)은 리프레시 사이클(tREF_CYC)을 4분할 하여 (1) 리프레시 사이클의 1/4(tREF_CYC/4) 동안 노멀 리프레시 동작을 수행하고, (2) 위크 리프레시 동작을 수행하고, (3) 리프레시 사이클의 1/4(tREF_CYC/4) 동안 노멀 리프레시 동작을 수행하고, (4) 위크 리프레시 동작을 수행하고, (5) 리프레시 사이클의 1/4(tREF_CYC/4) 동안 노멀 리프레시 동작을 수행하고, (6) 위크 리프레시 동작을 수행하고, (7) 리프레시 사이클의 절반(tREF_CYC/4) 동안 노멀 리프레시 동작을 수행할 수 있다.
세번째 도면(CASE3)은 리프레시 사이클(tREF_CYC)을 8분할 하여 리프레시 사이클의 1/8(tREF_CYC/8)이 완료될 때마다 위크 리프레시 동작을 수행하는 것을 나타낸 도면이다.
네번째 도면(CASE4)은 리프레시 사이클(tREF_CYC)을 분할하지 않고, 1회의 리프레시 사이클(tREF_CYC)이 완료될 때마다 위크 리프레시 동작을 수행하는 것을 나타낸 도면이다.
셀 어레이(110)에 포함된 위크 워드라인은 2개 이상일 수 있다. 이러한 경우 모든 위크 워드라인을 1개의 위크 리프레시 구간에서 모두 위크 리프레시할 수도 있고, 2개 이상의 위크 리프레시 구간에서 나누어 위크 리프레시할 수도 있다. 예를 들어, 위크 워드라인이 12개이고, CASE2와 같이 리프레시 동작을 수행한다고 가정하자. 이 경우 첫번째 내지 세번째 위크 리프레시 구간(WR) 각각에서 12개의 위크 워드라인을 각각 1회씩 위크 리프레시할수도 있고, 첫번째 내지 세번째 위크 리프레시 구간(WR) 각각에서 4개의 위크 워드라인을 각각 1회씩 위크 리프레시할수도 함으로써 1회의 리프레시 사이클(tREF_CYC)이 완료되는 동안 12개의 위크 워드라인을 각각 1회씩 위크 리프레시할수도 있다.
1회의 리프레시 사이클(tREF_CYC)이 완료되는 동안 각 위크 워드라인이 위크 리프레시되는 횟수나 위크 리프레시 동작을 수행하기 위해 리프레시 사이클(tREF_CYC)을 분할하는 개수는 각 워드라인의 데이터 보유 시간과 리프레시 동작에서 소모되는 전류 및 전력을 고려하여 설정될 수 있다. 이와 같은 방법을 통해 위크 워드라인의 데이터가 열화되지 않도록 관리하면서도 전체 리프레시 소모 전류 및 전력을 줄이는 것, 즉 리프레시 동작의 최적화할 수 있다.
도 14는 제2실시예에 따른 리프레시 제어부(150)의 리프레시 빈도 또는 주기 조절 방법을 설명하기 위한 도면이다.
도 14를 참조하면, 결과 정보(TABLE)가 위크 셀의 어드레스(이하 위크 어드레스라 함)인 경우 리프레시 사이클 중간에 위크 셀의 리프레시를 수행함으로써 위크 셀을 관리할 수 있다. 리프레시 제어부(150)는 리프레시 사이클(tREF_CYC)의 사이에 위크 어드레스를 이용하여 위크 워드라인이 리프레시되고, 일부 구간에서는 리프레시 동작을 수행하지 않고 스킵하도록 제어할 수 있다. 위크 리프레시 구간은 구간은 'WR'로 나타내고, 노멀 리프레시 구간은 'NR'로 나타내고, 리프레시 동작을 스킵하는 구간은 'SK'으로 나타낼 수 있다.
첫번째 도면(CASE1)은 리프레시 사이클(tREF_CYC)을 분할하지 않고, 1회의 리프레시 사이클(tREF_CYC)이 완료될 때마다 위크 리프레시를 수행하되, 위크 리프레시를 수행하고 남은 구간 동안 리프레시 동작을 스킵할 수 있다. 이때 위크 리프레시를 수행하는 구간과 리프레시 동작을 스킵하는 구간을 합치면 리프레시 사이클(tREF_CYC)과 동일할 수 있다.
두번째 도면(CASE2)은 리프레시 사이클(tREF_CYC)을 2분할 하여 (1) 리프레시 사이클의 절반(tREF_CYC/2) 동안 노멀 리프레시 동작을 수행하고, (2) 다음 리프레시 사이클의 절반(tREF_CYC/2) 동안 위크 리프레시 동작 및 스킵 동작을 수행할 수 있다.
세번째 도면(CASE3)은 리프레시 사이클(tREF_CYC)을 분할하지 않고, 1회의 리프레시 사이클(tREF_CYC)이 완료될 때마다 위크 리프레시 동작 및 스킵 동작을 수행하되, 위크 리프레시를 수행하고 남은 구간 동안 리프레시 동작을 스킵 동작을 2회 이상 번갈아 가면서 수행할 수 있다. 이때 위크 리프레시를 수행하는 구간과 리프레시 동작을 스킵하는 구간을 합치면 리프레시 사이클(tREF_CYC)과 동일할 수 있다.
네번째 도면(CASE4)은 리프레시 사이클(tREF_CYC)을 2분할 하여 (1) 리프레시 사이클의 절반(tREF_CYC/2) 동안 노멀 리프레시 동작을 수행하고, (2) 다음 리프레시 사이클의 절반(tREF_CYC/2) 동안 위크 리프레시 동작 및 스킵 동작을 2회 이상 번갈아 가며 수행할 수 있다.
도 14와 같이, 데이터 보유 시간이 긴 메모리 셀은 리프레시 빈도를 줄이고, 데이터 보유 시간이 짧은 메모리 셀은 리프레시 빈도를 늘리되 리프레시가 필요하지 않은 구간에서는 리프레시 동작을 수행하지 않음으로써 리프레시 동작을 최적화할 수 있다.
도 15는 제3실시예에 따른 리프레시 제어부(150)의 리프레시 빈도 또는 주기 조절 방법을 설명하기 위한 도면이다.
도 15를 참조하면, 결과 정보(TABLE)의 다수의 비트가 각각 다수의 워드라인에 대응하며, 각 비트는 대응하는 워드라인이 위크 워드라인인지 여부를 나타내는 1비트 정보인 경우 위크 리프레시 구간에서 위크 워드라인의 위크 리프레시 동작만을 수행하고, 위크 워드라인 이외의 워드라인의 리프레시 동작은 스킵함으로써 위크 셀을 관리할 수 있다. 리프레시 제어부(150)는 리프레시 사이클(tREF_CYC)의 사이에 1비트 정보를 이용하여 위크 워드라인은 리프레시되고, 이외의 워드라인은 리프레시 스킵하도록 제어할 수 있다.
이하에서는 노멀 리프레시 구간은 'NR'로 나타내고, 위크 리프레시 구간은 'WR'로 나타내고, 1회의 위크 리프레시 동작은 'WRO'로 나타내고, 1회의 스킵 동작은 'SK0'로 나타낼 수 있다.
도 15의 리프레시 동작의 위크 리프레시 구간(WR)에서 리프레시 제어부(150)는 각 워드라인에 대응하는 1비트 정보를 이용하여 해당 워드라인의 위크 리프레시 동작을 수행하거나 해당 워드라인의 리프레시 동작을 스킵할 수 있다. 도 15에서 1BIT는 위크 리프레시 구간(WR)에서 현재 선택된 워드라인을 위크 리프레시할지 또는 스킵할지 결정하는 1비트 정보일 수 있다. '1'인 1비트 정보에 대응하는 워드라인은 위크 워드라인이고, '0'인 1비트 정보에 대응하는 워드라인은 위크 워드라인이 아닐 수 있다. 따라서 위크 리프레시 구간(WR)에서 1비트 정보가 '1'이면 해당 워드라인은 위크 리프레시(WRO)되고, '0'이면 해당 워드라인은 스킵(SKO)될 수 있다.
도 15와 같이, 데이터 보유 시간이 긴 메모리 셀은 리프레시 빈도를 줄이고, 데이터 보유 시간이 짧은 메모리 셀은 리프레시 빈도를 늘리되 리프레시가 필요하지 않은 구간에서는 리프레시 동작을 수행하지 않음으로써 리프레시 동작을 최적화할 수 있다.
도 16은 위크 셀의 데이터를 보정하여 리프레시 빈도 또는 주기를 조절하는 방법을 설명한 도면이다.
도 16을 참조하면, 리프레시 제어부(150)는 ECC 동작을 수행할 수 있다. 리프레시 제어부(150)는 데이터 보정부(1610)를 포함할 수 있다. 데이터 보정부(1610)는 결과 정보(TABLE)를 입력받아, 결과 정보(TABLE)가 가리키는 메모리 셀들로 라이트(WEAK_DATA_WT)되는 데이터를 ECC 인코딩하여 ECC 인코딩 데이터(ECC_ENCODE_DATA)를 생성하거나 결과 정보(TABLE)가 가리키는 메모리 셀들로부터 리드된 데이터(WEAK_DATA_RD)를 ECC 디코딩하여 ECC 디코딩 데이터(ECC_DECODE_DATA)를 생성할 수 있다.
즉, 데이터 보정부(1610)는 위크 셀과 동일한 로우 및 컬럼 어드레스를 가지는 메모리 셀 그룹에 대해서만 ECC 동작을 적용할 수 있다. ECC 동작은 멀티 비트의 데이터 중 일부 비트에 에러가 있어도 이를 정정할 수 있다. 따라서 위크 셀이 포함된 메모리 셀 그룹의 데이터를 리드할 때 위크 셀의 데이터가 열화된 상태이더라도 정정할 수 있다.
참고로, ECC 인코딩 데이터(ECC_ENCODE_DATA)는 라이트 데이터(WEAK_DATA_WT)의 에러를 정정하기 위한 패리티 비트(parity bit)를 포함할 수 있다. 리드 데이터(WEAK_DATA_RD)는 위크 셀에서 리드된 데이터와 함께 이 데이터의 에러를 정정하기 위한 패리티 비트(parity bit)를 포함할 수 있다. ECC 디코딩 데이터(ECC_DECODE_DATA)는 리드 데이터(WEAK_DATA_RD)를 ECC 연산을 이용해 에러 정정한 데이터일 수 있다.
상술한 바와 같이, 위크 셀은 데이터 보유 시간이 짧기 때문에 리프레시 주기가 데이터 보유 시간보다 긴 경우 저장된 데이터가 열화되는데 ECC 동작을 통해 위크 셀의 데이터의 에러를 정정하면 위크 셀의 데이터 보유 시간에 맞춰 리프레시 동작을 수행할 필요가 없으므로 위크 셀의 리프레시 주기를 늘리더라도 위크 셀을 관리할 수 있다.
이하에서는 도 1을 참조하여, 위크 셀의 데이터 보유 시간을 증가시켜 리프레시 빈도 또는 주기를 조절하는 방법을 설명한 도면이다.
도 1을 참조하면, 어레이 제어부(120)는 결과 저장부(140)에 저장된 결과 정보를 이용하여 위크 셀에 라이트 동작을 수행하는 경우 다른 메모리 셀에 라이트 동작을 수행하는 경우보다 라이트 전압의 전압 레벨을 높이거나 라이트 전압이 인가되는 구간을 증가시킬 수 있다. 라이트 전압은 라이트 동작이 비트라인(BL)을 구동하는 전압을 나타낼 수 있다. 라이트 전압 전압 레벨을 높이거나 라이트 전압이 인가되는 구간을 증가시키는 경우 셀 캐패시터(C)에 더 많은 양의 전하가 저장되기 때문에 위크 셀에 저장된 데이터가 열화되기 위해 걸리는 시간이 길어질 수 있다. 즉 일시적으로 위크 셀의 데이터 보유 시간을 증가시킬 수 있다.
상술한 바와 같이, 위크 셀은 데이터 보유 시간이 짧기 때문에 리프레시 주기가 데이터 보유 시간보다 긴 경우 저장된 데이터가 열화되는데 라이트 동작에서 라이트 전압의 전압 레벨을 높이거나 라이트 전압을 인가하는 구간을 증가시켜 위크 셀의 데이터 보유 시간을 늘리면 위크 셀의 리프레시 주기를 늘리더라도 위크 셀을 관리할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (16)

  1. 다수의 메모리 셀을 포함하는 메모리 장치의 동작 방법에 있어서,
    상기 다수의 메모리 셀의 데이터 보유 시간을 측정하는 단계;
    상기 다수의 메모리 셀의 데이터 보유 시간을 측정한 결과를 저장하는 단계; 및
    상기 저장된 측정 결과를 이용하여 상기 다수의 메모리 셀의 리프레시 동작을 최적화하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  2. 제 1항에 있어서,
    상기 데이터 보유 시간을 측정하는 단계는
    상기 다수의 메모리 셀에 테스트 데이터를 라이트하는 단계;
    상기 다수의 메모리 셀 중 하나 이상의 테스트 셀 - 상기 테스트 셀은 상기 다수의 메모리 셀 중 상기 데이터 보유 시간을 측정하는 메모리 셀 임 - 의 리프레시 동작을 설정된 횟수만큼 스킵하는 단계; 및
    상기 테스트 데이터와 상기 하나 이상의 테스트 셀의 데이터를 비교하여 상기 하나 이상의 테스트 셀의 데이터 보유 시간을 검출하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  3. 제 2항에 있어서,
    상기 데이터 보유 시간을 측정하는 단계는
    둘 이상의 셀 그룹 - 상기 셀 그룹은 상기 다수의 메모리 셀 중 둘 이상의 로우에 포함된 메모리 셀들을 포함함 - 중 데이터 보유 시간이 기준 시간 미만인 셀 그룹을 검출하는 제1검출 단계; 및
    상기 제1검출 단계에서 검출된 셀 그룹에 포함된 둘 이상의 서브 셀 그룹 - 상기 서브 셀 그룹은 상기 제1검출 단계에서 검출된 셀 그룹에 포함된 둘 이상의 로우 중 하나 이상의 로우에 포함된 메모리 셀들을 포함함 - 중 데이터 보유 시간이 상기 기준 시간 미만인 셀 그룹을 검출하는 제2검출 단계
    를 포함하는 메모리 장치의 동작 방법.
  4. 제 1항에 있어서,
    상기 측정 결과를 저장하는 단계는
    상기 측정 결과를 비휘발성 메모리, 다수의 더미 셀 또는 다수의 래치에 저장하는 메모리 장치의 동작 방법.
  5. 제 4항에 있어서,
    상기 리프레시 동작을 최적화하는 단계는
    상기 비휘발성 메모리, 상기 다수의 더미 셀 또는 상기 다수의 래치에 저장된 상기 측정 결과를 리드하고, 상기 리드된 측정 결과에 따라 상기 메모리 셀의 리프레시 주기를 조절하는 메모리 장치의 동작 방법.
  6. 제 1항에 있어서,
    상기 리프레시 동작을 최적화하는 단계는
    상기 다수의 메모리 셀 중 하나 이상의 위크 셀 - 상기 위크 셀은 상기 데이터 보유 시간이 기준 시간보다 짧은 메모리 셀임 - 들의 데이터 보유 시간을 증가시키거나 상기 하나 이상의 위크 셀의 데이터를 보정하고, 상기 위크 셀의 리프레시 주기를 늘림으로써 상기 리프레시 동작을 최적화하는 메모리 장치의 동작 방법.
  7. 제 1항에 있어서,
    상기 리프레시 동작을 최적화하는 단계는
    상기 다수의 메모리 셀 중 하나 이상의 위크 셀 - 상기 위크 셀은 상기 데이터 보유 시간이 제1기준 시간보다 짧은 메모리 셀임 - 들의 리프레시 주기는 줄이고, 상기 다수의 메모리 셀 중 하나 이상의 스트롱 셀 - 상기 스트롱 셀은 상기 데이터 보유 시간이 제2기준 시간보다 긴 메모리 셀임 - 들의 리프레시 주기는 늘림으로써 상기 리프레시 빈도를 최소화하는 메모리 장치의 동작 방법.
  8. 다수의 메모리 셀;
    상기 다수의 메모리 셀의 데이터 보유 시간을 측정하는 테스트 제어부;
    상기 테스트 제어부의 측정 결과를 저장하는 결과 저장부; 및
    상기 다수의 메모리 셀이 리프레시되도록 제어하되, 상기 결과 저장부에 저장된 측정 결과를 이용하여 상기 다수의 메모리 셀의 리프레시 동작을 최적화하는 리프레시 제어부
    를 포함하는 메모리 장치.
  9. 제 8항에 있어서,
    상기 테스트 제어부는
    상기 다수의 메모리 셀에 테스트 데이터가 라이트 되도록 제어하고, 상기 다수의 메모리 셀 중 하나 이상의 테스트 셀 - 상기 테스트 셀은 상기 다수의 메모리 셀 중 상기 데이터 보유 시간을 측정하는 메모리 셀 임 - 의 리프레시 동작 설정된 횟수만큼 스킵하도록 제어하고, 상기 테스트 데이터와 상기 하나 이상의 테스트 셀의 데이터를 비교하여 상기 하나 이상의 테스트 셀의 데이터 보유 시간을 검출하는 메모리 장치.
  10. 제 9항에 있어서,
    상기 테스트 제어부는
    둘 이상의 셀 그룹 - 상기 셀 그룹은 상기 다수의 메모리 셀 중 둘 이상의 로우에 포함된 메모리 셀들을 포함함 - 중 데이터 보유 시간이 기준 시간 미만인 셀 그룹을 검출하고, 검출된 셀 그룹에 포함된 둘 이상의 서브 셀 그룹 - 상기 서브 셀 그룹은 상기 셀 그룹에 포함된 둘 이상의 로우 중 하나 이상의 로우에 포함된 메모리 셀들을 포함함 - 중 데이터 보유 시간이 상기 기준 시간 미만인 셀 그룹을 검출하는 메모리 장치.
  11. 제 8항에 있어서,
    상기 결과 저장부는
    비휘발성 메모리, 다수의 더미 셀 또는 다수의 래치를 포함하는 메모리 장치.
  12. 제 11항에 있어서,
    상기 리프레시 제어부는
    상기 결과 저장부에 저장된 측정 결과를 참조하여 상기 메모리 셀의 리프레시 주기를 조절하는 메모리 장치.
  13. 제 8항에 있어서,
    상기 리프레시 제어부는
    상기 다수의 메모리 셀 중 하나 이상의 위크 셀 - 상기 위크 셀은 상기 데이터 보유 시간이 기준 시간보다 짧은 메모리 셀임 - 들의 데이터 보유 시간을 증가시키거나 상기 하나 이상의 위크 셀의 데이터를 보정하고, 상기 위크 셀의 리프레시 주기를 늘림으로써 상기 리프레시 동작을 최적화하는 메모리 장치.
  14. 제 8항에 있어서,
    상기 리프레시 제어부는
    상기 다수의 메모리 셀 중 하나 이상의 위크 셀 - 상기 위크 셀은 상기 데이터 보유 시간이 제1기준 시간보다 짧은 메모리 셀임 - 들의 리프레시 주기는 줄이고, 상기 다수의 메모리 셀 중 하나 이상의 스트롱 셀 - 상기 스트롱 셀은 상기 데이터 보유 시간이 제2기준 시간보다 긴 메모리 셀임 - 들의 리프레시 주기는 늘림으로써 상기 리프레시 동작을 최적화하는 메모리 장치.
  15. 제 8항에 있어서,
    상기 다수의 메모리 셀 동작하는 온도를 측정하는 온도 측정부
    를 더 포함하는 메모리 장치.
  16. 제 15항에 있어서,
    상기 리프레시 제어부는
    상기 온도 측정부에 의해 측정된 온도가 증가할수록 상기 리프레시 빈도를 증가시키고, 상기 온도 측정부에 의해 측정된 온도가 감소할수록 상기 리프레시 빈도를 감소시키는 메모리 장치.
KR1020160170437A 2016-12-14 2016-12-14 메모리 장치 및 메모리 장치의 동작 방법 KR20180069177A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160170437A KR20180069177A (ko) 2016-12-14 2016-12-14 메모리 장치 및 메모리 장치의 동작 방법
US15/681,595 US20180166117A1 (en) 2016-12-14 2017-08-21 Memroy device and operating method thereof
CN201711077950.4A CN108231108A (zh) 2016-12-14 2017-11-06 存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160170437A KR20180069177A (ko) 2016-12-14 2016-12-14 메모리 장치 및 메모리 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180069177A true KR20180069177A (ko) 2018-06-25

Family

ID=62487888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160170437A KR20180069177A (ko) 2016-12-14 2016-12-14 메모리 장치 및 메모리 장치의 동작 방법

Country Status (3)

Country Link
US (1) US20180166117A1 (ko)
KR (1) KR20180069177A (ko)
CN (1) CN108231108A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210127339A (ko) 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 리프레시 주기가 다른 다수의 영역을 구비한 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190066760A1 (en) * 2017-08-23 2019-02-28 Nanya Technology Corporation Dram and method for operating the same
US10332580B2 (en) * 2017-10-12 2019-06-25 Nanya Technology Corporation DRAM and method for determining binary logic using a test voltage level
CN110838314A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储数据的加固方法及装置
US10916292B1 (en) * 2019-08-28 2021-02-09 Micron Technology, Inc. Performing a refresh operation based on system characteristics
CN112599181A (zh) * 2020-12-11 2021-04-02 深圳市时创意电子有限公司 一种闪存芯片分析方法、装置、电子设备及存储介质
KR20220112573A (ko) 2021-02-04 2022-08-11 삼성전자주식회사 리프레쉬 동작을 스킵하는 메모리 장치 및 그 동작방법
CN117766008A (zh) * 2022-09-19 2024-03-26 长鑫存储技术有限公司 内建自测试方法、内建自测试装置及半导体存储器
CN117935874A (zh) * 2022-10-17 2024-04-26 长鑫存储技术有限公司 内存刷新参数确定、内存刷新方法、装置、介质和设备
CN116168759B (zh) * 2023-04-26 2023-09-12 长鑫存储技术有限公司 半导体存储装置的自刷新功耗分析方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095669B2 (en) * 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
JP4322694B2 (ja) * 2004-02-04 2009-09-02 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置のリフレッシュ方法
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
WO2005124786A1 (ja) * 2004-06-22 2005-12-29 Fujitsu Limited 半導体メモリ
WO2010054670A1 (en) * 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101932663B1 (ko) * 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
KR102078562B1 (ko) * 2013-02-25 2020-02-18 삼성전자 주식회사 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR20140113191A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
TW201626398A (zh) * 2014-12-01 2016-07-16 皇虎科技(加拿大)有限公司 測試及識別記憶體裝置之系統及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210127339A (ko) 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 리프레시 주기가 다른 다수의 영역을 구비한 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11276452B2 (en) 2020-04-14 2022-03-15 SK Hynix Inc. Memory device including a plurality of area having different refresh periods, memory controller controlling the same and memory system including the same

Also Published As

Publication number Publication date
US20180166117A1 (en) 2018-06-14
CN108231108A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
KR20180069177A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US20210158860A1 (en) Apparatuses and methods for analog row access tracking
US10867658B2 (en) Address counting circuit, memory device and operating method thereof
US9484079B2 (en) Memory device and memory system including the same
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR100555275B1 (ko) 반도체 기억장치 및 메모리 셀 데이터의 보정방법
US20160078911A1 (en) Semiconductor memory device having count value control circuit
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9437275B2 (en) Memory system and method for operating the same
US7975170B2 (en) Memory refresh system and method
KR20180042488A (ko) 메모리 장치
US20150170733A1 (en) Memory and memory system including the same
US10157685B2 (en) Memory device and operating method thereof
KR20180001255A (ko) 반도체 메모리 장치 및 그의 동작 방법
US9734888B2 (en) Address storage circuit and memory and memory system including the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US20170052840A1 (en) Memory device and operating method thereof
EP2704012A1 (en) Adaptive error correction for non-volatile memories
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20150064953A (ko) 반도체 메모리 장치
KR20150002112A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements