KR100555275B1 - 반도체 기억장치 및 메모리 셀 데이터의 보정방법 - Google Patents
반도체 기억장치 및 메모리 셀 데이터의 보정방법 Download PDFInfo
- Publication number
- KR100555275B1 KR100555275B1 KR1020030088105A KR20030088105A KR100555275B1 KR 100555275 B1 KR100555275 B1 KR 100555275B1 KR 1020030088105 A KR1020030088105 A KR 1020030088105A KR 20030088105 A KR20030088105 A KR 20030088105A KR 100555275 B1 KR100555275 B1 KR 100555275B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- memory cell
- monitor
- memory
- monitor cell
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
Claims (16)
- 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 재프로그래밍할 수 있는 복수의 메모리 셀;상기 메모리 셀에 사용되는 방식과 동일한 방식을 사용하여 N레벨 데이터의 각 데이터값을 개별적으로 기억하는 복수의 모니터 셀;상기 모니터 셀에 기억된 데이터값에 대응하는 상기 모니터 셀의 물리량이 미리 설정된 범위내에 있는지의 여부를 검지하는 검지 수단; 및상기 검지 수단에 의해 상기 모니터 셀의 상기 물리량이 미리 설정된 범위 밖에 있는 것을 검지하였을 때, 상기 메모리 셀에 기억된 데이터값에 대응하는 상기 메모리 셀의 상기 물리량이 미리 설정된 범위내에 있는지의 여부를 확인하는 확인 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서,상기 메모리 셀의 데이터 보존 상태에 대한 판독 동작시에 야기되는 열화를 모니터링하는 제1 모니터 셀과, 상기 메모리 셀의 데이터 보존 상태의 시간 경과에 따른 열화를 모니터링하는 제2 모니터 셀 중 하나 이상을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서,판독 동작에 의해 발생되는 상기 제1 모니터 셀에 대한 데이터 보존 상태의 열화에 영향을 미치는 스트레스가 상기 제1 모니터 셀의 모니터링 대상인 상기 메모리 셀에 대한 스트레스 보다 크게 되도록 구성되는 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서,상기 제1 모니터 셀의 모니터링 대상인 상기 메모리 셀에 대해 판독 동작이 발생할 때마다, 상기 제1 모니터 셀에 대해 1회 이상의 판독 동작이 실행되도록 구성되는 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서,판독 동작, 프로그램 동작, 및 소거 동작을 직접 받지 않는 상태에서의 상기 제2 모니터 셀에 대한 데이터 보존 상태의 열화에 영향을 미치는 스트레스가 상기 제2 모니터 셀의 모니터링 대상인 상기 메모리 셀에 대한 스트레스 보다 크게 되도록 구성되는 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서,상기 복수의 모니터 셀은 상기 제2 모니터 셀의 모니터링 대상인 상기 복수의 메모리 셀과, 상기 메모리 셀에 대한 판독 동작에 필요한 전압을 공급하는 부하 회로 사이에 배치되는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서,상기 검지 수단이 상기 모니터 셀의 상기 물리량의 검지를 소정 타이밍으로 실행하기 위한 동기 신호를 발생하는 타이밍 발생회로를 더 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서,상기 확인 수단에 의해 상기 메모리 셀의 상기 물리량이 미리 설정된 범위 밖에 있는 것을 확인하였을 때, 상기 메모리 셀의 상기 물리량이 미리 설정된 범위내에 있도록 보정하는 보정 수단을 더 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서,상기 보정 수단은 보정 대상인 상기 메모리 셀에 대해 적어도 프로그래밍 또는 보정을 실행함으로써 상기 물리량을 보정하는 것을 특징으로 반도체 기억장치.
- 제1항에 있어서,상기 메모리 셀은 선택 트랜지스터와, 전기적 스트레스에 의해 전기저항이 변화되고 상기 전기적 스트레스가 해제된 후에도 변화된 전기저항이 유지되는 비휘발성 가변 저항 소자로 구성되는 것을 특징으로 하는 반도체 기억장치.
- 제10항에 있어서,상기 비휘발성 가변 저항 소자에 있어서, 전극간에 망간을 함유하는 페로브스카이트 구조를 갖는 산화물이 형성되는 것을 특징으로 하는 반도체 기억장치.
- 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 재프로그래밍할 수 있는 메모리 셀에 기억된 데이터를 보정하는 보정방법으로서:상기 메모리 셀에 사용되는 방식과 동일한 방식을 사용하여 N레벨 데이터의 각 데이터값을 개별적으로 기억하는 복수의 모니터 셀을 사용하는 단계;상기 모니터 셀에 기억된 데이터값에 대응하는 상기 모니터 셀의 물리량이 미리 설정된 범위내에 있는지의 여부를 검지하는 단계;상기 검지 수단에 의해 상기 모니터 셀의 상기 물리량이 미리 설정된 범위 밖에 있는 것을 검지하였을 때, 상기 메모리 셀에 기억된 데이터값에 대응하는 상기 메모리 셀의 상기 물리량이 미리 설정된 범위내에 있는지의 여부를 확인하는 단계; 및상기 메모리 셀의 상기 물리량이 미리 설정된 범위 밖에 있는 것을 확인하였을 때, 상기 메모리 셀의 상기 물리량이 미리 설정된 범위내에 있도록 보정하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 데이터의 보정방법.
- 제12항에 있어서,상기 메모리 셀의 데이터 보존 상태에 대한 판독 동작시에 야기되는 열화를 모니터링하는 제1 모니터 셀과 상기 메모리 셀의 데이터 보존 상태의 시간 경과에 따른 열화를 모니터링하는 제2 모니터 셀 중 하나 이상을 포함하는 것을 특징으로 하는 메모리 셀 데이터의 보정방법.
- 제12항에 있어서,상기 모니터 셀의 상기 물리량이 미리 설정된 범위내에 있는지의 여부를 검지하는 단계는, 상기 모니터 셀의 상기 물리량의 검지를 소정 타이밍으로 실행하기 위해 사용되는 동기 신호를 발생시키기 위해 설치된 타이밍 발생회로에 의해 발생되는 동기 신호에 기초한 타이밍으로 수행되는 것을 특징으로 하는 메모리 셀 데이터의 보정방법.
- 제12항에 있어서,상기 메모리 셀은 선택 트랜지스터와, 전기적 스트레스에 의해 전기저항이 변화되고 상기 전기적 스트레스가 해제된 후에도 변화된 전기저항이 유지되는 비휘발성 가변 저항 소자로 구성되는 것을 특징으로 하는 메모리 셀 데이터의 보정방법.
- 제15항에 있어서,상기 비휘발성 가변 저항 소자에 있어서, 전극간에 망간을 함유하는 페로브 스카이트 구조를 갖는 산화물이 형성되는 것을 특징으로 하는 메모리 셀 데이터의 보정방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002353731A JP4129170B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
JPJP-P-2002-00353731 | 2002-12-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040049293A KR20040049293A (ko) | 2004-06-11 |
KR100555275B1 true KR100555275B1 (ko) | 2006-03-03 |
Family
ID=32310737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030088105A KR100555275B1 (ko) | 2002-12-05 | 2003-12-05 | 반도체 기억장치 및 메모리 셀 데이터의 보정방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6967867B2 (ko) |
EP (1) | EP1426971B1 (ko) |
JP (1) | JP4129170B2 (ko) |
KR (1) | KR100555275B1 (ko) |
CN (1) | CN100390903C (ko) |
TW (1) | TWI232456B (ko) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7957189B2 (en) * | 2004-07-26 | 2011-06-07 | Sandisk Il Ltd. | Drift compensation in a flash memory |
US7817469B2 (en) * | 2004-07-26 | 2010-10-19 | Sandisk Il Ltd. | Drift compensation in a flash memory |
JP4282612B2 (ja) | 2005-01-19 | 2009-06-24 | エルピーダメモリ株式会社 | メモリ装置及びそのリフレッシュ方法 |
EP1717817B8 (en) | 2005-04-29 | 2016-05-18 | Micron Technology, Inc. | A semiconductor memory device with information loss self-detect capability |
JP4696715B2 (ja) * | 2005-06-21 | 2011-06-08 | ソニー株式会社 | 記憶装置及び記憶装置の駆動方法 |
US7023737B1 (en) | 2005-08-01 | 2006-04-04 | Sandisk Corporation | System for programming non-volatile memory with self-adjusting maximum program loop |
US7230854B2 (en) * | 2005-08-01 | 2007-06-12 | Sandisk Corporation | Method for programming non-volatile memory with self-adjusting maximum program loop |
WO2007016167A1 (en) * | 2005-08-01 | 2007-02-08 | Sandisk Corporation | Programming non-volatile memory with self-adjusting maximum program loop |
JP4796360B2 (ja) * | 2005-09-07 | 2011-10-19 | 富士通セミコンダクター株式会社 | 冗長置換方法、半導体記憶装置及び情報処理装置 |
US7613043B2 (en) | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7701797B2 (en) | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
US7852690B2 (en) | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7911834B2 (en) | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
US7511646B2 (en) | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US7568135B2 (en) | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US7639531B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
JP2008010035A (ja) * | 2006-06-27 | 2008-01-17 | Sony Corp | 記憶装置 |
US7405964B2 (en) * | 2006-07-27 | 2008-07-29 | Qimonda North America Corp. | Integrated circuit to identify read disturb condition in memory cell |
US7492630B2 (en) | 2006-07-31 | 2009-02-17 | Sandisk 3D Llc | Systems for reverse bias trim operations in non-volatile memory |
US7522448B2 (en) | 2006-07-31 | 2009-04-21 | Sandisk 3D Llc | Controlled pulse operations in non-volatile memory |
US7495947B2 (en) | 2006-07-31 | 2009-02-24 | Sandisk 3D Llc | Reverse bias trim operations in non-volatile memory |
US7499304B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | Systems for high bandwidth one time field-programmable memory |
US8997255B2 (en) * | 2006-07-31 | 2015-03-31 | Inside Secure | Verifying data integrity in a data storage device |
TWI356415B (en) * | 2006-07-31 | 2012-01-11 | Sandisk 3D Llc | Method of operating non-volatile storage and non-v |
US7719874B2 (en) | 2006-07-31 | 2010-05-18 | Sandisk 3D Llc | Systems for controlled pulse operations in non-volatile memory |
US7499355B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | High bandwidth one time field-programmable memory |
US8068376B1 (en) * | 2006-08-02 | 2011-11-29 | Hiep Van Tran | Low leakage high stability memory array system |
KR101061932B1 (ko) * | 2006-09-06 | 2011-09-02 | 후지쯔 가부시끼가이샤 | 비휘발성 메모리 |
US7623401B2 (en) * | 2006-10-06 | 2009-11-24 | Qimonda North America Corp. | Semiconductor device including multi-bit memory cells and a temperature budget sensor |
KR100827695B1 (ko) * | 2006-11-03 | 2008-05-07 | 삼성전자주식회사 | 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치 |
US7539050B2 (en) * | 2006-11-22 | 2009-05-26 | Qimonda North America Corp. | Resistive memory including refresh operation |
JP5145720B2 (ja) * | 2007-01-31 | 2013-02-20 | 富士通セミコンダクター株式会社 | チャージロス修復方法及び半導体記憶装置 |
JP4288376B2 (ja) | 2007-04-24 | 2009-07-01 | スパンション エルエルシー | 不揮発性記憶装置およびその制御方法 |
JP2008276858A (ja) | 2007-04-27 | 2008-11-13 | Spansion Llc | 不揮発性記憶装置及びそのバイアス制御方法 |
JP5159224B2 (ja) | 2007-09-21 | 2013-03-06 | 株式会社東芝 | 抵抗変化メモリ装置 |
JP2009099206A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 抵抗変化メモリ装置 |
KR101498669B1 (ko) * | 2007-12-20 | 2015-03-19 | 삼성전자주식회사 | 반도체 메모리 시스템 및 그것의 액세스 방법 |
US20090190409A1 (en) * | 2008-01-28 | 2009-07-30 | Rok Dittrich | Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module |
US7978507B2 (en) | 2008-06-27 | 2011-07-12 | Sandisk 3D, Llc | Pulse reset for non-volatile storage |
US7695309B2 (en) * | 2008-08-26 | 2010-04-13 | Tyco Electronics Corporation | Sensor strip for a connectivity management system |
KR20110107190A (ko) | 2010-03-24 | 2011-09-30 | 삼성전자주식회사 | 저항성 메모리의 마모 셀 관리 방법 및 장치 |
US8593853B2 (en) | 2010-03-30 | 2013-11-26 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
US8872542B2 (en) | 2010-09-21 | 2014-10-28 | Nec Corporation | Semiconductor device and semiconductor device control method |
US8422296B2 (en) * | 2010-12-22 | 2013-04-16 | HGST Netherlands B.V. | Early detection of degradation in NAND flash memory |
JP5858036B2 (ja) * | 2011-03-02 | 2016-02-10 | 日本電気株式会社 | 再構成可能回路 |
JP5204868B2 (ja) * | 2011-04-12 | 2013-06-05 | シャープ株式会社 | 半導体記憶装置 |
US9058869B2 (en) | 2013-02-07 | 2015-06-16 | Seagate Technology Llc | Applying a bias signal to memory cells to reverse a resistance shift of the memory cells |
JP6256718B2 (ja) * | 2013-02-19 | 2018-01-10 | パナソニックIpマネジメント株式会社 | 不揮発性半導体記憶装置 |
US8934284B2 (en) * | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
US9105360B2 (en) * | 2013-03-07 | 2015-08-11 | Seagate Technology Llc | Forming a characterization parameter of a resistive memory element |
US10319437B2 (en) | 2017-09-20 | 2019-06-11 | Sandisk Technologies Llc | Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device |
KR102386198B1 (ko) * | 2017-11-28 | 2022-04-14 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치를 구비한 메모리 시스템 및 그의 동작 방법 |
KR20210040035A (ko) * | 2018-08-06 | 2021-04-12 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 제어 장치, 기억 장치 및 기억 제어 방법 |
JP2021036483A (ja) * | 2019-08-30 | 2021-03-04 | ソニーセミコンダクタソリューションズ株式会社 | メモリチップ及びメモリチップの制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63291475A (ja) * | 1987-05-25 | 1988-11-29 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ装置 |
JPH0664920B2 (ja) * | 1989-10-20 | 1994-08-22 | 株式会社東芝 | 不揮発性メモリ |
JPH0620486A (ja) * | 1992-07-03 | 1994-01-28 | Nippon Steel Corp | 記憶装置 |
US5777923A (en) * | 1996-06-17 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory read/write controller |
US5966322A (en) * | 1996-09-06 | 1999-10-12 | Nonvolatile Electronics, Incorporated | Giant magnetoresistive effect memory cell |
US5835413A (en) | 1996-12-20 | 1998-11-10 | Intel Corporation | Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels |
EP0987715B1 (en) * | 1998-09-15 | 2005-02-09 | STMicroelectronics S.r.l. | Method for maintaining the memory of non-volatile memory cells |
JP2001076496A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | 不揮発性メモリのデータ化け防止回路およびその方法 |
US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
JP2002150783A (ja) * | 2000-11-10 | 2002-05-24 | Toshiba Corp | 半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法 |
FR2820539B1 (fr) * | 2001-02-02 | 2003-05-30 | St Microelectronics Sa | Procede et dispositif de rafraichissement de cellules de reference |
US6473332B1 (en) * | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
-
2002
- 2002-12-05 JP JP2002353731A patent/JP4129170B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-04 TW TW092134205A patent/TWI232456B/zh not_active IP Right Cessation
- 2003-12-04 EP EP03257634.0A patent/EP1426971B1/en not_active Expired - Lifetime
- 2003-12-05 US US10/729,334 patent/US6967867B2/en not_active Expired - Lifetime
- 2003-12-05 KR KR1020030088105A patent/KR100555275B1/ko active IP Right Grant
- 2003-12-05 CN CNB2003101201071A patent/CN100390903C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100390903C (zh) | 2008-05-28 |
TW200414207A (en) | 2004-08-01 |
KR20040049293A (ko) | 2004-06-11 |
EP1426971A2 (en) | 2004-06-09 |
US6967867B2 (en) | 2005-11-22 |
EP1426971B1 (en) | 2013-07-24 |
US20040114427A1 (en) | 2004-06-17 |
JP4129170B2 (ja) | 2008-08-06 |
JP2004185753A (ja) | 2004-07-02 |
CN1505053A (zh) | 2004-06-16 |
EP1426971A3 (en) | 2005-12-07 |
TWI232456B (en) | 2005-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100555275B1 (ko) | 반도체 기억장치 및 메모리 셀 데이터의 보정방법 | |
KR100555273B1 (ko) | 반도체 기억장치 및 레퍼런스 셀의 보정방법 | |
US10332596B2 (en) | 2T1C ferro-electric random access memory cell | |
KR100799018B1 (ko) | 불휘발성 메모리 소자 및 자기 보상 방법 | |
US7184313B2 (en) | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells | |
US7522449B2 (en) | Phase change memory device and related programming method | |
US7573758B2 (en) | Phase-change random access memory (PRAM) performing program loop operation and method of programming the same | |
JP2006351192A (ja) | 不揮発性メモリにおける妨害の低減方法 | |
US20130326295A1 (en) | Semiconductor memory device including self-contained test unit and test method thereof | |
US9437321B2 (en) | Error detection method | |
KR20180069177A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US9236146B2 (en) | Single check memory devices and methods | |
US9818491B2 (en) | Memory device and operating method thereof | |
JP2013054800A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6108263A (en) | Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system | |
US8289787B2 (en) | Semiconductor memory device and method for operating the same | |
CN111198657A (zh) | 存储器控制器、操作存储器控制器的方法和存储器系统 | |
US8654590B2 (en) | Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof | |
KR20130072712A (ko) | 비휘발성 메모리 장치 및 그 제어 방법 | |
KR20210019250A (ko) | 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법 | |
US20220359023A1 (en) | Program tail plane comparator for non-volatile memory structures | |
KR20070073304A (ko) | 메모리 셀에 스트레스 전류를 인가하는 상 변화 메모리장치 | |
KR20000003191A (ko) | 부동 게이트 트랜지스터, 셀을 프로그래밍하고 프로그램된전하를 안정화시키기 위한 멀티-레벨 셀 메모리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160613 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181227 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200211 Year of fee payment: 15 |