JPS63291475A - 半導体不揮発性メモリ装置 - Google Patents
半導体不揮発性メモリ装置Info
- Publication number
- JPS63291475A JPS63291475A JP62127462A JP12746287A JPS63291475A JP S63291475 A JPS63291475 A JP S63291475A JP 62127462 A JP62127462 A JP 62127462A JP 12746287 A JP12746287 A JP 12746287A JP S63291475 A JPS63291475 A JP S63291475A
- Authority
- JP
- Japan
- Prior art keywords
- memory array
- nonvolatile memory
- writing
- monitoring
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000012544 monitoring process Methods 0.000 claims abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電気的に書き換え可能な不揮発性メモリ素子
を利用した、半導体不揮発性メモリ装置に関する。
を利用した、半導体不揮発性メモリ装置に関する。
この発明は電気的に書き換え可能な不揮発性メモリ装置
において、書き込み・消去に十分余裕をもたせて設計さ
れたメモリ素子に比して、書き込み・消去効率に関わる
素子形状を変形し、故意に書き込み・消去の余裕度を減
少せしめたモニタ用メモリ素子を設け、データの書き換
えの都度モニタ用メモリ素子にも書き込み・消去が行わ
れるようにすることにより、書き換えに伴う不揮発性メ
モリ素子の劣化を監視できるようにしたものである。〔
従来の技術〕 半導体不揮発性メモリは、電気的書き換えを行うとその
回数に比例して劣化が起きる。劣化現象は不揮発性メモ
リ素子において、書き込み状態と消去状態におけるそれ
ぞれのしきい値電圧の幅が小さくなると共に、相互コン
ダクタンスｇｍの低下として現れる。よって不揮発性メ
モリ装置には書き換え回数の制限がつけられ、その制限
を守って使用しなければならない。従来、不揮発性メモ
リがどの程度劣化しており、今後どの程度まで正常に書
き換え可能であるのかを容易に知る方法はなかった。ま
た不揮発性メモリ装置の検査行程において、書き込み余
裕度を試験する為に、テスト機能を有している場合であ
っても、その機能は不揮発性メモリ素子の導通時の電流
の大きさを測定する様になっているものがほとんどであ
る。
において、書き込み・消去に十分余裕をもたせて設計さ
れたメモリ素子に比して、書き込み・消去効率に関わる
素子形状を変形し、故意に書き込み・消去の余裕度を減
少せしめたモニタ用メモリ素子を設け、データの書き換
えの都度モニタ用メモリ素子にも書き込み・消去が行わ
れるようにすることにより、書き換えに伴う不揮発性メ
モリ素子の劣化を監視できるようにしたものである。〔
従来の技術〕 半導体不揮発性メモリは、電気的書き換えを行うとその
回数に比例して劣化が起きる。劣化現象は不揮発性メモ
リ素子において、書き込み状態と消去状態におけるそれ
ぞれのしきい値電圧の幅が小さくなると共に、相互コン
ダクタンスｇｍの低下として現れる。よって不揮発性メ
モリ装置には書き換え回数の制限がつけられ、その制限
を守って使用しなければならない。従来、不揮発性メモ
リがどの程度劣化しており、今後どの程度まで正常に書
き換え可能であるのかを容易に知る方法はなかった。ま
た不揮発性メモリ装置の検査行程において、書き込み余
裕度を試験する為に、テスト機能を有している場合であ
っても、その機能は不揮発性メモリ素子の導通時の電流
の大きさを測定する様になっているものがほとんどであ
る。
しかし従来の不揮発性メモリ素子の導通時の電流の大き
さを測定する方法では、不揮発性メモリ装置が電子装置
に実装されてしまっている場合においては、電流値その
ものを測定することは極めて困難であり、現実的な方法
ではないという欠点があった。
さを測定する方法では、不揮発性メモリ装置が電子装置
に実装されてしまっている場合においては、電流値その
ものを測定することは極めて困難であり、現実的な方法
ではないという欠点があった。
この発明は従来のこの様な欠点を解決するために、書き
換えに伴う不揮発性メモリ素子の劣化を容易に監視でき
るようにすることを目的としている。
換えに伴う不揮発性メモリ素子の劣化を容易に監視でき
るようにすることを目的としている。
上記問題点を解決するために、この発明は保証されてい
る書き換え回数に至るまでは十分に書き込み・消去特性
に余裕のあるメモリアレイとは別に、書き込み・消去特
性の余裕度の劣るモニタ用メモリアレイを設け、書き換
えの都度モニタ用メモリアレイにも書き込み・消去がお
こなわれるようにした。
る書き換え回数に至るまでは十分に書き込み・消去特性
に余裕のあるメモリアレイとは別に、書き込み・消去特
性の余裕度の劣るモニタ用メモリアレイを設け、書き換
えの都度モニタ用メモリアレイにも書き込み・消去がお
こなわれるようにした。
（作用〕
上記のように構成された半導体不揮発性メモリ装置にお
いて、任意のデータを書き込む際、書き込み・消去特性
に余裕のあるメモリアレイを書き換えると同時に、モニ
タ用メモリアレイも書き込み・消去を行わせることによ
り書き換えに伴う劣化現象が、データメモリアレイのメ
モリセルよりも早く現れるようにしたものである。
いて、任意のデータを書き込む際、書き込み・消去特性
に余裕のあるメモリアレイを書き換えると同時に、モニ
タ用メモリアレイも書き込み・消去を行わせることによ
り書き換えに伴う劣化現象が、データメモリアレイのメ
モリセルよりも早く現れるようにしたものである。
以下にこの発明の実施例を図面にもとづいて、詳細に説
明する。第１図においてデータ人出力端子から入力され
た入力データは制御回路２を通して、データ用メモリア
レイ３に送られ・書き込みが行われる。半導体不揮発性
メモリ素子には・ＭＮＯＳ型・ＦＡＭＯ３型−ＦＬＯＴ
ＯＸ型・ＰＡＣＭＯ５型等があり・本発明を実施するに
あたっては、いずれの型の不揮発性メモリ素子も使用可
能であるが、便宜上一般的なＦＬＯＴＯＸ型不揮発性型
子揮発性メモリ素子第２図に示す。この不揮発性メモリ
素子はＰ型半導体基板５内にＮ型のソース領域６、ドレ
イン領域７が形成され、ソース・ドレイン領域間に形成
されるチャネル領域８上には第１のゲート絶縁膜９゜フ
ローティングゲート１０．第２のゲート絶縁膜１１゜コ
ントロールゲート１２が順次形成されて成る。このよう
な構造のメモリ素子に情報を記憶させることは、フロー
ティングゲートｌＯに電子を注入したり、電子を取り去
ることでなされる。第３図には不揮発性メモリ素子の書
き換えに伴うしきい値電圧の幅を、第４図には相互コン
ダクタンスｇｌｌｌの変化をそれぞれ示してあり、第３
図と第４図中実線で示した特性が書き込み・消去に十分
な余裕をもたせて設計されたメモリセルのものであり、
点線で示した特性が、書き込み・消去効率を減少させた
メモリセルのものである。実際に書き込み・消去効率を
減少させる為には、ｔａ＋書き込み時のメモリ素子に印
加する電圧を変える。伽）ゲート絶縁膜の厚さを変える
。ＩｃＩコントロールゲート等の面積を変える等の方法
があるが、最も簡単には（Ｃ１の方法が回路設計及び製
造行程の両面から考慮して良いと考えられる。なぜなら
メモリ素子の幾何学的形状を変えるたけで済むからであ
る。以上のような実施例において、データ用メモリアレ
イ３に対して書き換えが行われる都度、モニタ用メモリ
セルも逐−書き込み・消去を行うことにより、書き換え
に伴う不揮発性メモリの劣化現象をモニタ用メモリアレ
イのデータ書き込み・消去不良としう形で監視すること
が可能となる。
明する。第１図においてデータ人出力端子から入力され
た入力データは制御回路２を通して、データ用メモリア
レイ３に送られ・書き込みが行われる。半導体不揮発性
メモリ素子には・ＭＮＯＳ型・ＦＡＭＯ３型−ＦＬＯＴ
ＯＸ型・ＰＡＣＭＯ５型等があり・本発明を実施するに
あたっては、いずれの型の不揮発性メモリ素子も使用可
能であるが、便宜上一般的なＦＬＯＴＯＸ型不揮発性型
子揮発性メモリ素子第２図に示す。この不揮発性メモリ
素子はＰ型半導体基板５内にＮ型のソース領域６、ドレ
イン領域７が形成され、ソース・ドレイン領域間に形成
されるチャネル領域８上には第１のゲート絶縁膜９゜フ
ローティングゲート１０．第２のゲート絶縁膜１１゜コ
ントロールゲート１２が順次形成されて成る。このよう
な構造のメモリ素子に情報を記憶させることは、フロー
ティングゲートｌＯに電子を注入したり、電子を取り去
ることでなされる。第３図には不揮発性メモリ素子の書
き換えに伴うしきい値電圧の幅を、第４図には相互コン
ダクタンスｇｌｌｌの変化をそれぞれ示してあり、第３
図と第４図中実線で示した特性が書き込み・消去に十分
な余裕をもたせて設計されたメモリセルのものであり、
点線で示した特性が、書き込み・消去効率を減少させた
メモリセルのものである。実際に書き込み・消去効率を
減少させる為には、ｔａ＋書き込み時のメモリ素子に印
加する電圧を変える。伽）ゲート絶縁膜の厚さを変える
。ＩｃＩコントロールゲート等の面積を変える等の方法
があるが、最も簡単には（Ｃ１の方法が回路設計及び製
造行程の両面から考慮して良いと考えられる。なぜなら
メモリ素子の幾何学的形状を変えるたけで済むからであ
る。以上のような実施例において、データ用メモリアレ
イ３に対して書き換えが行われる都度、モニタ用メモリ
セルも逐−書き込み・消去を行うことにより、書き換え
に伴う不揮発性メモリの劣化現象をモニタ用メモリアレ
イのデータ書き込み・消去不良としう形で監視すること
が可能となる。
尚、本発明において、モニタ用メモリ素子は、その書き
込み・消去効率が連続的に変化するように形状を設計す
ることにより、不揮発性メモリ装置の劣化状態を連続的
に把握することが可能となる。すなわち書き込み・消去
効率を例えば５０％。
込み・消去効率が連続的に変化するように形状を設計す
ることにより、不揮発性メモリ装置の劣化状態を連続的
に把握することが可能となる。すなわち書き込み・消去
効率を例えば５０％。
６０％、 ７０％、８０％という様に４種類用意してお
くことにより劣化状況をより細かく監視することができ
る。
くことにより劣化状況をより細かく監視することができ
る。
Ｃ発明の効果〕
以上説明したように、この発明は書き換え回数に制限が
ある不揮発性メモリ装置に対し、デバイスの劣化状況を
不揮発性メモリ素子の４通時の電流を測るといったよう
な困難な方法ではなく、デジタルの２値電位で監視する
ことができ、デバイスの寿命が来る前に、交換あるいは
切り換えるなどして電子装置をトラブルから回避するこ
とができるという効果がある。
ある不揮発性メモリ装置に対し、デバイスの劣化状況を
不揮発性メモリ素子の４通時の電流を測るといったよう
な困難な方法ではなく、デジタルの２値電位で監視する
ことができ、デバイスの寿命が来る前に、交換あるいは
切り換えるなどして電子装置をトラブルから回避するこ
とができるという効果がある。
第１図は、本発明の実施例を示す構成図、第２図は不揮
発性メモリ素子の断面図、第３図及び第４図はそれぞれ
不揮発性メモリ表示の劣化状態図である。 １・・・データ入出力端子 ２・・・制御回路 ３・・・データ用メモリアレイ ４・・・モニタ用メモリアレイ ５・・・Ｐ型半導体基板 ６・・・Ｎ型ソース領域 ７・・・Ｎ型ドレイン領域 ８・・・チャネル領域 ９・・・ゲート絶縁膜 ＩＯ・・・フローティングゲート １１・・・ゲート絶縁体 １２・・・コントロールゲート 以上 出願人 セイコー電子工業株式会社 第１図 不渾炭」生メモリ県壬の断面図 第２図 書換団粒→ 不磨セＬメ七り素子ｆ）席北喰（態同 第３図 壬揮発Ｍ虹メ七り１層重の−ＧＡヒ我（餌図第４図
発性メモリ素子の断面図、第３図及び第４図はそれぞれ
不揮発性メモリ表示の劣化状態図である。 １・・・データ入出力端子 ２・・・制御回路 ３・・・データ用メモリアレイ ４・・・モニタ用メモリアレイ ５・・・Ｐ型半導体基板 ６・・・Ｎ型ソース領域 ７・・・Ｎ型ドレイン領域 ８・・・チャネル領域 ９・・・ゲート絶縁膜 ＩＯ・・・フローティングゲート １１・・・ゲート絶縁体 １２・・・コントロールゲート 以上 出願人 セイコー電子工業株式会社 第１図 不渾炭」生メモリ県壬の断面図 第２図 書換団粒→ 不磨セＬメ七り素子ｆ）席北喰（態同 第３図 壬揮発Ｍ虹メ七り１層重の−ＧＡヒ我（餌図第４図
Claims (2)
- （１）電気的に書き換え可能な不揮発性メモリ素子から
成る半導体不揮発性メモリ装置において、任意のデータ
を記憶するメモリアレイと、前記メモリアレイを構成す
るメモリ素子に比して、書き込み・消去効率を減少させ
た少なくともひとつ以上のモニタ用メモリ素子を設け、
データの書き込みの都度モニタ用メモリ素子を自動的に
書き換えることを特徴とする半導体不揮発性メモリ装置
。 - （２）前記モニタ用メモリ素子は、その書き込み・消去
効率が連続的に変化するように幾何学的形状が互いに異
なることを特徴とす特許請求の範囲第１項記載の半導体
不揮発性メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127462A JPS63291475A (ja) | 1987-05-25 | 1987-05-25 | 半導体不揮発性メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127462A JPS63291475A (ja) | 1987-05-25 | 1987-05-25 | 半導体不揮発性メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63291475A true JPS63291475A (ja) | 1988-11-29 |
Family
ID=14960527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62127462A Pending JPS63291475A (ja) | 1987-05-25 | 1987-05-25 | 半導体不揮発性メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63291475A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179138A (ja) * | 1990-11-08 | 1992-06-25 | Mitsubishi Electric Corp | 半導体集積回路 |
| EP0905711A2 (en) * | 1997-09-29 | 1999-03-31 | Nec Corporation | Nonvolatile memory device and deterioration detecting method |
| US6000843A (en) * | 1992-07-03 | 1999-12-14 | Nippon Steel Corporation | Electrically alterable nonvolatile semiconductor memory |
| EP1011105A2 (en) * | 1998-12-10 | 2000-06-21 | SANYO ELECTRIC Co., Ltd. | One-chip microcomputer |
| KR100321595B1 (ko) * | 1998-03-17 | 2002-03-25 | 아끼구사 나오유끼 | 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억 장치의 메모리 데이터 재생방법 |
| JP2003045197A (ja) * | 2001-06-29 | 2003-02-14 | Hynix Semiconductor Inc | 半導体メモリ装置及びそのテスト方法 |
| EP1426971A2 (en) * | 2002-12-05 | 2004-06-09 | Sharp Kabushiki Kaisha | Semiconductor memory device and metohd for correcting memory cell data |
| JP2010238284A (ja) * | 2009-03-30 | 2010-10-21 | Kobe Univ | 不良メモリセルの予知診断アーキテクチャーと予知診断方法 |
-
1987
- 1987-05-25 JP JP62127462A patent/JPS63291475A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179138A (ja) * | 1990-11-08 | 1992-06-25 | Mitsubishi Electric Corp | 半導体集積回路 |
| US6000843A (en) * | 1992-07-03 | 1999-12-14 | Nippon Steel Corporation | Electrically alterable nonvolatile semiconductor memory |
| EP0905711A2 (en) * | 1997-09-29 | 1999-03-31 | Nec Corporation | Nonvolatile memory device and deterioration detecting method |
| EP0905711A3 (en) * | 1997-09-29 | 2001-03-14 | Nec Corporation | Nonvolatile memory device and deterioration detecting method |
| KR100321595B1 (ko) * | 1998-03-17 | 2002-03-25 | 아끼구사 나오유끼 | 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억 장치의 메모리 데이터 재생방법 |
| EP1011105A2 (en) * | 1998-12-10 | 2000-06-21 | SANYO ELECTRIC Co., Ltd. | One-chip microcomputer |
| EP1011105A3 (en) * | 1998-12-10 | 2001-04-18 | SANYO ELECTRIC Co., Ltd. | One-chip microcomputer |
| US6418055B1 (en) | 1998-12-10 | 2002-07-09 | Sanyo Electric Co., Ltd. | One-chip microcomputer |
| JP2003045197A (ja) * | 2001-06-29 | 2003-02-14 | Hynix Semiconductor Inc | 半導体メモリ装置及びそのテスト方法 |
| EP1426971A2 (en) * | 2002-12-05 | 2004-06-09 | Sharp Kabushiki Kaisha | Semiconductor memory device and metohd for correcting memory cell data |
| EP1426971A3 (en) * | 2002-12-05 | 2005-12-07 | Sharp Kabushiki Kaisha | Semiconductor memory device and metohd for correcting memory cell data |
| JP2010238284A (ja) * | 2009-03-30 | 2010-10-21 | Kobe Univ | 不良メモリセルの予知診断アーキテクチャーと予知診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1720588B (zh) | 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列 | |
| CN105612617B (zh) | 半导体装置 | |
| US8081499B2 (en) | Semiconductor integrated circuit | |
| CN102263122B (zh) | 非易失性存储装置 | |
| JPH09162314A (ja) | 不揮発性半導体記憶装置および記憶方法 | |
| JPH06120515A (ja) | 半導体不揮発性メモリのデータ書き込み及びデータ消去方法 | |
| KR101024563B1 (ko) | 기억 장치 | |
| JP2013520012A (ja) | メムキャパシタ・デバイス、電解効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法 | |
| JPS5858759B2 (ja) | メモリ装置 | |
| JPS63291475A (ja) | 半導体不揮発性メモリ装置 | |
| JP2002026153A5 (ja) | ||
| JPS6295797A (ja) | 不揮発性半導体記憶装置 | |
| JPS5960797A (ja) | 不揮発性半導体メモリ装置 | |
| JPS6180866A (ja) | 不揮発性半導体メモリ・セル | |
| JPH0130240B2 (ja) | ||
| TW202001911A (zh) | 具有改善讀取效能的分離閘快閃記憶體單元 | |
| JP4544733B2 (ja) | フラッシュメモリ素子のｃａｍセル | |
| US11942163B2 (en) | Neural network circuit comprising nonvolatile memory cells and reference-current cells | |
| JP2001266598A (ja) | 不揮発性半導体メモリの特性検査方法 | |
| JPS58209165A (ja) | 不揮発性半導体メモリ装置 | |
| JP3614231B2 (ja) | 半導体記憶素子および半導体記憶装置 | |
| JP3857458B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH035674B2 (ja) | ||
| TWI443662B (zh) | 非揮發性記憶裝置 | |
| JPS58147154A (ja) | 不揮発性半導体メモリ装置 |