KR100555273B1 - 반도체 기억장치 및 레퍼런스 셀의 보정방법 - Google Patents
반도체 기억장치 및 레퍼런스 셀의 보정방법 Download PDFInfo
- Publication number
- KR100555273B1 KR100555273B1 KR1020030087759A KR20030087759A KR100555273B1 KR 100555273 B1 KR100555273 B1 KR 100555273B1 KR 1020030087759 A KR1020030087759 A KR 1020030087759A KR 20030087759 A KR20030087759 A KR 20030087759A KR 100555273 B1 KR100555273 B1 KR 100555273B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference cell
- cell
- level
- memory device
- reference level
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 24
- 230000015654 memory Effects 0.000 claims abstract description 70
- 238000012790 confirmation Methods 0.000 claims abstract description 25
- 238000012937 correction Methods 0.000 claims abstract description 18
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 239000011572 manganese Substances 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000008672 reprogramming Effects 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- -1 Pr 0.7 Ca 0.3 MnO 3 Chemical compound 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5644—Multilevel memory comprising counting devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
Abstract
반도체 기억장치는 각기 N레벨 데이터를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀(1); 상기 메모리 셀(1)에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀(2); 상기 레퍼런스 셀(1)의 판독 횟수를 카운트하는 카운터 회로(3); 카운트되는 판독 횟수가 규정된 값에 도달할 때, 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 수단(4); 및 상기 확인 수단(4)에 의해 레퍼런스 레벨이 범위외에 있는 것이 판정되면, 레퍼런스 레벨이 범위내에 있도록 마스터 레퍼런스 셀(6)에 따라서 보정하는 보정 수단(5)을 포함한다. 이러한 구성에 의하면, 효율적으로 레퍼런스 셀의 상태를 보정하고, 방해 등에 의한 레퍼런스 셀의 열화를 방지하고, 레퍼런스 셀의 레벨을 매우 정확하게 유지할 수 있는 반도체 기억장치를 제공할 수 있다.
Description
도 1은 본 발명에 따른 반도체 기억장치의 일실시형태를 설명하는 회로 블록도;
도 2는 종래의 플래시 메모리의 회로 블록도;
도 3은 메모리 셀의 저항 분포에 대한 설명도;
도 4는 본 발명에 따른 반도체 기억장치의 주요부를 설명하는 회로도;
도 5는 본 발명에 따른 반도체 기억장치에 수행되는 레퍼런스 셀 보정 처리를 설명하는 플로우차트;
도 6은 본 발명에 따른 반도체 기억장치의 다른 실시형태에 있어서의 주요부를 설명하는 회로도;
도 7은 본 발명에 따른 반도체 기억장치에 의해 수행되는 판독 동작에 대한 주요부를 설명하는 회로도;
도 8은 본 발명에 따른 반도체 기억장치의 주요부를 설명하는 회로 블록도;
도 9는 본 발명에 따른 반도체 기억장치의 주요부를 설명하는 회로 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 메모리 셀 2 : 레퍼런스 셀
3 : 카운터 회로 4 : 확인 수단
5 : 보정 수단 6 : 마스터 레퍼런스 셀
7 : 메모리 액세스 회로 8, 9, 10, 11 : 전압 발생회로
본 발명은 반도체 기억장치 및 레퍼런스 셀의 보정방법에 관한 것이다.
종래의 반도체 기억장치에 대하여 플래시 메모리를 예로 들어 설명한다. 플래시 메모리는 부동 게이트에 전하를 주입함으로써 임계값을 변화시킨다. 이 전하량을 제어함으로써, 플래시 메모리는 임계값을 복수의 상태로 제어하여 다치 기억(multilevel storage)을 실현한다. 예컨대, 임계값을 2개 상태(각각, 1비트)로 제어할 수 있는 플래시 메모리에 데이터를 기억시키면, 16비트의 데이터를 16개의 플래시 셀에 각각 기억시킨다. 임계값을 4개 상태(각각, 2비트)로 제어할 수 있는 플래시 메모리의 경우, 16비트의 데이터를 8개의 플래시 셀에 기억할 수 있다. 예컨대, 임계값이 4개 상태 중 어느 상태에 있는지를 확인하기 위해, 플래시 셀을 기준 임계값을 가지는 플래시 메모리와 비교한다.
그러나, 기준 임계값을 가지는 플래시 메모리, 즉, 레퍼런스 셀은 반복하여 액세스된다. 도 2에 나타낸 바와 같이, 예컨대, 레퍼런스 셀은 모든 플래시 셀에 공통으로 사용된다. 이 때문에, 레퍼런스 셀로의 액세스 횟수는 어떤 메모리 셀로 의 액세스 횟수 보다 휠씬 많다. 또한, 임계값이 프로그램(기록)시에 규정된 임계값과 동일한지의 여부를 확인하기 위해 사용되는 프로그램 레퍼런스 셀 또는 판독시에 각 기억상태에 대응하여 임계값을 확인하기 위해 사용되는 판독 레퍼런스로서, 일단 테스트시에 임계값이 설정되면, 나중에 그 임계값을 변경하는 것은 어렵다. 그러므로, 종래의 플래시 메모리는 다음과 같은 문제점을 가진다. 플래시 메모리를 반복하여 사용함으로써, 레퍼런스 셀의 임계값은 낮아지고, 이는 경우에 따라 정상적인 판독 또는 프로그래밍을 수행하는 것을 불가능하게 하기도 한다. 또한, 다치 메모리 셀에 있어서, 어떤 상태에서의 임계값 분포 범위가 좁기 때문에, 레퍼런스 셀의 열화는 더욱 심각하다.
상기 문제점을 해결하기 위해, 미국특허 제5,172,338호에 다음 방법이 제안되어 있다. 미국특허 제5,172,338호에 따르면, 플래시 메모리의 각 섹터에 레퍼런스 셀이 설치된다. 플래시 셀을 블록 소거할 때 동시에 레퍼런스 셀을 소거하고, 다른 레퍼런스 셀에 독립적으로 존재하는 마스터 레퍼런스 셀을 사용하여 각 블록내의 레퍼런스 셀을 재프로그래밍한다.
다치화가 진행됨에 따라, 각 기억 상태에 대응하는 저항 범위는 좁아진다. 이는 프로그램 레퍼런스 셀과 판독 레퍼런스 셀에 높은 정확도를 요구한다. 그러나, 판독 동작(판독), 프로그램 동작(프로그램) 및 소거 동작(소거)를 반복하여 수행함으로써, 레퍼런스 셀은 분리하게 열화된다. 상술한 바와 같이, 블록 소거와 동시에 레퍼런스 셀을 소거하고 마스터 레퍼런스 셀을 사용하여 재프로그래밍하는 구성은 블록 소거를 수행하는 플래시 메모리 등의 메모리에 유효이다. 그러나, 이러 한 구성을 1비트 단위로 데이터를 소거하는 메모리에 채용하면, 1비트 소거할 때마다 레퍼런스 셀을 보정할 필요가 있고, 이는 효율을 불리하게 저하시킨다.
그러므로, 본 발명의 목적은 판독 동작, 프로그램 동작, 및 소거 동작의 반복으로 인한 레퍼런스 셀의 불리한 열화를 해결하기 위해, 효율적으로 레퍼런스 셀의 상태을 확인하고, 레퍼런스 셀을 보정하고, 방해(disturbance) 등에 의한 레퍼런스 셀의 열화를 방지하고, 레퍼런스 셀의 레벨을 매우 정확하게 유지하는 것이다.
본 발명의 제1 실시형태에 따르면, 반도체 기억장치의 제1 특징 구성은, 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀; 상기 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀; 상기 레퍼런스 셀의 판독 횟수를 카운트하는 카운터 회로; 및 상기 카운터 회로에 의해 카운트되는 판독 횟수가 규정된 값에 도달할 때, 상기 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 수단을 포함하는 것을 특징으로 한다.
즉, 일반적으로, 임의의 메모리 셀에 대한 판독 동작, 프로그램 동작, 및 소거 동작에 의해 임의의 메모리 셀이 액세스될 때마다, 프로그램이 정상적으로 완료되었는지, 소거가 정상적으로 완료되었는지 등의 여부를 판정하는 확인 처리가 수행된다. 확인 처리가 수행될 때마다, 레퍼런스 셀 판독 동작이 실행된다. 카운터 회로는 레퍼런스 셀의 판독 횟수를 카운트한다. 카운트된 판독 횟수가 레퍼런스 레벨이 변동 허용 범위내에 있다고 상정되는 규정된 값에 도달하면, 확인 수단은 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정한다. 그렇게 함으로써, 판독 동작, 프로그램 동작 또는 소거 동작이 수행되는지의 여부를 확인할 필요없이 레퍼런스 레벨의 정확도가 보장된다. 본 명세서에서는, 메모리 셀에 대한 판독 동작, 프로그램 동작, 및 소거 동작에 의해 메모리 셀이 액세스될 때마다 수행되는, 임의의 메모리 셀과 레퍼런스 셀을 비교함으로써 프로그래밍, 소거 등이 정상적으로 완료되었는지의 여부를 판정하는 확인 처리, 또는 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 처리는, "검증"이라고도 한다.
상술한 구성에 의하면, 카운터 회로는 메모리 셀에 대한 판독 동작, 프로그램 동작, 및 소거 동작 중 적어도 하나에서 레퍼런스 셀의 판독 횟수를 카운트하고, 그것에 의해 더욱 효율적으로 확인 동작을 수행할 수 있다. 예컨대, 임계값의 변화를 야기시키고 레퍼런스 셀에 인가되는 스트레스(stress)가 메모리 셀에 대한 판독 동작, 프로그램 동작, 및 소거 동작 중에서 다른 경우, 최대 스트레스가 메모리 셀에 인가되는 동작에 따르는 판독 횟수를 카운트하는 것이 바람직하다. 그렇게 함으로써, 더욱 효율적으로 확인 동작을 수행할 수 있다.
본 발명의 제2 실시형태에 따르면, 반도체 기억장치의 제2 특징 구성은, 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀; 상기 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀; 타이밍 발생회로; 및 상기 타이밍 발생회로로부터 출력되는 동기 신호에 동기하여, 상기 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 수단을 포함하는 것을 특징으로 한다.
즉, 레퍼런스 셀의 열화에 의해 야기되는 오동작의 발생은 초기 상태에서부터 소정 레벨에서 스트레스가 축적될 때까지의 스트레스 축적 시간과 상관관계가 있다고 상정된다. 이러한 오동작이 발생하기 전의 소정 타이밍에서 레퍼런스 레벨을 확인함으로써, 판독 동작, 프로그램 동작 또는 소거 동작이 수행될 때마다 확인할 필요없이 레퍼런스 레벨의 정확도를 보장할 수 있다.
상기 구성에 추가하여, 확인 수단에 의해 레퍼런스 레벨이 범위외에 있는 것이 판정될 때, 보정 수단이 레퍼런스 레벨을 범위내로 보정하도록 반도체 기억장치가 구성되면, 항상 안정된 동작이 보장된다.
레퍼런스 레벨의 보정을 레퍼런스 셀 이외에 마스터 레퍼런스 셀에 고정된 마스터 레퍼런스 레벨을 사용하여 수행하면, 레퍼런스 셀의 보정을 보장할 수 있다. 이는 마스터 레퍼런스 셀이 아주 드물게 액세스되기 때문이며, 그러므로, 거의 열화되지 않는다. 여기서, 마스터 레퍼런스 셀은 전기적 스트레스에 의해 열화를 야기시키지 않는 고정 저항으로 이루어지는 것이 바람직하다.
메모리 셀 및 레퍼런스 셀 각각은 전기적 스트레스에 의해 전기저항이 변화되고 전기적 스트레스가 해제된 후에도 변화된 전기저항이 유지되는 비휘발성 가변 저항 소자와, 선택 트랜지스터로 이루어지는 것이 바람직하다. 바람직하게는, 비휘 발성 가변 저항 소자는 전극간에 형성되는 망간을 함유하는 페로브스카이트 구조(perovskite structure)의 산화물을 가진다.
본 발명의 제3 실시형태에 따르면, 레퍼런스 셀을 보정하는 방법, 즉, 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀을 보정하는 방법의 제1 특징 구성은, 상기 레퍼런스 셀의 판독 횟수를 카운트하는 단계; 상기 카운트된 판독 횟수가 규정된 값에 도달할 때 상기 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 단계; 및 상기 레퍼런스 레벨이 상기 범위외에 있는 것이 판정되면, 상기 레퍼런스 레벨이 상기 범위내에 있도록 보정하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제4 실시형태에 따르면, 레퍼런스 셀을 보정하는 방법, 즉, 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀을 보정하는 방법의 제2 특징 구성은, 타이밍 발생회로로부터 출력되는 동기 신호에 동기하여, 상기 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 단계; 및 상기 레퍼런스 레벨이 상기 범위외에 있는 것이 판정되면, 상기 레퍼런스 레벨이 상기 범위내에 있도록 보정하는 단계를 포함하는 것을 특징으로 한다.
(실시형태)
이하, 본 발명에 따른 반도체 기억장치 및 레퍼런스 셀 보정방법에 대하여 도면을 참조하여 설명한다.
도 1에 나타낸 바와 같이, 칩은 복수의 섹터(S1∼Sj)로 분할되고, 반도체 기억장치는, 1섹터당, N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀(1), 메모리 셀(1)에 대한 판독 동작, 프로그램 동작, 및 소거 동작을 실행하는 메모리 액세스 회로(7), 각 메모리 셀(1)에 기억된 데이터 레벨을 판독하기 위해 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀(2), 레퍼런스 셀(2)의 판독 횟수를 카운트하는 카운터 회로(3), 카운터 회로(3)에 의해 카운트되는 판독 횟수가 규정된 값에 도달할 때, 레퍼런스 셀에 기억된 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 수단(4), 및 확인 수단(4)에 의해 레퍼런스 레벨이 범위외에 있는 것이 판정되면, 레퍼런스 레벨이 범위내에 있도록 마스터 레퍼런스 셀(6)에 기초하여 보정하는 보정 수단(5)을 포함한다.
메모리 셀(1), 레퍼런스 셀(2), 및 마스터 레퍼런스 셀(6) 각각은 전압 등의 인가에 의해 발생되는 전기적 스트레스에 의해 전기저항이 변화되고 전기적 스트레스를 해제한 후에도 변화된 전기저항이 유지되는 비휘발성 가변 저항 소자와, 선택 트랜지스터로 이루어진다. 이 실시형태에 있어서, 비휘발성 가변 저항 소자로서 새로운 저항 제어 비휘발성 RAM(이하, "RRAM") 소자가 사용된다. RRAM 소자는, 전기적 스트레스의 인가에 의해 변화되는 전기저항을 가지며, 전기적 스트레스가 해제된 후에도 변화된 전기저항을 유지하는 비휘발성 기억 소자이고, RRAM 소자는 저항 변화에 따라서 데이터를 기억할 수 있다. RRAM은, 예컨대, Pr(1-x)CaxMnO3, La(1-x)CaxMnO3, 및 La(1-x-y)CaxPbyMnO3
(여기서 x<1, y<1, x+y<1) 중 하나에 의해 표현되는 물질, 예컨대, Pr0.7Ca0.3MnO3, La0.65Ca0.35MnO
3, 및 La0.65Ca0.175Pb0.175MnO3 등의 망간을 함유하는 산화막을, MOCVD법, 스핀코팅법, 레이저 어브레이젼(laser abrasion), 스퍼터링법 등에 의해 형성함으로써 제조된다.
다음의 명세서에 있어서, RRAM 소자의 "저항을 증가시킴"을 "프로그램"으로 표현하고, "저항을 감소시킴"을 "소거"로 표현한다. 통상적으로, 프로그래밍시, 선택 트랜지스터는 on 되고, 비트 라인 및 소스 라인에 각각 3V 및 0V의 전압이 인가된다. 역으로, 판독시, 선택 트랜지스터는 on 되고, 비트 라인 및 소스 라인에 각각 1.5V 및 0V의 전압이 인가된다. RRAM 소자는 각 전압을 전압 발생회로에 의해 변화시키고 공급하도록 구성된다. 전압값은 상기에 설명한 것에 한정되지 않고, 각각의 비휘발성 가변 저항 소자의 특징에 따라서 적절히 설정되어도 좋다. 그리하여, 상기 가변 소자의 구성은 본 실시형태에 설명되는 것에 한정되는 것은 아니다.
각 섹터내의 레퍼런스 셀(2)의 데이터는, 액세스 회로(7)에 의해 실행되는 각 메모리 셀(1)에 대한 각 판독 동작, 프로그램 동작, 및 소거 동작에 따르는 확인 동작에 따라서 발생되는 레퍼런스 셀(2)로의 액세스 횟수를 기억하는 카운터 회로(3)로부터의 신호에 의해 확인된다. 확인 수단(4)은 카운터 회로(3)에 의해 카운트되는 레퍼런스 셀로의 액세스 횟수가 규정된 횟수에 도달한 것을 나타내는 신호를 수신한 후, 레퍼런스 셀의 상태가 소정 분포 범위내에 있는지의 여부를 판정한 다.
보정 수단(5)은, 확인 수단(4)의 확인 처리에 의해 레퍼런스 셀(2)의 상태가 소정 분포 범위외에 있는 것을 나타내지면, 마스터 레퍼런스 셀(6)을 사용하여 레퍼런스 셀(2)의 상태가 소정 분포 범위내에 있도록, 레퍼런스 셀(2)의 레퍼런스 레벨을 보정한다. 각 섹터내의 레퍼런스 셀(2)의 레퍼런스 레벨을 소거하고 재프로그래밍함으로써 또는 레퍼런스 셀(2)을 재프로그래밍하는 것만으로 보정이 이루어진다. 이 실시형태에 있어서, 카운터 회로(3)는 각 메모리 셀(1)에 대한 프로그램 동작, 소거 동작, 및 판독 동작 중 어느 하나에서 레퍼런스 셀(2)로의 액세스 횟수를 카운트한다. 그러나, 그 보정 방식은, 데이터가 메모리 셀(1)에 프로그래밍된 후, 데이터가 거기에 정확하게 프로그래밍되었는지의 여부를 판정하기 위해 레퍼런스 셀(2)로의 액세스 횟수만을 카운트하는 방식, 데이터가 메모리 셀(1)로부터 소거된 후, 데이터가 거기로부터 정확하게 소거되었는지의 여부를 판정하기 위해 레퍼런스 셀(2)로의 액세서 횟수를 카운트하는 방식, 및 이들 경우의 조합 방식 중에서 선택 가능하다. 예컨대, RRAM 소자의 저항의 변동을 야기시키고 레퍼런스 셀(2)에 인가되는 스트레스가 메모리 셀(1)에 대한 판독 동작, 프로그램 동작, 및 소거 동작 중에서 다른 경우, 최대 스트레스가 레퍼런스 셀(2)에 인가되는 동작에 따르는 판독 횟수를 카운트함으로써, 더욱 효율적으로 확인 동작을 수행할 수 있다.
마스터 레퍼런스 셀(6)은 각 섹터내에 소거된 섹터 레퍼런스 셀의 저항을 재설정하기 위해서만 사용된다. 섹터 레퍼런스 셀(2)은 동일한 섹터내의 메모리 셀(1)로의 액세스와 동시에 액세스된다. 마스터 레퍼런스 셀(6)은 섹터 레퍼런스 셀(2)이 소거되어 재프로그래밍될 때에만 액세스된다.
다음에, 레퍼런스 셀(2)의 저항을 설정하는 방법에 대하여 도 3을 참조하여 설명한다. 이 실시형태에 있어서, 메모리 셀내에 4개의 상태를 기억할 수 있는 RRAM 소자에 사용되는 레퍼런스 셀(2)에 대하여 예를 들어 설명한다. 도 3에 있어서, 심볼 A, B, C 및 D는 메모리 셀(1)에 기억된 각각의 4개의 상태를 표시한다. 이들 4개의 상태를 구별하기 위해, 그 상태의 경계를 구별하는 3개의 레퍼런스 셀이 필요하다. 3개의 저항 중에서도, 제1 섹터 레퍼런스 셀 저항(Rref1)은 하기 식(1)에 의해 주어진 바와 같이 설정된다. 마찬가지로, 제2 및 제3 섹터 레퍼런스 셀 저항은 각각 하기 식(2) 및 (3)에 의해 주어지는 바와 같이 설정되는 Rref2 및 Rref3이다. (R1'-R1)의 값이 작을수록, 더 많은 저항 상태를 형성할 수 있기 때문에, 다치 기억에 편리하다.
R1<Rref1<R1' ㆍㆍㆍ(1)
R2<Rref2<R2' ㆍㆍㆍ(2)
R3<Rref3<R3' ㆍㆍㆍ(3)
이하, 저항을 설정하는 방법에 대하여 도 4에 나타낸 회로를 참조하여 설명한다. P형 MOSFET인 P1 및 P2의 소스는 전원 전압에 접속되고, 그 게이트는 공통으로 접속되고, P1의 게이트 및 드레인은 노드 S1을 통해 서로 접속됨으로써, P형 MOSFET인 P1 및 P2는 전류미러를 구성한다. P1 및 P2의 드레인은 N형 MOSFET인 N1 및 N2의 드레인에 각각 접속된다. N1의 게이트는 카운터 회로(3)의 출력에 접속되고, 카운터 회로(3)는 "판독", "프로그램 검증", 및 "소거 검증"을 나타내는 신호(Sread)를 입력한다. 카운터 회로(3)의 출력은 노드(S2)를 통해 N2의 게이터에 접속된다. 마스터 레퍼런스 셀에 대한 선택 스위치로서 작용하는 N형 MOSFET인 N3∼N8의 드레인은 N1의 소스에 접속된다. 마스터 레퍼런스 셀(6)을 구성하는 RRAM 소자의 일단은 N3∼N8의 소스에 접속되고, 그 타단은 접지 레벨(ground level)을 설정하는 스위치로서 작용하는 N형 MOSFET인 N12의 드레인에 접속된다. N2의 소스는 노드(Sp)를 통해, 각 섹터 레퍼런스 셀(2)의 선택 스위치로서 작용하는 N형 MOSFET인 N9∼N11의 드레인과, 고전압과 접지 레벨을 스위칭하고 고전압 또는 접지 레벨을 출력하는 전압 발생회로(8)의 출력에 접속된다. 섹터 레퍼런스 셀(2)을 구성하는 RRAM 소자의 일단은 N9∼N11의 소스에 접속되고, 그 타단은 접지 레벨과 접지 레벨을 스위칭하고 접지 레벨 또는 고전압을 출력하는 전압 발생회로(9)의 출력에 접속된다.
이하, 도 4에 나타낸 회로 동작에 대하여 도 5를 참조하여 설명한다. 스텝 S1에서, 카운터 회로(3)로부터의 확인 요구 신호가 노드(S2)에 출력되는지의 여부를 판정한다. 확인 요구 신호가 출력되지 않는 경우, 섹터 레퍼런스 셀(2)의 레퍼런스 레벨을 보정하지 않고 처리를 완료한다. 확인 요구 신호가 출력되는 경우, 처리는 스텝 S2로 진행한다. 스텝 S2에서, 섹터 레퍼런스 셀(2)에 프로그래밍된 데이터를 판독한다. 스텝 S3에서, 섹터 레퍼런스 셀(2)의 상태가 기대되는 분포 범위의 상한 이상인지의 여부를 판정한다.
그 상태가 상한 이상인 것이 판정되면, 스텝 S4에서 섹터 레퍼런스 셀(2)의 레퍼런스 레벨을 소거한다(도 3에서 A 상태). 스텝 S6에서, 섹터 레퍼런스 셀(2)의 상태가 기대되는 분포 범위내에 있을 때까지 프로그램 동작을 계속하고, 섹터 레퍼 런스 셀(2)의 데이터 레벨을 보정한다. 섹터 레퍼런스 셀(2)의 상태가 상한 이상이 아닌 것이 판정되면, 스텝 S5에서 그 상태가 기대되는 분포 범위의 하한 이하인지의 여부를 판정한다. 그 상태가 하한 이하인 것이 판정되면, 섹터 레퍼런스 셀(2)의 상태가 기대되는 분포 상태내에 있을 때까지 프로그램 동작을 계속하고, 스텝 S6에서 섹터 레퍼런스 셀(2)에 프로그래밍된 데이터를 보정한다. 그 상태가 하한 이하가 아닌 것이 판정되면, 섹터 레퍼런스 셀(2)에 프로그래밍된 데이터를 보정하지 않는다.
도 4에 나타낸 회로 동작에 대하여 섹터 레퍼런스 셀(2)의 저항이 R1<Rref1<R1'를 만족하도록 설정된 경우를 참조하여 상세하게 설명한다. 카운터 회로(3)로부터 확인 요구 신호가 출력되는지의 여부를 판정한다. 확인 요구 신호가 출력되면, N형 MOSFET인 N1, N2, N3, N9, N12 및 N13은 on 되고, 섹터 레퍼런스 셀(2)의 섹터 레퍼런스 셀 저항(Rref1)을 판독하고, 섹터 레퍼런스 셀 저항(Rref1)을 마스터 레퍼런스 셀의 저항(R1')과 비교한다. 즉, 확인 수단(4)은 전류미러 회로 및 그 주변회로으로 구성된다. 판정 신호가 R1'<Rref1를 나타내면, Rref1은 소거된다(도 3에 나타낸 A 상태). 구체적으로는, N형 MOSFET인 N2를 off하고, N형 MOSFET인 N9 및 N13을 on한 후, 노드(Sp)를 접지 레벨에 유지하고, 전압 발생회로(9)로부터 고전압을 출력하고, Rref1에 전압을 인가함으로써, Rref1을 소거한다.
판정 신호가 R1'>Rref1을 나타내면, N형 MOSFET인 N1, N2, N4, N9, N12 및 N13을 on 하고, 마스터 레퍼런스 셀의 저항(R1)을 섹터 레퍼런스 셀 저항(Rref1)과 비교한다. 판정 신호가 R1>Rref1을 나타내면, 프로그래밍을 수행하여 저항을 증가시킨다. 구체적으로는, N2를 off 하고, N9 및 N13을 on 하고, 전압 발생회로(8)는 고전압을 출력하고, 전압 발생회로(9)는 접지 레벨을 출력함으로써, RRAM 소자에 전압을 인가하여 데이터를 프로그래밍한다.
일련의 프로그램 동작 및 프로그램 검증 동작을 레퍼런스 셀(2)의 저항(Rref1)이 R1<Rref1<R1'을 만족할 때까지 반복하여 수행한다. 즉, 보정 수단(5)은 전류미러 회로, 전압 발생회로(8, 9), 및 그 주변회로로 구성된다. 마찬가지로, 섹터 레퍼런스 셀(2)의 저항(Rref2)이 R2<Rref2<R2'를 만족하도록 설정하기 위해, N1, N2, N5, N6, N10, N12 및 N13를 제어한다.
지금까지, 카운터 회로(3)를 사용하여 섹터 레퍼런스 셀의 상태를 정기적으로 확인하고 각 섹터 레퍼런스 셀에 프로그래밍된 데이터를 보정하는 동작에 대하여 설명하였다. 이하, 본 발명의 다른 실시형태에 대하여 도 6을 참조하여 설명한다. 도 6에 나타낸 이 실시형태와 도 4에 나타낸 실시형태의 차이점은, 카운터 회로(3) 대신에 타이밍 발생회로(3')를 사용한다는 점이다. 카운터 회로(3)는 메모리 셀에 대한 "프로그램 검증", "소거 검증", 및 "판독"의 횟수를 카운트함으로써, 정기적으로 섹터 레퍼런스 셀(2)로부터 소거 및 섹터 레퍼런스 셀(2)에 프로그래밍한다. 이 실시형태에 있어서, 반도체 기억장치는 액세스 횟수에 관계없이 어떤 타이밍에 소거 및 프로그램 동작을 수행하는 기능을 가진다. 예컨대, 1시간 마다 각 섹터 레퍼런스 셀(2)을 소거 및 재프로그래밍 동작을 수행하여 섹터 레퍼런스 셀(2)을 리프레시(refresh)함으로써, 섹터 레퍼런스 셀의 정확도를 유지할 수 있다. 또 한, 반도체 기억장치는 카운터 회로(3)와 타이밍 발생회로(3')를 둘다 포함하여 회로(3, 3') 중 하나로부터 확인 요구 신호를 먼저 출력할 때, 확인 처리 및 보정 처리를 수행하도록 구성하여도 좋다.
메모리 셀(1)로부터 데이터를 판독하는 데이터 판독 동작에 대하여 설명한다. 도 7에 나타낸 바와 같이, 액세스 회로(7)에 의해 선택된 임의의 메모리 셀에 있어서, 전압 발생회로(10)의 출력을 고임피던스 상태로 설정하고, 전압 발생회로(11)를 접지 레벨로 설정한다. 선택된 레퍼런스 셀(2)에 있어서, 전압 발생회로(8)의 출력을 고임피던스 상태로 설정하고, 전압 발생회로(9)를 접지 레벨로 설정하고, 전류미러 회로에 흐르는 전류를 비교함으로써, 메모리 셀로부터 데이터를 판독한다.
상술한 바와 같이, 마스터 레퍼런스 셀(6)과 섹터 레퍼런스 셀(2) 간의 저항 비교 및 메모리 셀(1)과 섹터 레퍼런스 셀(2) 간의 저항 비교를, 전류미러 회로에 흐르는 전류를 검지함으로써 수행할 수 있다. 또한, 차동 증폭 회로를 사용하여 전압을 검지함으로써 이들을 수행할 수도 있다. 도 8은 후자의 경우의 일예를 설명하며, 반도체 기억장치가 독립적인 비교기(SA)를 포함하는 것을 설명한다. 또한, 메모리 셀(1)로부터 데이터를 판독하고 프로그램 검증 동작을 수행하기 위해 사용되는 감지 증폭기를 이러한 비교기로서 기능하도록 사용할 수 있다. 이 경우, 반도체 기억장치를 도 9에 나타낸 바와 같이 구성할 수 있다. 즉, 선택된 메모리 셀에 대한 판독 동작 및 프로그램 검증 동작시, 스위치(SW1)가 on 되고, 스위치(SW2)가 off 되고, 선택된 메모리 셀 및 섹터 레퍼런스 셀이 감지 증폭기에 접속되어, 데이 터가 출력된다. 한편, 섹터 레퍼런스 셀의 재프로그래밍시, 스위치(SW1)가 off 되고, 스위치(SW2)가 on 되고, 섹터 레퍼런스 셀 및 마스터 레퍼런스 셀이 감지 증폭기에 접속되어, 섹터 레퍼런스 셀의 저항이 규정된 저항에 도달할 때까지 프로그램 동작을 반복하여 수행한다.
상기 실시형태에서는, 확인 수단에 의해 레퍼런스 레벨이 미리 설정된 범위외에 있는 것이 판정되면, 레퍼런스 레벨이 미리 설정된 범위내에 있도록 레퍼런스 셀에 기억된 레퍼런스 레벨을 보정하는 보정 수단을 포함하는 반도체 기억장치에 대하여 설명하였다. 그러나, 시험적으로 스트레스의 정도를 측정하기 위해 사용되고 레퍼런스 셀이 비정상인 것이 판정되는 시점에서 장치의 수명이 끝나는 제품 사양을 갖는 반도체 기억장치의 경우, 상기 장치가 확인 수단을 포함하여 확인 수단의 결과를 파악하고, 반드시 보정 수단을 포함할 필요는 없다.
상술한 실시형태에 있어서, 메모리 셀, 레퍼런스 셀, 및 마스터 레퍼런스 셀의 각각에 RRAM 소자가 채용된다. 또한, 마스터 레퍼런스 셀에 대해 RRAM 소자 대신에 고정 저항을 사용함으로써, 마스터 레퍼런스 셀의 높은 정확도를 보장할 수 있다.
상술한 실시형태에 있어서, 프로그램 상태 검지 수단은 전압 검지형 차동 증폭 회로를 사용하여 구성된다. 그러나, 프로그램 상태 검지 수단의 구성은 실시형태에서 설명한 것에 한정되지 않으며, 검지 대상에 따라서 적절히 구성할 수 있다. 예컨대, 전류 검지형 차동 증폭 회로를 사용하여, 저항을 간접적으로 검지할 수 있다.
상술한 실시형태에 있어서, 메모리 셀, 레퍼런스 셀, 및 마스터 레퍼런스 셀의 각각에 RRAM 소자가 사용된다. 또한, RRAM 소자 대신에, 자화 방향에 따라서 저항이 변화하는 MRAM 소자, 열에 의한 액정 상태의 변화에 따라서 저항이 변화하는 OUM 소자 등을 사용할 수 있다.
지금까지 상술한 바와 같이, 본 발명에 따르면, 판독 동작, 프로그램 동작, 및 소거 동작을 반복하여 수행함으로써, 레퍼런스 셀의 열화가 발생되더라도, 효율적으로 레퍼런스 셀의 상태를 확인하고, 레퍼런스 셀을 보정하고, 방해 등에 의한 레퍼런스 셀의 열화를 방지하고, 레퍼런스 셀에 기억된 레퍼런스 레벨을 매우 정확하게 유지할 수 있다.
본 발명을 바람직한 실시형태에 의해 설명하였지만, 본 발명의 사상 및 범위로부터 벗어나지 않게 당업자에 의해 각종 수정 및 변형이 가해질 수 있다.
Claims (15)
- 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀;상기 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀;상기 레퍼런스 셀의 판독 횟수를 카운트하는 카운터 회로; 및상기 카운터 회로에 의해 카운트되는 상기 판독 횟수가 규정된 값에 도달할 때, 상기 레퍼런스 셀에 기억된 상기 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 카운터 회로는 상기 메모리 셀에 대한 판독 동작, 프로그램 동작, 및 소거 동작 중 하나 이상에서 상기 레퍼런스 셀의 판독 횟수를 카운트하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 확인 수단에 의해 상기 레퍼런스 레벨이 상기 범위외에 있는 것이 판정되면, 상기 레퍼런스 레벨이 상기 범위내에 있도록 보정하는 보정 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제3항에 있어서, 상기 보정 수단은 상기 레퍼런스 셀 이외에 마스터 레퍼런 스 셀에 고정된 마스터 레퍼런스 레벨을 사용하여 상기 레퍼런스 레벨을 보정하는 것을 특징으로 하는 반도체 기억장치.
- 제4항에 있어서, 상기 마스터 레퍼런스 셀은 고정 저항을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 메모리 셀 및 상기 레퍼런스 셀 각각은,전기적 스트레스에 의해 전기저항이 변화되고 상기 전기적 스트레스가 해제된 후에도 변화된 전기저항이 유지되는 비휘발성 가변 저항 소자; 및선택 트랜지스터를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제6항에 있어서, 상기 비휘발성 가변 저항 소자는 전극간에 형성되는 망간을 함유하는 페로브스카이트 구조의 산화물을 가지는 것을 특징으로 하는 반도체 기억장치.
- 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀;상기 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀;타이밍 발생회로; 및상기 타이밍 발생회로로부터 출력되는 동기 신호에 동기하여, 상기 레퍼런스 셀에 기억된 상기 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 확인 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 확인 수단에 의해 상기 레퍼런스 레벨이 상기 범위외에 있는 것이 판정되면, 상기 레퍼런스 레벨이 상기 범위내에 있도록 보정하는 보정 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제9항에 있어서, 상기 보정 수단은 상기 레퍼런스 셀 이외에 마스터 레퍼런스 셀에 고정된 마스터 레퍼런스 레벨을 사용하여 상기 레퍼런스 레벨을 보정하는 것을 특징으로 하는 반도체 기억장치.
- 제10항에 있어서, 상기 마스터 레퍼런스 셀은 고정 저항을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 메모리 셀 및 상기 레퍼런스 셀 각각은,전기적 스트레스에 의해 전기저항이 변화되고 상기 전기적 스트레스가 해제된 후에도 변화된 전기저항이 유지되는 비휘발성 가변 저항 소자; 및선택 트랜지스터를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제12항에 있어서, 상기 비휘발성 가변 저항 소자는 전극간에 형성되는 망간을 함유하는 페로브스카이트 구조의 산화물을 가지는 것을 특징으로 하는 반도체 기억장치.
- 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀을 보정하는 방법으로서,상기 레퍼런스 셀의 판독 횟수를 카운트하는 단계;상기 카운트된 판독 횟수가 규정된 값에 도달할 때 상기 레퍼런스 셀에 기억된 상기 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 단계; 및상기 레퍼런스 레벨이 상기 범위외에 있는 것이 판정되면, 상기 레퍼런스 레벨이 상기 범위내에 있도록 보정하는 단계를 포함하는 것을 특징으로 하는 레퍼런스 셀의 보정방법.
- 각기 N레벨 데이터(N은 2 이상의 자연수)를 기억하고 프로그래밍할 수 있는 복수의 메모리 셀에 기억된 데이터 레벨의 판독시에 사용되는 레퍼런스 레벨을 기억하는 레퍼런스 셀을 보정하는 방법으로서,타이밍 발생회로로부터 출력되는 동기 신호에 동기하여, 상기 레퍼런스 셀에 기억된 상기 레퍼런스 레벨이 미리 설정된 범위내에 있는지의 여부를 판정하는 단 계; 및상기 레퍼런스 레벨이 상기 범위외에 있는 것이 판정되면, 상기 레퍼런스 레벨이 상기 범위내에 있도록 보정하는 단계를 포함하는 것을 특징으로 하는 레퍼런스 셀의 보정방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00353052 | 2002-12-04 | ||
| JP2002353052A JP4113423B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体記憶装置及びリファレンスセルの補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040048870A KR20040048870A (ko) | 2004-06-10 |
| KR100555273B1 true KR100555273B1 (ko) | 2006-03-03 |
Family
ID=32310730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030087759A KR100555273B1 (ko) | 2002-12-04 | 2003-12-04 | 반도체 기억장치 및 레퍼런스 셀의 보정방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6831872B2 (ko) |
| EP (1) | EP1426970B8 (ko) |
| JP (1) | JP4113423B2 (ko) |
| KR (1) | KR100555273B1 (ko) |
| CN (1) | CN100390902C (ko) |
| TW (1) | TWI232455B (ko) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8027194B2 (en) | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US6992932B2 (en) * | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| JPWO2005041303A1 (ja) * | 2003-10-23 | 2007-04-26 | 松下電器産業株式会社 | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
| US7082052B2 (en) | 2004-02-06 | 2006-07-25 | Unity Semiconductor Corporation | Multi-resistive state element with reactive metal |
| US20060171200A1 (en) | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
| US7652930B2 (en) | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
| US8937292B2 (en) | 2011-08-15 | 2015-01-20 | Unity Semiconductor Corporation | Vertical cross point arrays for ultra high density memory applications |
| US8270193B2 (en) | 2010-01-29 | 2012-09-18 | Unity Semiconductor Corporation | Local bit lines and methods of selecting the same to access memory elements in cross-point arrays |
| US8565003B2 (en) | 2011-06-28 | 2013-10-22 | Unity Semiconductor Corporation | Multilayer cross-point memory array having reduced disturb susceptibility |
| US8559209B2 (en) | 2011-06-10 | 2013-10-15 | Unity Semiconductor Corporation | Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements |
| JP4660249B2 (ja) * | 2005-03-31 | 2011-03-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7190621B2 (en) * | 2005-06-03 | 2007-03-13 | Infineon Technologies Ag | Sensing scheme for a non-volatile semiconductor memory cell |
| US7259993B2 (en) * | 2005-06-03 | 2007-08-21 | Infineon Technologies Ag | Reference scheme for a non-volatile semiconductor memory device |
| US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| JP2007026477A (ja) * | 2005-07-12 | 2007-02-01 | Renesas Technology Corp | 不揮発性記憶装置 |
| EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| EP1883113B1 (en) * | 2006-07-27 | 2010-03-10 | STMicroelectronics S.r.l. | Phase change memory device |
| JP5661227B2 (ja) * | 2007-02-07 | 2015-01-28 | 株式会社メガチップス | メモリコントローラ |
| JP4288376B2 (ja) | 2007-04-24 | 2009-07-01 | スパンション エルエルシー | 不揮発性記憶装置およびその制御方法 |
| JP2008276858A (ja) | 2007-04-27 | 2008-11-13 | Spansion Llc | 不揮発性記憶装置及びそのバイアス制御方法 |
| KR100882841B1 (ko) | 2007-06-19 | 2009-02-10 | 삼성전자주식회사 | 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법 |
| US9471418B2 (en) | 2007-06-19 | 2016-10-18 | Samsung Electronics Co., Ltd. | Memory system that detects bit errors due to read disturbance and methods thereof |
| US7663926B2 (en) * | 2007-07-27 | 2010-02-16 | Micron Technology, Inc. | Cell deterioration warning apparatus and method |
| KR20090014036A (ko) | 2007-08-03 | 2009-02-06 | 삼성전자주식회사 | 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법 |
| US7609543B2 (en) * | 2007-09-27 | 2009-10-27 | Magic Technologies, Inc. | Method and implementation of stress test for MRAM |
| US7593255B2 (en) * | 2007-12-07 | 2009-09-22 | Qimonda North America Corp. | Integrated circuit for programming a memory element |
| JP5121439B2 (ja) * | 2007-12-26 | 2013-01-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7876599B2 (en) | 2008-10-31 | 2011-01-25 | Seagate Technology Llc | Spatial correlation of reference cells in resistive memory array |
| JP2010134994A (ja) * | 2008-12-04 | 2010-06-17 | Elpida Memory Inc | 半導体装置及びそのカリブレーション方法 |
| US8638584B2 (en) * | 2010-02-02 | 2014-01-28 | Unity Semiconductor Corporation | Memory architectures and techniques to enhance throughput for cross-point arrays |
| US8872542B2 (en) | 2010-09-21 | 2014-10-28 | Nec Corporation | Semiconductor device and semiconductor device control method |
| US9117495B2 (en) | 2011-06-10 | 2015-08-25 | Unity Semiconductor Corporation | Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations |
| US10566056B2 (en) | 2011-06-10 | 2020-02-18 | Unity Semiconductor Corporation | Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations |
| US8891276B2 (en) | 2011-06-10 | 2014-11-18 | Unity Semiconductor Corporation | Memory array with local bitlines and local-to-global bitline pass gates and gain stages |
| WO2012176452A1 (ja) * | 2011-06-24 | 2012-12-27 | パナソニック株式会社 | 半導体記憶装置 |
| US9159381B2 (en) * | 2012-05-04 | 2015-10-13 | Qualcomm Incorporated | Tunable reference circuit |
| TWI466122B (zh) * | 2012-05-18 | 2014-12-21 | Elite Semiconductor Esmt | 具有參考晶胞調整電路的半導體記憶體元件以及包含此元件的並列調整裝置 |
| CN103578536B (zh) * | 2012-08-09 | 2016-12-21 | 北京兆易创新科技股份有限公司 | 快闪存储器及其参考单元的确定方法 |
| TWI485713B (zh) * | 2012-12-11 | 2015-05-21 | Winbond Electronics Corp | 用以產生參考電流之參考單元電路以及方法 |
| US9141534B2 (en) * | 2012-12-14 | 2015-09-22 | Sandisk Technologies Inc. | Tracking read accesses to regions of non-volatile memory |
| EP2954415B1 (en) * | 2013-02-08 | 2020-12-02 | Everspin Technologies, Inc. | Tamper detection and response in a memory device |
| US8934284B2 (en) * | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
| US9251881B2 (en) * | 2013-09-27 | 2016-02-02 | Qualcomm Incorporated | System and method to trim reference levels in a resistive memory |
| CN104134458A (zh) * | 2014-07-17 | 2014-11-05 | 北京航空航天大学 | 一种可调的非易失性存储器参考单元 |
| FR3029342B1 (fr) * | 2014-12-01 | 2018-01-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit de lecture pour memoire resistive |
| KR102292643B1 (ko) | 2015-02-17 | 2021-08-23 | 삼성전자주식회사 | 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법 |
| JP2016207243A (ja) * | 2015-04-24 | 2016-12-08 | 株式会社デンソー | 半導体記憶装置 |
| KR102354350B1 (ko) * | 2015-05-18 | 2022-01-21 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
| US9613693B1 (en) * | 2015-10-29 | 2017-04-04 | Adesto Technologies Corporation | Methods for setting a resistance of programmable resistance memory cells and devices including the same |
| US9972383B2 (en) * | 2016-03-08 | 2018-05-15 | Macronix International Co., Ltd. | Reading memory cells |
| CN107369471B (zh) * | 2016-05-12 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其参考电路的校准方法 |
| TWI600009B (zh) * | 2016-11-04 | 2017-09-21 | 財團法人工業技術研究院 | 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法 |
| JP2018147544A (ja) * | 2017-03-09 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 制御回路、半導体記憶装置、情報処理装置及び制御方法 |
| CN109087679A (zh) * | 2018-07-27 | 2018-12-25 | 上海华力集成电路制造有限公司 | 存储单元及其构成的存储阵列和otp |
| JP2020077445A (ja) | 2018-11-07 | 2020-05-21 | ソニーセミコンダクタソリューションズ株式会社 | 記憶制御装置、記憶装置、および、情報処理システム |
| US11139025B2 (en) | 2020-01-22 | 2021-10-05 | International Business Machines Corporation | Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
| WO1995034075A1 (en) * | 1994-06-02 | 1995-12-14 | Intel Corporation | Sensing schemes for flash memory with multilevel cells |
| US5777923A (en) * | 1996-06-17 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory read/write controller |
| US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
| US6205056B1 (en) * | 2000-03-14 | 2001-03-20 | Advanced Micro Devices, Inc. | Automated reference cell trimming verify |
| JP2001273796A (ja) * | 2000-03-29 | 2001-10-05 | Nec Microsystems Ltd | センスアンプ回路 |
| US6538922B1 (en) * | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
| US6449190B1 (en) * | 2001-01-17 | 2002-09-10 | Advanced Micro Devices, Inc. | Adaptive reference cells for a memory device |
| FR2820539B1 (fr) * | 2001-02-02 | 2003-05-30 | St Microelectronics Sa | Procede et dispositif de rafraichissement de cellules de reference |
| US6473332B1 (en) * | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
-
2002
- 2002-12-04 JP JP2002353052A patent/JP4113423B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-25 US US10/723,143 patent/US6831872B2/en not_active Expired - Lifetime
- 2003-12-04 KR KR1020030087759A patent/KR100555273B1/ko active IP Right Grant
- 2003-12-04 TW TW092134192A patent/TWI232455B/zh not_active IP Right Cessation
- 2003-12-04 CN CNB2003101195920A patent/CN100390902C/zh not_active Expired - Fee Related
- 2003-12-04 EP EP03257633.2A patent/EP1426970B8/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1426970A3 (en) | 2005-11-23 |
| TW200418032A (en) | 2004-09-16 |
| CN100390902C (zh) | 2008-05-28 |
| KR20040048870A (ko) | 2004-06-10 |
| EP1426970B8 (en) | 2013-07-31 |
| US6831872B2 (en) | 2004-12-14 |
| CN1506977A (zh) | 2004-06-23 |
| EP1426970A2 (en) | 2004-06-09 |
| EP1426970B1 (en) | 2013-04-10 |
| TWI232455B (en) | 2005-05-11 |
| JP4113423B2 (ja) | 2008-07-09 |
| US20040109353A1 (en) | 2004-06-10 |
| JP2004185745A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555273B1 (ko) | 반도체 기억장치 및 레퍼런스 셀의 보정방법 | |
| KR100555275B1 (ko) | 반도체 기억장치 및 메모리 셀 데이터의 보정방법 | |
| KR100799018B1 (ko) | 불휘발성 메모리 소자 및 자기 보상 방법 | |
| KR101126006B1 (ko) | 열화에 응답한 메모리 장치의 제어 | |
| KR100784867B1 (ko) | 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치 | |
| KR100500346B1 (ko) | 불휘발성 반도체 메모리 및 그 테스트 방법 | |
| US7831872B2 (en) | Test circuit and method for multilevel cell flash memory | |
| JP3833970B2 (ja) | 不揮発性半導体メモリ | |
| US7483324B2 (en) | Memory device and method providing an average threshold based refresh mechanism | |
| JP2004342291A (ja) | 相変化メモリデバイス | |
| JP2006294144A (ja) | 不揮発性半導体記憶装置 | |
| KR20120096531A (ko) | 상변화 메모리 비트의 리셋 | |
| JP2008097705A (ja) | 半導体記憶装置 | |
| US8780639B2 (en) | Non-volatile memory device with plural reference cells, and method of setting the reference cells | |
| US6822898B2 (en) | Multi-value nonvolatile semiconductor memory device | |
| WO2002067267A1 (fr) | Stockage remanent a semi-conducteur a valeurs multiples | |
| CN110036445B (zh) | 生成用于感测的参考电流 | |
| KR101035580B1 (ko) | 플래시 메모리 장치의 기준 셀 트리밍 방법 | |
| JP3632001B2 (ja) | フラッシュＥＥｐｒｏｍメモリシステムとその使用方法 | |
| KR101574781B1 (ko) | 반도체 기억장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150217 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160613 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171228 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181227 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200211 Year of fee payment: 15 |