KR101035580B1 - 플래시 메모리 장치의 기준 셀 트리밍 방법 - Google Patents

플래시 메모리 장치의 기준 셀 트리밍 방법 Download PDF

Info

Publication number
KR101035580B1
KR101035580B1 KR1020040014239A KR20040014239A KR101035580B1 KR 101035580 B1 KR101035580 B1 KR 101035580B1 KR 1020040014239 A KR1020040014239 A KR 1020040014239A KR 20040014239 A KR20040014239 A KR 20040014239A KR 101035580 B1 KR101035580 B1 KR 101035580B1
Authority
KR
South Korea
Prior art keywords
cell
cells
reference cell
flash memory
main
Prior art date
Application number
KR1020040014239A
Other languages
English (en)
Other versions
KR20050088777A (ko
Inventor
장영배
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040014239A priority Critical patent/KR101035580B1/ko
Publication of KR20050088777A publication Critical patent/KR20050088777A/ko
Application granted granted Critical
Publication of KR101035580B1 publication Critical patent/KR101035580B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/007—Heating or cooling appliances for medical or therapeutic treatment of the human body characterised by electric heating
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/08—Warming pads, pans or mats; Hot-water bottles
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F2007/0086—Heating or cooling appliances for medical or therapeutic treatment of the human body with a thermostat
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F2007/0095—Heating or cooling appliances for medical or therapeutic treatment of the human body with a temperature indicator
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/08—Arrangements or circuits for monitoring, protecting, controlling or indicating

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biomedical Technology (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Vascular Medicine (AREA)
  • Biophysics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 셀 전류를 측정하지 않고 정상 리드 동작에서 기준 셀을 트리밍할 수 있는 플래시 메모리 장치의 기준 셀 트리밍 방법에 관한 것으로, 동작 구동전압으로 초기 문턱전압 이하의 낮은 전원전압을 설정하여, 메인 셀의 데이터를 리드하는 제 1 단계와, 리드 동작이 완료되면 모든 메인 셀들이 프로그램 셀로 인식되었는지 여부를 판단하는 제 2 단계와, 동작 구동전압으로 소거 전원전압을 설정하여, 기준 셀을 소정 시간 동안 소거하는 제 3 단계를 포함하는데, 제 2 단계에서 모든 메인 셀이 프로그램 셀로 인식될 때까지 제 1 내지 제 3 단계를 반복하는 것을 특징으로 한다.

Description

플래시 메모리 장치의 기준 셀 트리밍 방법{Methode for trimming a reference cell of flash memory device}
도 1은 본 발명에 따른 플래시 메모리 장치의 주요 부분을 나타낸 회로도.
도 2는 본 발명에 따른 플래시 메모리 장치의 기준 셀 트리밍 방법을 나타낸 순서도.
본 발명은 플래시 메모리 장치의 기준 셀 트리밍 방법에 관한 것으로, 보다 상세하게는 셀 전류를 측정하지 않고 정상 리드 동작에서 기준 셀을 트리밍할 수 있는 플래시 메모리 장치의 기준 셀 트리밍 방법에 관한 것이다.
플래시 메모리 장치(flash memory device)는 지속적으로 전원이 공급되는 비휘발성 메모리 장치로써 블록 단위로 내용을 지울 수 있고 다시 프로그램 할 수 있다.
플래시 메모리 장치는 일종의 비휘발성 메모리 장치(non volatile memory device)로써 전기적인 처리에 의해 메모리 내용을 소거할 수 있는 점에서는 전기적 소거 및 프로그램 가능 읽기 전용 기억 장치(이하 EEPROM)와 유사하지만, EEPROM은 한 번에 1바이트씩 소거할 수 있는 데 비해 플래시 메모리 장치는 블록 단위로 소거할 수 있다.
플래시 메모리 장치의 구성에 있어서 고집적화를 위해 벌크 영역을 공유하도록 구성되므로 하나의 섹터(sector)에 포함되는 메모리 셀들은 동시에 소거(erase)된다.
이때 상기 섹터의 메모리 셀들을 동시에 소거시키면 메모리 셀들 각각은 문턱 전압에 대한 균일성(uniformity)으로 인해 메모리 셀들 중 일부가 소거 문턱 전압 범위를 벗어나게 된다.
소거 문턱 전압 범위를 벗어난 셀들 중에서 '0V' 이하의 문턱 전압을 갖는 메모리 셀들을 과소거 메모리 셀(over erase memory cell)이라 하며, 이들을 위해 문턱 전압을 소거 문턱 전압 범위 내로 분포시키는 일련의 과소거 정정(over erase repair) 동작이 수행된다.
즉, 플래시 메모리 셀에 대해 프로그램 및 소거 동작을 반복 수행하면 특정 플래시 메모리 셀이 소거되지 않아 정상적인 데이터를 출력하지 못하는 경우가 발생한다.
이에 대해 특정 플래시 메모리 셀의 에러 데이터 때문에 다른 플래시 메모리 셀들에 대해 소거를 반복(iteration)하게 되면 정상 플래시 메모리 셀 자체도 과소거(over erase)가 발생하여 전체적인 플래시 메모리 장치의 플래시 메모리 셀들이 과소거되어 플래시 리드 동작이 제대로 수행되지 않는 문제점이 있다.
이를 방지하기 위해 차동 증폭기 형태(differential amplifier type)의 감지 증폭기를 사용하여 기준 셀을 플래시 메모리 셀로 형성하고, 공정 및 설계 마진을 고려하여 적정한 문턱전압으로 트리밍(trimming)하는 구조를 사용한다.
이때 종래 기술에서는 기준 셀의 문턱전압을 조절하기 위해 기준 셀 전류를 측정하여 그 값에 따라 기준 셀을 소거(erase)하거나 프로그램 하여 트리밍 하였다.
그러나 셀 전류 측정을 이용한 트리밍 방법은 안정적인 전류를 얻기 위해 측정 시간이 길며, 적정한 셀 전류를 맞추기 위해 프로그램 및 소거를 여러 번 반복하기 때문에 테스트 시간이 길어지는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 셀 전류를 측정하지 않고 정상 리드 동작에서 기준 셀을 트리밍 하여 테스트 시간을 줄이는 것이다.
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치의 기준 셀 트리밍 방법은 동작 구동전압으로 초기 문턱전압 이하의 낮은 전원전압을 설정하여, 메인 셀의 데이터를 리드하는 제 1 단계; 리드 동작이 완료되면 모든 메인 셀들이 프로그램 셀로 인식되었는지 여부를 판단하는 제 2 단계; 및 동작 구동전압으로 소거 전원전압을 설정하여, 기준 셀을 소정 시간 동안 소거하는 제 3 단계를 포함하는데, 상기 제 2 단계에서 모든 메인 셀이 프로그램 셀로 인식될 때까지 상기 제 1 내지 제 3 단계를 반복하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 플래시 메모리 장치의 주요 부분을 나타낸 회로도이다.
플래시 메모리 장치는 기준 셀 어레이(2), 메인 셀 어레이(4), 비트 라인 선택부(6), 비트 라인 클램프 부(8), 비트 라인 스위치(10), 비트 라인 감지 증폭기(12) 및 부하부(14)를 포함한다.
기준 셀 어레이(2)는 다수의 기준 셀(16)을 구비하고, 메인 셀 어레이(4)는 다수의 메인 셀(18)을 구비한다. 여기서 기준 셀(16)과 메인 셀(18)은 동일한 공정으로 형성된다.
비트 라인 선택부(6)는 칼럼 선택 신호 YDECA 및 YDECB에 의해 선택된 비트 라인 BL을 비트 라인 감지 증폭기(12)에 선택적으로 연결하는 다수의 스위치(20)를 포함한다. 여기서 스위치(20)는 게이트에 칼럼 선택신호 YDECA 및 YDECB가 각각 인가되는 NMOS 트랜지스터로 구성된다.
비트 라인 클램프 부(8)는 비트 라인 BL의 레벨을 클램프(clamp)한다.
비트 라인 스위치(10)는 감지 증폭기 활성화 신호 SAEN에 의해 제어되어 비트 라인 BL을 비트 라인 감지 증폭기(12)에 선택적으로 연결한다. 여기서 비트 라인 스위치(10)는 게이트에 감지 증폭기 활성화 신호 SAEN이 인가되는 NMOS 트랜지스터로 구성된다.
비트 라인 감지 증폭기(12)는 감지 증폭기 활성화 신호 SAEN에 의해 제어되는 차동 증폭기 형태를 가지며, 기준 셀(16)이 연결된 비트 라인 BL의 전위 SAINR와 메인 셀(18)이 연결된 비트 라인 BL의 전위 SAINM을 비교하는데, 메인 비트 라인의 전위 SAINM가 기준 비트 라인의 전위 SAINR보다 높은 경우 출력신호 SAOUT는 로우 레벨이 되어 메인 셀(18)이 프로그램 셀이라고 판단하고, 낮은 경우 출력신호 SAOUT는 하이 레벨이 되어 메인 셀(18)이 소거 셀이라고 판단한다.
부하부(14)는 바이어스 전압에 의해 소정 전류를 발생하는 정전류원(24)과, 인버터(22)로부터 출력된 신호에 따라 정전류원(24)에 전원전압을 선택적으로 인가하는 스위치(26)를 포함하여, 감지 증폭기 활성화 신호 SAEN가 인버터(22)에 의해 반전된 신호에 의해 제어되어 비트 라인 BL에 소정 전류를 인가한다. 여기서 스위치(24)는 게이트에 인버터(22)로부터 출력된 신호가 인가되는 NMOS 트랜지스터로 구성된다.
기준 셀(16)과 메인 셀(18)은 동일한 공정에 의해 형성되기 때문에 초기 문턱전압은 거의 일정하다. 여기서 초기 문턱전압은 프로그램이나 소저를 하지 않은 웨이퍼의 제조 직후 메모리 셀의 문턱전압이다.
비트 라인 감지 증폭기(12)가 정상적으로 동작하기 위한 동작 전원 전압은 기준 워드라인 WLR에 의해 기준 셀(16)이 포화(saturation)되는 초기 문턱전압 이상이 되어야 한다. 만약, 비트 라인 감지 증폭기(12)의 동작 전압이 초기 문턱전압 이하이면 메인 셀(18)을 프로그램 하여도 소거 셀로 인식한다.
따라서, 비트 라인 감지 증폭기(12)가 초기 문턱전압 이하에서도 동작하기 위해서는 메인 셀들(18)의 과소거(over erase)가 발생하지 않는 범위 내에서 기준 셀(16)을 소거하여 기준 셀(16)의 문턱전압을 낮춰야 한다.
도 2는 본 발명에 따른 플래시 메모리 장치의 기준 셀(16) 트리밍 방법을 나타낸 순서도이다.
먼저, 동작 구동전압 VDD으로 초기 문턱전압 이하의 낮은 전원전압 Low VCC을 설정하여(S1), 메인 셀(18)의 데이터를 리드한다(S2). 이때 워드라인 WL0 내지 WLm이 모두 비활성화(disable)되도록 어드레싱한 후 리드를 수행한다. 즉 모든 메인 셀(18)이 프로그램된 상태와 동일한 조건하에서 리드 동작을 수행한다.
리드 동작이 완료되면 모든 메인 셀들(18)이 프로그램 셀로 인식되었는지 여부를 판단한다(S3). 이때 모든 메인 셀들(18)이 프로그램 셀로 인식되면 기준 셀(16)이 트리밍 된 것으로 판정하여 트리밍 동작을 종료한다.
하지만 모든 메인 셀들(18)이 프로그램 셀로 인식되지 않은 경우, 동작 구동전압 VDD으로 소거 전원전압 Erase VCC을 설정하여(S4), 기준 셀(16)을 소정 시간, 예를 들어 1ms 동안 소거한다(S5).
상기한 동작을 모든 메인 셀들(18)이 프로그램 셀로 인식될 때까지 반복한다. 이때 최대 반복 수 Nmax를 설정하여(S6) 반복한 수 N이 그 이상이면 패일 칩으로 판정하여(S7) 트리밍 동작이 무한히 반복되는 것을 방지한다.
이와 같이, 모든 메인 셀들(18)이 프로그램 셀로 인식될 때까지 단계적으로(step by step) 기준 셀(16)을 소거하면 원하는 전원전압에서 동작하도록 기준 셀을 트리밍 할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 플래시 메모리 장치 및 그의 기준 셀 트리밍 방법은 셀 전류를 측정하지 않고 정상 리드 동작에서 기준 셀을 트리밍하여 테스트 시간을 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 플래시 메모리 장치의 동작 구동전압으로 초기 문턱전압 이하의 낮은 전원전압을 설정하여, 메인 셀의 데이터를 리드하는 제 1 단계;
    리드 동작이 완료되면 모든 메인 셀들이 프로그램 셀로 인식되었는지 여부를 판단하는 제 2 단계; 및
    상기 모든 메인 셀들이 프로그램 셀로 인식되지 않은 경우, 상기 동작 구동전압으로 소거 전원전압을 설정하여, 기준 셀을 소정 시간 동안 소거하는 제 3 단계를 포함하는데,
    상기 제 2 단계에서 모든 메인 셀이 프로그램 셀로 인식될 때까지 상기 제 1 내지 제 3 단계를 반복하는 것을 특징으로 하는 플래시 메모리 장치의 기준 셀 트리밍 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계에서 워드라인이 모두 비활성화(disable)되도록 어드레싱한 후 리드를 수행하는 것을 특징으로 하는 플래시 메모리 장치의 기준 셀 트리밍 방법.
  3. 제 1 항에 있어서,
    상기 반복하는 수가 최대 반복 수 이상이면 패일 칩으로 판정하는 것을 특징으로 하는 플래시 메모리 장치의 기준 셀 트리밍 방법.
  4. 제 1 항에 있어서,
    상기 초기 문턱전압은 프로그램이나 소거를 하지 않은 웨이퍼의 제조 직후 메모리 셀의 문턱전압인 것을 특징으로 하는 플래시 메모리 장치의 기준 셀 트리밍 방법.
KR1020040014239A 2004-03-03 2004-03-03 플래시 메모리 장치의 기준 셀 트리밍 방법 KR101035580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040014239A KR101035580B1 (ko) 2004-03-03 2004-03-03 플래시 메모리 장치의 기준 셀 트리밍 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040014239A KR101035580B1 (ko) 2004-03-03 2004-03-03 플래시 메모리 장치의 기준 셀 트리밍 방법

Publications (2)

Publication Number Publication Date
KR20050088777A KR20050088777A (ko) 2005-09-07
KR101035580B1 true KR101035580B1 (ko) 2011-05-19

Family

ID=37271409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014239A KR101035580B1 (ko) 2004-03-03 2004-03-03 플래시 메모리 장치의 기준 셀 트리밍 방법

Country Status (1)

Country Link
KR (1) KR101035580B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650768B1 (ko) * 2005-11-10 2006-11-27 주식회사 하이닉스반도체 셀 트랜지스터의 문턱전압 트리밍 회로 및 그 방법
KR100808947B1 (ko) * 2006-12-07 2008-03-04 삼성전자주식회사 반도체 메모리 장치의 기준 셀을 트리밍하기 위한 방법 및장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444656A (en) * 1994-06-02 1995-08-22 Intel Corporation Apparatus for fast internal reference cell trimming
KR100317496B1 (ko) * 1999-12-28 2001-12-24 박종섭 플래쉬 메모리 소자의 테스트 방법
KR20030014367A (ko) * 2000-03-14 2003-02-17 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자동 기준셀 트리밍 검증
KR20050022562A (ko) * 2003-08-20 2005-03-08 매그나칩 반도체 유한회사 플래시 기억 장치의 과소거 방지 회로 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444656A (en) * 1994-06-02 1995-08-22 Intel Corporation Apparatus for fast internal reference cell trimming
KR100317496B1 (ko) * 1999-12-28 2001-12-24 박종섭 플래쉬 메모리 소자의 테스트 방법
KR20030014367A (ko) * 2000-03-14 2003-02-17 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자동 기준셀 트리밍 검증
KR20050022562A (ko) * 2003-08-20 2005-03-08 매그나칩 반도체 유한회사 플래시 기억 장치의 과소거 방지 회로 및 그 방법

Also Published As

Publication number Publication date
KR20050088777A (ko) 2005-09-07

Similar Documents

Publication Publication Date Title
US10032517B2 (en) Memory architecture having two independently controlled voltage pumps
US6490203B1 (en) Sensing scheme of flash EEPROM
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US5568419A (en) Non-volatile semiconductor memory device and data erasing method therefor
US6031760A (en) Semiconductor memory device and method of programming the same
JP3987715B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法
KR100660534B1 (ko) 불휘발성 메모리 장치의 프로그램 검증방법
KR100785185B1 (ko) 다치 데이터를 기억하는 불휘발성 반도체 기억 장치
KR100320889B1 (ko) 여분의 패드 또는 단자없이도 불휘발성 반도체 기억 장치를 트리밍할 수 있는 방법 및 장치
EP0992998B1 (en) Nonvolatile memory device and inspection method thereof
KR100215762B1 (ko) 불휘발성 반도체기억장치 및 검증방법
US5652722A (en) System and method for controlling voltage and current characteristics of bit lines in a memory array
US7480182B2 (en) NOR flash memory devices in which a program verify operation is performed on selected memory cells and program verify methods associated therewith
US7164602B2 (en) Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure
US6987703B2 (en) Nonvolatile semiconductor storage device and write time determining method therefor
KR101035580B1 (ko) 플래시 메모리 장치의 기준 셀 트리밍 방법
US6324108B1 (en) Application of external voltage during array VT testing
KR0179857B1 (ko) 멀티저장형 메모리
KR970051339A (ko) 다수상태의 불휘발성 반도체 메모리 장치
KR100205244B1 (ko) 불휘발성 반도체 메모리 장치의 로우 디코더
JPH06223587A (ja) 不揮発性半導体記憶装置
KR100284136B1 (ko) 플래쉬 메모리 장치
JP3133675B2 (ja) 半導体記憶装置
JP2006216196A (ja) 不揮発性半導体記憶装置
KR0172280B1 (ko) 반도체 소자의 센싱회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 9