KR100284136B1 - 플래쉬 메모리 장치 - Google Patents
플래쉬 메모리 장치 Download PDFInfo
- Publication number
- KR100284136B1 KR100284136B1 KR1019940037311A KR19940037311A KR100284136B1 KR 100284136 B1 KR100284136 B1 KR 100284136B1 KR 1019940037311 A KR1019940037311 A KR 1019940037311A KR 19940037311 A KR19940037311 A KR 19940037311A KR 100284136 B1 KR100284136 B1 KR 100284136B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- memory device
- flash memory
- virgin
- memory cell
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 장치에 관한 것으로서, 센스앰프의 레퍼런스로 사용되며 자외선이 조사된 버진 메모리셀들의 플로팅 게이트 단자를 함께 접속하여 버진메모리셀의 전기적 특성변화를 균일화 할수 있는 플래쉬 메모리 장치에 관한 것이다.
Description
제1도는 종래 플래쉬 메모리장치의 회로도.
제2도는 발명에 따른 플래쉬 메모리장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메모리셀군 2 : 버진 메모리셀군
3 : 센스앰프 회로
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 센스 앰프 회로의 레퍼런스(Reference)로 사용되며 자외선이 조사된 버진 메모리셀(Virgin Memory Cell)들의 플로팅 게이트(Floating gate) 단자를 함께 접속하여 버진 메모리셀의 전기적 특성의 변화를 감소시키도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로, 종래의 플래쉬 메모리 장치는 제1도에 도시된 바와 같이 센스앰프의 레퍼런스로 사용하기 위한 자외선이 조사된 버진 메모리셀 각각을 레퍼런스용 비트라인(BLr)에 접속시키고 워드라인 선택신호에 따라 별개로 동작하도록 하였으므로, 해당 버진 메모리 셀의 전기적 특성이 별화될 경우 독출, 프로그램 또는 소거모드 확인동작이 정상적으로 이루워지지 않아 데이타 유지에 문제가 있고, 오버 프로그램과 소거모드에 의한 메모리셀의 신뢰성이 손상되는 단점이 있다.
따라서 본 발명은 상기한 단점을 해결하기 위해 센스앰프회로의 레퍼런스로 사용되며 자외선이 조사된 버진 메모리셀들의 플로팅 게이트 단자를 함께 접속하여 버진메모리셀의 전기적 특성의 균일화를 이룰 수 있는 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 메모리 셀에 저장된 데이타를 검출하기 위한 센스앰프회로의 레퍼런스가 전원전압원과 센스증폭기간에 접속된 풀업저항과, 상기 풀업저항과 센스증폭기용 다수의 비트라인간에 각기 접속되며 제어신호에 따라 동작되는 다수의 트랜지스터와, 비트라인에 접속되며 워드라인 선택신호를 입력으로 하고 다수의 플로팅 게이트단자가 함께 접속된 버진 메모리 셀에 의해 설정되도록 구성되는 것을 특징으로 한다.
이하, 제2도를 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
워드라인(WL1 내지 WLn) 및 비트라인(BL1 내지 BLn)에 각기 접속되는 다수의 메모리셀들로 구성된 메모리셀군(1)이 칼럼 디코더 시그널(Column decoder signal; Y1 내지 Yn)을 입력으로 하는 NMOS 트랜지스터(N1 내지 Nn)를 통해 노드(x)에 병렬 접속되며, 전원단자(Vcc)로부터 접속된 풀업로드(pull-up load)인 저항(R)이 노드(x)에 접속되는 동시에 센스앰프회로(3)에 접속된다. 또한 다수의 메모리셀들로 구성된 버진 메모리셀군(2)이 디코더 시그널(Yr)을 입력으로 하는 NMOS 트랜지스터(NR)를 통해 노드(y)에 접속되며, 전원단자(Vcc)로부터 접속된 풀업로드인 저항(Rr)이 노드(y)에 접속되는 동시에 센스 앰프회로(3)에 접속된다.
상기와 같이 구성된 플래쉬 메모리 장치의 동작을 설명하면 다음과 같다.
독출동작을 시행하기 위해 임의의 어느한 워드라인(WL1)을 선택하면 임의의 어느한 메모리셀(M11), 칼럼디코더 시그널(Y1)을 입력으로 하는 NMOS 트랜지스터(N1) 및 전원단자(Vcc) 로부터 접속된 풀업로드인 저항(R)에 의해 노드(x)는 임의의 전위값을 갖게된다.
자외선이 조사된 버진 메모리셀(MR1, MR2 ... MRn), 디코더 신호(Yr)를 입력으로 하는 NMOS 트랜지스터(NR) 및 전원단자(Vcc)로부터 접속된 풀업 로드인 저항(Rr)에 의해 노드(y)의 레퍼런스 값이 결정된다. 이때 버진메모리셀(MR1)의 플로팅 게이트 단자가 로우(Low)별로 다른 버진메모리셀(MR2 내지 MRm)의 플로팅 게이트 단자와 함께 접속되어 있으므로, 각 워드라인(WL1 내지 WLm)중 임의의 워드라인이 선택될 때 균일한 전기적 특성을 가진 버진메모리셀에 의해 동작된다.
따라서 상기 메모리 셀(M11)에 저장된 데이타는 상기 센스앰프회로(3)를 통해 출력되는데, 센스동작은 상기노드(y)의 레퍼런스 전위에 따른 상기 노드(x)의 전위에 따라 결정된다.
상술한 바와같이 본 발명에 의하면 센스 앰프의 레퍼런스로 사용되며 자외선을 쪼인 버진 메모리셀들의 플로팅 게이트 단자를 함께 접속하여 센스앰프회로의 레퍼런스 입력으로 사용하므로서 독출 및 프로그램, 소거모드 확인시 전기적 특성을 균일화 할수 있고, 데이타 유지의 향상과, 오버프로그램 및 소거모드 방지에 의한 신뢰성 향상에 큰 효과가 있다.
Claims (1)
- 플래쉬 메모리 장치에 있어서, 메모리 셀에 저장된 데이타를 검출하기 위한 센스앰프회로의 레퍼런스가 전원전압원과 센스증폭기 간에 접속된 풀업저항과, 상기 풀업저항과 센스증폭기용 다수의 비트라인 간에 각기 대응 접속되며 제어신호에 따라 동작되는 다수의 레퍼런스용 트랜지스터와, 비트라인에 접속되며 워드라인 선택신호를 입력으로 하고 다수의 플로팅 게이트 단자가 함께 접속된 버진 메모리 셀에 의해 설정되도록 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037311A KR100284136B1 (ko) | 1994-12-27 | 1994-12-27 | 플래쉬 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037311A KR100284136B1 (ko) | 1994-12-27 | 1994-12-27 | 플래쉬 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025756A KR960025756A (ko) | 1996-07-20 |
| KR100284136B1 true KR100284136B1 (ko) | 2001-04-02 |
Family
ID=66769687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037311A KR100284136B1 (ko) | 1994-12-27 | 1994-12-27 | 플래쉬 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100284136B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685614B1 (ko) * | 2001-06-27 | 2007-02-22 | 주식회사 하이닉스반도체 | 메모리 소자의 센스 회로 |
-
1994
- 1994-12-27 KR KR1019940037311A patent/KR100284136B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685614B1 (ko) * | 2001-06-27 | 2007-02-22 | 주식회사 하이닉스반도체 | 메모리 소자의 센스 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025756A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031760A (en) | Semiconductor memory device and method of programming the same | |
| US5197028A (en) | Semiconductor memory device with dual reference elements | |
| US5388069A (en) | Nonvolatile semiconductor memory device for preventing erroneous operation caused by over-erase phenomenon | |
| EP0713164B1 (en) | A reference circuit | |
| US4879689A (en) | Nonvolatile semiconductor memory device | |
| US5056063A (en) | Active sense amplifier with dynamic pre-charge transistor | |
| US4758748A (en) | Sense amplifier for programmable read only memory | |
| EP0370432A2 (en) | High speed differential sense amplifier for use with single transistor memory cells | |
| KR19990076161A (ko) | 플래쉬 메모리 장치의 센스 앰프 회로 | |
| US5132933A (en) | Bias circuitry for nonvolatile memory array | |
| US5463587A (en) | Nonvolatile semiconductor system | |
| JP5031296B2 (ja) | Ｎｏｒフラッシュメモリ装置及びそのプログラム方法 | |
| KR950008674B1 (ko) | 불휘발성 반도체 기억장치 및 그의 데이타소거방법 | |
| KR19980071781A (ko) | 모든 메모리셀에 대해 소거 베리파이 동작이 일괄적으로 정확히 행해질 수 있는 반도체기억장치 | |
| US5426611A (en) | Non-volatile semiconductor device | |
| KR100284136B1 (ko) | 플래쉬 메모리 장치 | |
| KR900010792A (ko) | 전기적으로 소거와 프로그램이 가능한 판독전용 메모리 | |
| KR0164354B1 (ko) | 불휘발성 메모리 장치의 데이타 독출 교란방지 회로 | |
| KR19980018548A (ko) | 비휘발성 메모리 | |
| US6324108B1 (en) | Application of external voltage during array VT testing | |
| KR0142637B1 (ko) | 플래쉬 메모리 장치 | |
| KR930001653B1 (ko) | 불휘발성 반도체 기억장치 | |
| US6980473B1 (en) | Memory device and method | |
| KR970051339A (ko) | 다수상태의 불휘발성 반도체 메모리 장치 | |
| KR101035580B1 (ko) | 플래시 메모리 장치의 기준 셀 트리밍 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |