KR900010792A - 전기적으로 소거와 프로그램이 가능한 판독전용 메모리 - Google Patents

전기적으로 소거와 프로그램이 가능한 판독전용 메모리 Download PDF

Info

Publication number
KR900010792A
KR900010792A KR1019890018901A KR890018901A KR900010792A KR 900010792 A KR900010792 A KR 900010792A KR 1019890018901 A KR1019890018901 A KR 1019890018901A KR 890018901 A KR890018901 A KR 890018901A KR 900010792 A KR900010792 A KR 900010792A
Authority
KR
South Korea
Prior art keywords
memory
electrically erasable
transistor
programmable read
control gate
Prior art date
Application number
KR1019890018901A
Other languages
English (en)
Other versions
KR930004488B1 (ko
Inventor
다이지 에마
마사히로 나까하라
Original Assignee
야마모드 다꾸마
후지쓰 가부시끼가이샤
미야다 아쓰시
가부시끼가이샤 규우슈우 후지쓰 일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모드 다꾸마, 후지쓰 가부시끼가이샤, 미야다 아쓰시, 가부시끼가이샤 규우슈우 후지쓰 일렉트로닉스 filed Critical 야마모드 다꾸마
Publication of KR900010792A publication Critical patent/KR900010792A/ko
Application granted granted Critical
Publication of KR930004488B1 publication Critical patent/KR930004488B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

전기적으로 소거와 프로그램이 가능한 판독전용 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 메모리 트랜지스터의 한계전압(Vth)의 변동(△Vth)과 바이어스 인가시간간의 관계를 도시한 그래프, 제4도는 데이터 대기시간과 전압차 |VCG-VD|간의 관계를 도시한 그래프.

Claims (14)

  1. 전기적으로 소거와 프로그램이 가능한 판독전용 메모리에 있어서; 비트선(BL1 내지 BLn)과 워드선(WL1내지 WL3)에 연결되며 상기 1개의 워드선에 의해 제어되는 선택 트랜지스터(15~18)와, 상기의 선택 트랜지스터를 통해 1개의 비트선에 연결되며 제어게이트(5)를 갖는 메모리 트랜지스터(11~14) 및, 1개의 워드선에 연결된 게이트를 갖으며 프로그램선(PL)을 통해 공급되는 제어게이트 전압(VCG,PL)을 상기 메모리 트랜지스터의 제어게이트에 인가하는 구동 트랜지스터(31~33)를 포함하는 다수의 메모리셀(11~1n, 21~2n)을 갖는 메모리셀 어레이(100)와; 외부장치로부터 공급되는 어드레스(ADD)에 의해서 적어도 1개의 비트선과 1개의 워드선을 선택하기 위한 선택수단(41,42,46): 및 메모리셀 어레이에 기억된 데이터를 출력시키기 위한 감지증폭기수단(51)으로 구성시키되, 상기의 구동 트랜지스터는 개량형이고, 상기의 선택수단이 선택된 워드선에 연결된 메모리셀(11~1n)에 기억되는 데이터를 독출할시에 1개의 워드선(WL1)을 선택할 경우, 상기의 선택된 워드선에 관련된 상기의 구동 트랜지스터(31)는 선택된 워드선의 레벨변동으로 인해 턴온되어 상기의 제어게이트 전압(VCG,PL)을 상기의 턴온된 구동 트랜지스터를 통해 상기의 메모리 트랜지스터의 제어게이트에 인가시켜 해당 메모리 트랜지스터를 구동시키도록 하고, 나머지의 비선택된 워드선(WL2, WL3)에 관련된 다른 메모리 트랜지스터(21~2n)는 해당 구동 트랜지스터(32,33)를 통해 제어게이트 전압이 제공되지 않아 오프됨을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  2. 제1항에 있어서, 상기 어드레스(ADD)의 전이에 따라 상기 제어게이트 전압(VCG,PL)을 발생시키기 위한 발생수단(43-45)을 또한 포함함을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  3. 제2항에 있어서, 상기의 발생수단(43-45)은 상기 어드레스의 후속전이가 발생되기 전에 상기의 제어게이트 전압(VCG,PL)의 발생을 정지시킴을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  4. 제2항 또는 제3항에 있어서, 상기의 발생수단(43-45)은 상기의 비트선이 선택수단에 의해 선택될 경우 상기 비트선의 전위(VBL)와 동일한 제어게이트 전압(VCG,PL)을 발생시킴을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  5. 제1항 내지 제4항중 어느한항에 있어서, 소정의 예정시간이 상기 어드레스의 전이로부터 경화된 후에 선택된 비트선을 방전시키고 상기 어드레스의 후속전이가 발생되기 전에 상기 비트선의 방전을 정지시키기 위한 방전수단(43,44,61)을 또한 포함함을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  6. 제1항 내지 제5항중 어느 한항에 있어서, 상기 각가의 비트선(BL)에 제공되고 게이트를 갖으며 1개의 비트선(BL)을 전원(VDD)에 연결하기 위한 트랜지스터(59)와 상기 트랜지스터의 게이트에 인가되는 전압신호(SREF)를 발생시키기 위한 전압신호 발생수단(43~45)을 또한 포함하고, 상기 각 비트선의 전위(VBL)는 상기 트랜지스터에 인가된 전압신호에 의존함을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  7. 제6항에 있어서, 상기의 전압신호 발생수단(43~45)은 어드레스(ADD)의 전이에 따라 상기의 전압신호(SREF)를 발생시키고, 어드레스의 후속전이가 발생되기전에 전압신호의 발생을 정지시킴을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  8. 제1항 내지 제7항중 어느한항에 있어서, 상기의 프로그램선(PL)에 제공된 트랜지스터(63)를 또한 포함하고, 상기의 트랜지스터는 비트선중 어느하나(BL)가 선택수단(41,42,46)에 의해 선택될때 턴온됨을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  9. 제1항 내지 제8항중 어느 한항에 있어서, 상기의 메모리셀 어레이(100)는 상기 단어선(WL)과, 비트선(BL)과 짝을 이루는 의사 비트선(BLD)에 연결된 다수의 의사 메모리셀(68)을 포함함을 특징으로하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  10. 제9항에 있어서, 상기의 감지증폭기수단(51)은 각쌍의 비트선(BL)과 의사비트선(BLD)을 위해 제공되어 상기 쌍의 비트선과 의사 비트선간의 전위차를 감지하여 증폭시키기 위한 수단을 포함함을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  11. 제2항 내지 제10항중 어느 한항에 있어서, 상기의 발생수단(43~45)은 상기 어드레스(ADD)의 전이에 응답하여 예정된 양전압(VDD)으로부터 상기 제어게이트전압(VCG,PL)을 유지시킴을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  12. 제1항 내지 제11항중 어느한항에 있어서, 상기의 메모리 셀 어레이(100)는 상기 메모리셀(11-1n)의 예정된 수를 각각 포함하는 다수의 블럭으로 분할됨을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
  13. 제12항에 있어서, 아기의 선택수단은 각 블럭에 포함된 상기 메모리셀과 동일한 수를 갖는 워드선(WL1~WL3)과 비트선중 하나를 선택하여 상기 메모리셀이 블럭단위로 선택되도록 함을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 단독전용 메모리.
  14. 드레인, 소스, 제어게이트(5) 및 부유게이트를 갖는 트랜지스터(11~14)를 구비한 다수의 전기적으로 소거와 프로그램이 가능한 비휘발성 메모리셀(11~1n, 21~2n)을 포함하는 메모리셀 어레이(100)로 구성된 전기적으로 소거와 프로그램이 가능한 판독전용 메모리에 있어서; 어드레스신호에 따라 1개의 비휘발성 메모리셀을 선택하여 선택된 1개의 비휘발성 메모리셀에 기억된 정보를 독출하며, 그의 내부에 기억된 정보를 독출할시에 선택된 1개의 메모리셀의 트랜지스터의 제어게이트와 드레인에 실질적으로 동일한 전압을 공급하기 위한 선택수단(31~33, 41, 42, 43)을 포함함을 특징으로 하는 전기적으로 소거와 프로그램이 가능한 판독전용 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018901A 1988-12-19 1989-12-19 전기적으로 소거와 프로그램이 가능한 판독전용 메모리 KR930004488B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP88-319799 1988-12-19
JP31979888 1988-12-19
JP31979988 1988-12-19
JP88-319798 1988-12-19

Publications (2)

Publication Number Publication Date
KR900010792A true KR900010792A (ko) 1990-07-09
KR930004488B1 KR930004488B1 (ko) 1993-05-27

Family

ID=26569833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018901A KR930004488B1 (ko) 1988-12-19 1989-12-19 전기적으로 소거와 프로그램이 가능한 판독전용 메모리

Country Status (4)

Country Link
US (1) US5138575A (ko)
EP (1) EP0375274B1 (ko)
KR (1) KR930004488B1 (ko)
DE (1) DE68923775T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258885A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体記憶装置
JP3199902B2 (ja) * 1993-04-28 2001-08-20 セイコーインスツルメンツ株式会社 電気的に書換え可能な不揮発性メモリ
DE69514793T2 (de) * 1995-08-03 2000-06-29 Stmicroelectronics S.R.L., Agrate Brianza Stromdetektorschaltung
US5703809A (en) * 1996-10-01 1997-12-30 Microchip Technology Incorporated Overcharge/discharge voltage regulator for EPROM memory array
JP4810712B2 (ja) * 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
DE69932703T2 (de) 1999-04-21 2007-09-06 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
US6201753B1 (en) * 1999-10-19 2001-03-13 Advanced Micro Devices, Inc. Latching CAM data in a flash memory device
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828855C2 (de) * 1978-06-30 1982-11-18 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
JPS6027118B2 (ja) * 1980-03-31 1985-06-27 株式会社東芝 半導体メモリ装置
DE3279855D1 (en) * 1981-12-29 1989-09-07 Fujitsu Ltd Nonvolatile semiconductor memory circuit
DE3205476A1 (de) * 1982-02-16 1983-08-25 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch umprogrammierbarer nichtfluechtiger speicher sowie verwendung eines solchen speichers
US4599707A (en) * 1984-03-01 1986-07-08 Signetics Corporation Byte wide EEPROM with individual write circuits and write prevention means
JP2504743B2 (ja) * 1985-03-18 1996-06-05 日本電気株式会社 半導体記憶装置
JPS61237292A (ja) * 1985-04-15 1986-10-22 Hitachi Micro Comput Eng Ltd 半導体記憶装置
US4727519A (en) * 1985-11-25 1988-02-23 Motorola, Inc. Memory device including a clock generator with process tracking
US4807003A (en) * 1986-12-19 1989-02-21 National Semiconductor Corp. High-reliablity single-poly eeprom cell
GB2199184B (en) * 1986-12-19 1990-01-31 Nat Semiconductor Corp High reliability single-poly eeprom cell
JPH0772996B2 (ja) * 1987-01-31 1995-08-02 株式会社東芝 不揮発性半導体メモリ
FR2626401B1 (fr) * 1988-01-26 1990-05-18 Sgs Thomson Microelectronics Memoire eeprom a grille flottante avec transistor de selection de ligne de source

Also Published As

Publication number Publication date
EP0375274A1 (en) 1990-06-27
EP0375274B1 (en) 1995-08-09
DE68923775D1 (de) 1995-09-14
KR930004488B1 (ko) 1993-05-27
DE68923775T2 (de) 1995-12-14
US5138575A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
US7161842B2 (en) Flash memory device and method of erasing flash memory cell thereof
JP3132637B2 (ja) 不揮発性半導体記憶装置
JP3754279B2 (ja) 不揮発性半導体メモリ装置
US4879689A (en) Nonvolatile semiconductor memory device
US6028794A (en) Nonvolatile semiconductor memory device and erasing method of the same
KR920018766A (ko) 불휘발성 반도체 기억장치
JP4439683B2 (ja) リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法
US7289387B2 (en) Wordline decoder of non-volatile memory device using HPMOS
KR940010111A (ko) 반도체 메모리 장치 및 이 장치를 위한 데이타 소거 방법
KR940006141A (ko) 불휘발성 반도체 메모리시스템
JPS6432494A (en) Non-volatile semiconductor storage device
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
JPH07235193A (ja) 半導体記憶装置
KR19980064679A (ko) 시리얼 액세스 방식의 반도체 기억장치
JP3392165B2 (ja) 半導体記憶装置
KR960000345B1 (ko) Eeprom 및 eeprom 독출 방법
KR960006048A (ko) 반도체 불휘발성 기억장치
KR910001783A (ko) 불휘발성 반도체메모리장치
JPH10228792A (ja) 半導体記憶装置
KR900010792A (ko) 전기적으로 소거와 프로그램이 가능한 판독전용 메모리
KR100604890B1 (ko) 단위 ｓｒａｍ들 단위로 초기화할 수 있는 반도체 장치
KR970029863A (ko) 플래시 동작시의 어레이-소스 라인, 비트라인 및 워드라인 시퀀스
US20070147120A1 (en) Page buffer and related reading method
KR0164354B1 (ko) 불휘발성 메모리 장치의 데이타 독출 교란방지 회로
KR20070021370A (ko) 플래시 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060525

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee