KR920018766A - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR920018766A
KR920018766A KR1019920003477A KR920003477A KR920018766A KR 920018766 A KR920018766 A KR 920018766A KR 1019920003477 A KR1019920003477 A KR 1019920003477A KR 920003477 A KR920003477 A KR 920003477A KR 920018766 A KR920018766 A KR 920018766A
Authority
KR
South Korea
Prior art keywords
nonvolatile semiconductor
bit line
semiconductor memory
read
transistor
Prior art date
Application number
KR1019920003477A
Other languages
English (en)
Other versions
KR960002005B1 (ko
Inventor
고지 사꾸이
히로시 나까무라
마사끼 모모도미
리이찌로 시로따
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR920018766A publication Critical patent/KR920018766A/ko
Application granted granted Critical
Publication of KR960002005B1 publication Critical patent/KR960002005B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음

Description

불휘발성 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 한 실시예의 EEPROM의 코어 회로의 일부 구성을 도시한 도면,
제2도는 제1도의 코어 회로의 나머지 부분의 구성을 도시한 도면.

Claims (5)

  1. 복수개의 비트선, 상기 비트선과 교차해서 배치된 복수개의 워드선, 상기 비트선과 워드선의 각 교차위치에 배치되고 상기 워드선에 의해 구동되어 비트선과의 사이에서 데이타 교환이 행해지는 개선가능한 불휘발성 반도체 메모리셀, 상기 비트선에 접속되어 상기 워드선에 의해 선택된 메모리 셀의 데이타를 검출하는 감지 증폭기 및 상기 비트선에 접속되고 입력된 어드레스를 검지해서 얻어지는 제어 신호에 의해 제어되는 비선택 비트선을 미리 소정 전위에 고정하는 프리차지 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 프리차지 수단이 데이타를 독출하기 위해 비트선에 소정의 독출 전위를 공급하는 독출용 충전 트랜지스터 및 독출시에 비선택 비트선을 접지전위로 하는 독출용 방전 트랜지스터를 갖고 있고, 이들 독출용 충전 트랜지스터 및 방전 트랜지스터가 입력된 어드레스에 대응하여 비트선 1개 간격으로 어드레스의 천이를 검지해서 얻어지는 다른 제어신호에 의해 제어되며, 데이타 돌출전부터 독출하는 동안 독출용 방전 트랜지스터가 온 상태를 유지해서 비선택 비트선이 접지전위로 설정되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  3. 제1항에 있어서, 상기 프리차지 수단의 데이터 기입을 위해 비트선에 중간 전위를 공급하는 기입용 충전 트랜지스터를 갖고 있고, 상기 기입용 충전 트랜지스터가 입력된 어드레스에 대응하여 비트선 1개 간격으로 어드레스의 천이를 검지해서 얻어지는 다른 제어신호에 의해 제어되어, 선택 비트선에서는 데이타 기입 전에 기입용 충전 트랜지스터가 오프되며, 비선택 비트선에서는 데이타를 기입하는 동안 기입용 충전 트랜지스터가 온되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  4. 제1항에 있어서, 상기 불휘발성 반도체 메모리 셀이 전기적으로 개서가능한 불휘발성 반도체 메모리 셀인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  5. 제1항에 있어서, 상기 불휘발성 반도체 메모리 셀이 전기적으로 개서가능한 불휘발성 메모리 셀이고, 복수개씩 직렬 접속되어 NAND 셀을 구성하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920003477A 1991-03-04 1992-03-03 결합 용량 잡음을 감소시킨 불휘발성 반도체 기억 장치 KR960002005B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6257491A JP3210355B2 (ja) 1991-03-04 1991-03-04 不揮発性半導体記憶装置
JP91-062574 1991-03-04

Publications (2)

Publication Number Publication Date
KR920018766A true KR920018766A (ko) 1992-10-22
KR960002005B1 KR960002005B1 (ko) 1996-02-09

Family

ID=13204212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003477A KR960002005B1 (ko) 1991-03-04 1992-03-03 결합 용량 잡음을 감소시킨 불휘발성 반도체 기억 장치

Country Status (4)

Country Link
US (1) US5453955A (ko)
JP (1) JP3210355B2 (ko)
KR (1) KR960002005B1 (ko)
DE (1) DE4206832C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297708B1 (ko) * 1997-11-17 2001-08-07 윤종용 클락동기프리차아지데이터입출력선을가지는반도체메모리장치및이를이용한데이터입출력선프리차아지방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5672413A (en) * 1995-09-27 1997-09-30 Rexam Graphics Incorporated Element and associated process for use with inkjet hot melt inks for thermal image transfer
US5835421A (en) * 1995-11-13 1998-11-10 Texas Instruments Incorporated Method and apparatus for reducing failures due to bit line coupling and reducing power consumption in a memory
JP3359209B2 (ja) * 1995-11-29 2002-12-24 シャープ株式会社 半導体記憶装置及びメモリアクセス方法
JP3447939B2 (ja) * 1997-12-10 2003-09-16 株式会社東芝 不揮発性半導体メモリ及びデータ読み出し方法
KR100268420B1 (ko) * 1997-12-31 2000-10-16 윤종용 반도체 메모리 장치 및 그 장치의 독출 방법
KR19990084215A (ko) * 1998-04-03 1999-12-06 윤종용 반도체 메모리 장치의 라인-브리지 차단 회로
KR100328554B1 (ko) * 1999-06-29 2002-03-14 박종섭 반도체 메모리용 비트라인 센스앰프
US6538922B1 (en) 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6480419B2 (en) 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
JP4004809B2 (ja) 2001-10-24 2007-11-07 株式会社東芝 半導体装置及びその動作方法
KR20030055998A (ko) * 2001-12-27 2003-07-04 삼성전자주식회사 피크 전류를 감소시킬 수 있는 프리차지 회로 및 이를구비하는 반도체 메모리장치
KR100483026B1 (ko) * 2002-07-11 2005-04-15 주식회사 하이닉스반도체 반도체 메모리 장치
US7126866B1 (en) * 2002-08-10 2006-10-24 National Semiconductor Corporation Low power ROM architecture
JP2004158111A (ja) * 2002-11-06 2004-06-03 Toshiba Corp メモリ回路
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
JP4133692B2 (ja) * 2003-08-29 2008-08-13 メンター・グラフィクス・コーポレーション 不揮発性半導体記憶装置
US7301807B2 (en) 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
JP2006004514A (ja) * 2004-06-17 2006-01-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
JP2006107546A (ja) 2004-09-30 2006-04-20 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US7242620B2 (en) 2004-10-05 2007-07-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and an operation method thereof
ITMI20041957A1 (it) * 2004-10-15 2005-01-15 St Microelectronics Srl Dispositivo di memoria
JP4519612B2 (ja) 2004-11-16 2010-08-04 株式会社東芝 不揮発性半導体記憶装置
TWI246084B (en) * 2004-12-30 2005-12-21 Univ Nat Chiao Tung Method for eliminating crosstalk interference of contact/via-programmed read-only-memory
KR100680484B1 (ko) * 2005-03-30 2007-02-08 주식회사 하이닉스반도체 개선된 독출 동작 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 독출 동작 제어 방법
US7170784B2 (en) * 2005-04-01 2007-01-30 Sandisk Corporation Non-volatile memory and method with control gate compensation for source line bias errors
US7173854B2 (en) * 2005-04-01 2007-02-06 Sandisk Corporation Non-volatile memory and method with compensation for source line bias errors
JP4876522B2 (ja) * 2005-10-13 2012-02-15 ソニー株式会社 不揮発性半導体記憶装置
JP2007123652A (ja) * 2005-10-31 2007-05-17 Renesas Technology Corp 半導体装置およびその製造方法
KR100666183B1 (ko) * 2006-02-01 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
JP4928830B2 (ja) * 2006-05-18 2012-05-09 株式会社東芝 Ｎａｎｄ型フラッシュメモリ装置及びメモリデバイス
US7345916B2 (en) * 2006-06-12 2008-03-18 Spansion Llc Method and apparatus for high voltage operation for a high performance semiconductor memory device
JP4987415B2 (ja) * 2006-10-10 2012-07-25 株式会社東芝 半導体メモリ
US7701761B2 (en) * 2007-12-20 2010-04-20 Sandisk Corporation Read, verify word line reference voltage to track source level
US7764547B2 (en) * 2007-12-20 2010-07-27 Sandisk Corporation Regulation of source potential to combat cell source IR drop
JP4653833B2 (ja) * 2008-11-04 2011-03-16 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP5675046B2 (ja) * 2008-12-01 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体メモリおよびビット線制御方法
JP5231972B2 (ja) * 2008-12-18 2013-07-10 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置
KR101717798B1 (ko) * 2009-04-08 2017-03-17 샌디스크 테크놀로지스 엘엘씨 수직의 비트 라인들 및 이중 전역 비트 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
CN101958143B (zh) * 2009-07-16 2015-11-25 北京中电华大电子设计有限责任公司 一种消除只读存储器位线间耦合串扰的方法和结构
KR101685636B1 (ko) * 2010-05-19 2016-12-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 동작 방법
US20110297912A1 (en) * 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8462577B2 (en) * 2011-03-18 2013-06-11 Intel Corporation Single transistor driver for address lines in a phase change memory and switch (PCMS) array
US8477555B2 (en) * 2011-06-30 2013-07-02 Intel Corporation Deselect drivers for a memory array
US9093152B2 (en) 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
US9147493B2 (en) 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
US9177663B2 (en) 2013-07-18 2015-11-03 Sandisk Technologies Inc. Dynamic regulation of memory array source line
US9368224B2 (en) 2014-02-07 2016-06-14 SanDisk Technologies, Inc. Self-adjusting regulation current for memory array source line
US11508746B2 (en) 2019-10-25 2022-11-22 Micron Technology, Inc. Semiconductor device having a stack of data lines with conductive structures on both sides thereof
US11605588B2 (en) 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828679B2 (ja) * 1979-04-25 1983-06-17 富士通株式会社 半導体記憶装置の書込み回路
GB2094086B (en) * 1981-03-03 1985-08-14 Tokyo Shibaura Electric Co Non-volatile semiconductor memory system
JPS59178685A (ja) * 1983-03-30 1984-10-09 Toshiba Corp 半導体記憶回路
JPS61160894A (ja) * 1985-01-09 1986-07-21 Nec Corp 半導体メモリ
US4730279A (en) * 1985-03-30 1988-03-08 Kabushiki Kaisha Toshiba Static semiconductor memory device
US4980861A (en) * 1987-01-16 1990-12-25 Microchip Technology Incorporated NAND stack ROM
JPH01140496A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297708B1 (ko) * 1997-11-17 2001-08-07 윤종용 클락동기프리차아지데이터입출력선을가지는반도체메모리장치및이를이용한데이터입출력선프리차아지방법

Also Published As

Publication number Publication date
JP3210355B2 (ja) 2001-09-17
DE4206832A1 (de) 1992-09-10
JPH04276393A (ja) 1992-10-01
KR960002005B1 (ko) 1996-02-09
US5453955A (en) 1995-09-26
DE4206832C2 (de) 1996-10-17

Similar Documents

Publication Publication Date Title
KR920018766A (ko) 불휘발성 반도체 기억장치
US6233180B1 (en) Device for determining the validity of word line conditions and for delaying data sensing operation
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
KR950020748A (ko) 반도체 기억장치
KR19980079318A (ko) 불휘발성 반도체 기억 장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR890015273A (ko) 불휘발성 반도체기억장치
KR980700663A (ko) 아날로그 기록 및 재생용 기억 셀 (storage cell for analog recording and playback)
KR920010657A (ko) 반전 기록 용량을 갖는 반도체 메모리 및 반전 기록을 사용하는 메모리 테스팅 방법
KR970023442A (ko) 페이지 소거시 데이터의 자기 보존회로를 가지는 불휘발성 반도체 메모리
KR960006039A (ko) 반도체 기억 장치
KR940010110A (ko) 부트블록(Boot Block)형 또는 표준형 플래쉬 메모리장치에서 선택적으로 사용할 수 있는 전기적인 소거가 가능한 영속성 반도체 메모리장치
KR900005440A (ko) 메모리
KR950020749A (ko) 반도체 불휘발성 기억장치
JPH0157438B2 (ko)
KR970051349A (ko) 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
KR960000345B1 (ko) Eeprom 및 eeprom 독출 방법
KR960005620A (ko) 비휘발성 메모리
EP0089364A4 (en) EEPROM WITH THE ABILITY TO FULL ZERO PROGRAMMING.
KR910001783A (ko) 불휘발성 반도체메모리장치
KR930006738A (ko) 자동 기입-검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램가능한 불휘발성 반도체 메모리
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
US5805515A (en) Semiconductor memory device for high speed operation
EP0231041B1 (en) Non-volatile, programmable semiconductor memory
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee