KR980700663A - 아날로그 기록 및 재생용 기억 셀 (storage cell for analog recording and playback) - Google Patents

아날로그 기록 및 재생용 기억 셀 (storage cell for analog recording and playback) Download PDF

Info

Publication number
KR980700663A
KR980700663A KR1019970703879A KR19970703879A KR980700663A KR 980700663 A KR980700663 A KR 980700663A KR 1019970703879 A KR1019970703879 A KR 1019970703879A KR 19970703879 A KR19970703879 A KR 19970703879A KR 980700663 A KR980700663 A KR 980700663A
Authority
KR
South Korea
Prior art keywords
transistor
drain
gate
circuit
cell
Prior art date
Application number
KR1019970703879A
Other languages
English (en)
Inventor
휴 반 트랜
Original Assignee
펠릭스 제이. 로젠가르텐
인퍼메이션 스토리지 디바이스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 펠릭스 제이. 로젠가르텐, 인퍼메이션 스토리지 디바이스 인코퍼레이티드 filed Critical 펠릭스 제이. 로젠가르텐
Publication of KR980700663A publication Critical patent/KR980700663A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS

Landscapes

  • Read Only Memory (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

집적 회로내에서 아날로그 신호 기록 및 재생을 위해 사용되는 게이트-팔로워 기억 셀(12) 및 다이오드 접속 기억셀(32)이 발표되었다. 상기 게이트-팔로워 기억 셀(12)은 셀 문턱 전압과 판독 모드에서의 게이트 전압간의 일대일변화를 제공하기 위해 머신 모드에서 사용된다. 상기 다이오드 접속 기억 셀(32)은 상기 셀 문턱 전압과 판독 모드에서의 상기 게이트 전압간의 일대일 변화를 제공하기 위해 다이오드 구성에서 사용된다. 상기 게이트 팔로워 또는 다이오드 접속 기억 셀은 아날로그 신호를 저장하는 메모리 어레이내에서 수행된다. 바람직한 실시예에서, 상기 메모리 어레이는 칼럼 드라이버(52)를 통해 억세스가능한 워드라인을 제공한다. 각 로우 또는 워드라인은 상기 어레이내에 선택 트랜지스터를 삽입함으로써 복수의 섹터 워드라인으로 분할된다. 각 섹터는 칼럼 드라이버(52)에 의해 구동된다. 판독 및 프로그래밍 모드에서, 상기 섹터 워드라인은 서로 분리되고 부가적인 선택 트랜지스터를 통해 상기 칼럼 드라이버(52)로 제공된다. 각 섹터 워드라인으로부터의 한 개의 메모리 셀만이 주어진 시간에 판독 또는 프로그래밍된다. 소거 모드에서, 워드라인의 모든 섹터는 선택 트랜지스터를 통해 함께 접속되어 있고, 이에 따라 소거 동작이 주어진 시간에 전체 로우에 대해 달성될 수 있다.

Description

아날로그 기록 및 재생용 기억 셀(STORAGE CELL FOR ANALOG RECORDING AND PLAYBACK)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1측면의 바람직한 실시예에 따라 메모리 어레이와 게이트-팔로워 셀의 일부분의 개략도.
제2도는 본 발명의 제2측면의 바람직한 실시예에 따라 메모리 어레이와 다이오드 접속 기억 셀의 일부분의 개략도.
제3도는 본 발명의 제3측면에 따라 게이트-팔로워 또는 다이오드 접속 기억 셀을 사용하는 메모리 어레이의 바람직한 실시예의 개략도.
제4도는 본 발명의 기술에 따라 제공되는 40개 섹터 메모리 어레이의 바람직한 실시예의 개략도.

Claims (10)

  1. 집적 회로 신호 기록 및 연속적인 재생에 대해 아날로그 신호 샘플을 저장하기 위한 회로에 있어서, 제1트랜지스터 및 제2트랜지스터를 가지고 있는 기억 셀로서, 상기 제1트랜지스터는 소오스, 드레인 및 게이트를 가지고 있고, 상기 제2트랜지스터는 소오스, 드레인, 게이트 및 플로팅 게이트를 가지고 있으며, 상기 제2트랜지스터의 드레인은 상기 제1트랜지스터의 소오스에 접속되어 있는 기억 셀; 상기 제1트랜지스터의 드레인에 접속되어 있는 전류원; 상기 제2트랜지스터의 게이트에 접속되어 있는 소오스, 상기 전류원에 접속되어 있는 드레인 및 입력 신호에 접속되어 있는 게이트를 가지고 있으며 상기 입력 신호에 응답하는 제3트랜지스터; 상기 제3트랜지스터가 상기 입력 신호에 반응하여 턴온될 때 상기 기억 셀에 저장된 신호 샘플을 제공할 수 있도록 상기 제3트랜지스터의 드레인에 접속되어 있는 출력단자를 구비하고 있는 것을 특징으로 하는 회로.
  2. 제 1 항에 있어서, 상기 제2트랜지스터의 게이트는 상기 제3트랜지스터가 턴온될 때 상기 제1트랜지스터의 드레인에 접속되어 있는 것을 특징으로 하는 회로.
  3. 제 2 항에 있어서, 상기 기억 셀은 셀 문턱 전압 및 셀 게이트/드레인 전압을 가지고 있고 포화 영역에서 동작하는 것을 특징으로 하는 회로.
  4. 제 1 항에 있어서, 상기 전류원과 상기 제1트랜지스터의 사이에 접속되어 있는 스위치를 더 포함하고 있는 것을 특징으로 하는 회로.
  5. 제 1 항에 있어서, 상기 제1트랜지스터의 드레인 및 상기 전류원에 접속되어 있는 제1입력단자와, 제2입력단자 및 상기 출력단자에 접속되어 있는 증폭기 출력을 가지고 있는 연산 증폭기를 더 포함하고 있는 것을 특징으로 하는 회로.
  6. 집적 회로 신호 기록 및 연속적인 재생에 대해 아날로그 신호 샘플을 저장하기 위한 회로에 있어서, 제1트랜지스터 및 제2트랜지스터를 포함하는 복수의 기억 셀을 각각 가지고 있는 복수의 섹터로서, 상기 제1트랜지스터는 소오스, 드레인 및 게이트를 가지고 있고, 상기 제2트랜지스터는 소오스, 드레인, 게이트 및 플로팅 게이트를 가지고 있으며, 상기 제2트랜지스터의 드레인은 상기 제1트랜지스터의 소오스에 접속되어 있고, 상기 복수의 기억 셀은 복수의 로우 및 칼럼내에 배열되는 복수의 섹터; 상기 복수의 섹터 중 하나에 각각 접속되어 칼럼 내의 기억 셀을 구동시키는 복수의 칼럼 드라이버; 칼럼 내의 상기 기억 셀을 억세스할 수 있도록 상기 복수의 칼럼 드라이버 중 하나에 각각 접속되어 있는 복수의 멀티플렉서; 각 로우 내의 상기 기억 셀을 억세스하는 워드라인 섹터링 수단; 상기 각 기억 셀의 드레인에 증가하는 진폭의 일련의 프로그래밍 전압 펄스를 제공하는 제1수단; 각 프로그래밍 전압 펄스를 제공한 후에 상기 기억 셀을 판독하는 제2수단; 상기 제2수단에 의해 개별적인 기억 셀로부터 판독된 상기 신호가 처음에 미리규정한 관계에 도달할 때 각 개별적인 기억 셀에 대한 개별적인 기억 셀에 일련의 프로그래밍 전압 펄스의 적용을 중단하는 제3수단을 구비하고 있으며, 각 로우의 각 섹터내의 기억 셀은 상기 제1트랜지스터가 턴온될 때 억세스가능한 것을 특징으로 하는 회로.
  7. 제 6 항에 있어서, 상기 제2트랜지스터의 게이트는 상기 제3트랜지스터가 턴온될 때 상기 제1트랜지스터의 드레인에 접속되어 있는 것을 특징으로 하는 회로.
  8. 제 7 항에 있어서, 상기 기억 셀은 셀 문턱 전압 및 셀 게이트/드레인 전압을 가지고 있고 포화 영역에서 동작하는 것을 특징으로 하는 회로.
  9. 제 6 항에 있어서, 상기 제1수단과 상기 제1트랜지스터의 사이에 접속되어 있는 스위치를 더 포함하고 있는 것을 특징으로 하는 회로.
  10. 제 6 항에 있어서, 상기 제1트랜지스터의 드레인 및 상기 제1수단에 접속되어 있는 제1입력단자와, 제2입력단자 및 상기 출력단자에 접속되어 있는 증폭기 출력을 가지고 있는 연산 증폭기를 더 포함하고 있는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970703879A 1995-10-10 1996-09-26 아날로그 기록 및 재생용 기억 셀 (storage cell for analog recording and playback) KR980700663A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/540,462 1995-10-10
US08/540,462 US5815435A (en) 1995-10-10 1995-10-10 Storage cell for analog recording and playback

Publications (1)

Publication Number Publication Date
KR980700663A true KR980700663A (ko) 1998-03-30

Family

ID=24155558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703879A KR980700663A (ko) 1995-10-10 1996-09-26 아날로그 기록 및 재생용 기억 셀 (storage cell for analog recording and playback)

Country Status (6)

Country Link
US (1) US5815435A (ko)
EP (1) EP0797827A4 (ko)
JP (1) JPH11501759A (ko)
KR (1) KR980700663A (ko)
CA (1) CA2207004C (ko)
WO (1) WO1997014152A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1313225B1 (it) * 1999-07-02 2002-06-17 St Microelectronics Srl Dispositivo di misura di una tensione analogica, in particolare peruna architettura di memoria non volatile, e relativo metodo di misura.
JP4663094B2 (ja) * 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP2002269994A (ja) * 2001-03-09 2002-09-20 Oki Electric Ind Co Ltd アナログ半導体メモリの冗長メモリ回路
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US7184307B2 (en) * 2001-08-28 2007-02-27 Samsung Electronics Co., Ltd. Flash memory device capable of preventing program disturbance according to partial programming
US6791396B2 (en) * 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
DE60226987D1 (de) * 2002-12-30 2008-07-17 St Microelectronics Srl Verfahren zur Stabilisierung der Drain-Spannung in einem nichtflüchtigen Speicher mit mehreren Zuständen und zugehörige Speichervorrichtung
US6842383B2 (en) * 2003-01-30 2005-01-11 Saifun Semiconductors Ltd. Method and circuit for operating a memory cell using a single charge pump
US20040151032A1 (en) * 2003-01-30 2004-08-05 Yan Polansky High speed and low noise output buffer
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6885244B2 (en) 2003-03-24 2005-04-26 Saifun Semiconductors Ltd. Operational amplifier with fast rise time
US6906966B2 (en) 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US8339102B2 (en) * 2004-02-10 2012-12-25 Spansion Israel Ltd System and method for regulating loading on an integrated circuit power supply
US7176728B2 (en) * 2004-02-10 2007-02-13 Saifun Semiconductors Ltd High voltage low power driver
US7652930B2 (en) 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
US7190212B2 (en) * 2004-06-08 2007-03-13 Saifun Semiconductors Ltd Power-up and BGREF circuitry
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7804126B2 (en) 2005-07-18 2010-09-28 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7692973B2 (en) 2006-03-31 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US8773934B2 (en) * 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE55327B1 (en) * 1981-12-29 1990-08-15 Fujitsu Ltd Nonvolatile semiconductor memory circuit
US4989179A (en) * 1988-07-13 1991-01-29 Information Storage Devices, Inc. High density integrated circuit analog signal recording and playback system
JPH0453096A (ja) * 1990-06-19 1992-02-20 Toshiba Corp アナログ記憶装置
US5164915A (en) * 1990-09-26 1992-11-17 Information Storage Devices, Inc. Cascading analog record/playback devices
US5126967A (en) * 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback

Also Published As

Publication number Publication date
EP0797827A1 (en) 1997-10-01
CA2207004A1 (en) 1997-04-17
WO1997014152A1 (en) 1997-04-17
US5815435A (en) 1998-09-29
JPH11501759A (ja) 1999-02-09
CA2207004C (en) 2001-03-06
EP0797827A4 (en) 1999-06-30

Similar Documents

Publication Publication Date Title
KR980700663A (ko) 아날로그 기록 및 재생용 기억 셀 (storage cell for analog recording and playback)
KR920018766A (ko) 불휘발성 반도체 기억장치
US4636982A (en) Semiconductor memory device
US6317349B1 (en) Non-volatile content addressable memory
KR100558209B1 (ko) 강유전성 메모리 및 그 작동 방법
KR910010516A (ko) 반도체 메모리장치
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
EP0239968A3 (en) Nonvolatile semiconductor memory device
KR940004654A (ko) 다이나믹 메모리 장치
KR920005151A (ko) 승압 회로를 갖는 반도체 메모리 장치
US5323345A (en) Semiconductor memory device having read/write circuitry
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
JPH0561720B2 (ko)
US20130235679A1 (en) Boosting Memory Reads
JPH1040685A (ja) 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
US5574695A (en) Semiconductor memory device with bit line load circuit for high speed operation
US4901281A (en) Semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programmed circuit
KR910008734A (ko) 불휘발성 메모리
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR930001652B1 (ko) 반도체 기억장치
DE69630228D1 (de) Flash-speichersystem mit reduzierten störungen und verfahren dazu
KR100400048B1 (ko) 강유전체 메모리 장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR970029863A (ko) 플래시 동작시의 어레이-소스 라인, 비트라인 및 워드라인 시퀀스
KR950024353A (ko) 불휘발성 메모리회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid