KR920015379A - Eeprom 및 eeprom 독출 방법 - Google Patents

Eeprom 및 eeprom 독출 방법 Download PDF

Info

Publication number
KR920015379A
KR920015379A KR1019920000507A KR920000507A KR920015379A KR 920015379 A KR920015379 A KR 920015379A KR 1019920000507 A KR1019920000507 A KR 1019920000507A KR 920000507 A KR920000507 A KR 920000507A KR 920015379 A KR920015379 A KR 920015379A
Authority
KR
South Korea
Prior art keywords
transistor
cell
source
row
coupled
Prior art date
Application number
KR1019920000507A
Other languages
English (en)
Other versions
KR960000345B1 (ko
Inventor
마사노부 요시다
기요노리 오구라
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
하요시 도시요끼
후지쓰 브이 엘 에스 아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤, 하요시 도시요끼, 후지쓰 브이 엘 에스 아이 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR920015379A publication Critical patent/KR920015379A/ko
Application granted granted Critical
Publication of KR960000345B1 publication Critical patent/KR960000345B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Abstract

내용 없음

Description

EEPROM 및 EEPROM 독출 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시하는 개략도, 제2도는 본 발명의 제2실시예를 도시하는 개략도, 제3도는 본 발명의 제2실시예에 따른 셀어레이를 사용하는 반도체 기억장치의 요부를 도시하는 회로도.

Claims (12)

  1. 행과 열에 배열되고, 소오스, 드레인 및 제어 게이트를 포함하는 다수의 전기적으로 소거 가능하고 프로그램 가능한 비휘발성 셀 트랜지스터를 갖는 셀 어레이;상기 셀 트랜지스터의 행중의 특정한 하나와 결합되어 있으며, 각각의 결합된 셀 트랜지스터의 제어 게이트에 연결되어 있는 다수의 워어드라인; 및 상기 셀 트랜지스터 어레이의 연결된 행에서 셀 트랜지스터의 소오스에 연결되어 있으며, 선택된 셀 트랜지스터를 활성화하도록 배치되어 있는 다수의 제1선택소자로 이루어지는 전기적으로 프로그램 가능하고 전기적으로 소거 가능한 비휘발성 반도체 기억장치에 있어서, 상기 제1선택소자는 그들과 연결된 워어드 라인을 선택할때 관련 셀 트랜지스터의 소오스를 제1전원에 전기적으로 연결하기 위하여 그들과 연결된 워어드 라인의 선택과 동기하여 활성화되도록 배열되는 비휘발성 반도체장치.
  2. 제1항에 있어서, : 성기 제1전원의 전위와 다른 전위를 갖는 제2전원에 셀 트랜지스터의 소오스를 전기적으로 접속하고, 워어드 라인이 선택되지 않을때 제2전원에 전기적으로 연결된 셀 트랜지스터용 상기 셀 트랜지스터의 특정 행과 결합되어 있는 다수의 조절소자(rerulating element)를 포함하는 연결 수단을 더 포함하는 비 휘발성 반도체 장치.
  3. 제2항에 있어서, 상기 조절소자가 저항인 비휘발성 반도체 장치.
  4. 제2항에 있어서, 상기 조절소자가 트랜지스터인 비휘발성 반도체 장치
  5. 제2항에 있어서, 각각의 제1선택 소자가 N-채널형MOS트랜지스터이고, 각 MOS트랜지스터의 게이트는 관련 워어드 과인에 연결되고, 각 MOS 트랜지스터의 드레인은 관련 워어드 라인에서 각각의 셀 트랜지스터의 소오스에 연결되며, MOS트랜지스터의 소오스는 제1전원(VS1)에 연결되는 비휘발성 반도체 장치.
  6. 제5항에 있어서, 상기 조절소자가 P-채널형 MOS 트;랜지스터인 비휘발성 반도체 장치.
  7. 제6항에 있어서, 제2선택소자가 제1선택소자로서 동일 신호에 의해 활성화되는 비휘발성 반도체 장치.
  8. 제1항에 있어서, 제1전원이 접지 전위에서 설정되는 비휘발성 반도체 장치.
  9. 행과 열에 기능적으로 배열되며 소오스, 드레인 제어 게이트 및 부동 게이트를 포함하는 다수의 전기적으로 소거 가능하고 전기적으로 프로그램 가능한 비휘발성 단일 트랜지스터 셀을 갖는 셀어레이; 상기 트랜지스터 셀의 행중의 특정한 하나와 결합되어 있고, 각각의 결합된 트랜지스터 셀의 제어 게이트에 연결되어 있는 다수의 워어드 라인; 상기 트랜지스터 셀 열중의 특정한 하나와 결합되어 있는 다수의 비트라인; 상기 트랜지스터 셀중의 선택된 하나로 부터 정보를 독출하고 그안에 정보를 기록하며, 선택된 트랜지스터 셀과 결합된 워어드 라인 및 비트라인을 선택하도록 배열되어 있는 선택수단; 및 상기 트랜지스터 셀의 소오스에 제1 및 제2전위를 교대로 공급하기 위하고, 독출동작시 선택된 행에서 트랜지스터 셀의 소오스에 그 트랜지스터 셀의 독출을 허용하는 상기 제1전위가 공급되도록 그리고 독출동작시 그와 결합된 트랜지스터 셀이 off를 유지하도록 보장하기 위해서 선택된 행의 트랜지스터 셀의 소오스에 상기 제2전위가 공급되도록 배열되어 있는 스위칭 수단으로 구성되는 전기적으로 프로그램 가능하고 전기적으로 소거 가능한 비휘발성 반도체 장치.
  10. 제9항에 있어서, 상기 트랜지스터 셀 어레이의 특정행과 각각 결합되어 있으며, 관련 셀 어레이에서 트랜지스터 셀의 소오스를 전기적으로 접속하기 위해 각기 배열되어 있는 다수의 선택 라인을 더 포함하며, 상기 스위칭소자가 다수의 선택소자를 포함하는데, 각 선택소자는 결합된 선택 라인에 연결되고 그와 관련된 워어드 라인이 선택될 때 상기 제1전위에서 그와 관련된 셀 트랜지스터의 소오스를 제1전원에 전기적으로 연결하기 위하여 관련 워어드 라인의 선택과 동기하여 활성화되도록 배열되어 있는 비 휘발성 반도체 장치.
  11. 그행에 트랜지스터 셀의 제어 게이트에 연결된 워어드 라인을 갖는 각 행과 그열에 트랜지스터 셀의 드레인에 연결된 비트라인을 갖는 각 열등 다수의 행과열로 기능적으로 분할되어 있으며, 소오스, 드레인, 제어게이트 및 부동 게이트를 각각 갖는 단일 트랜지스터 셀로 부터 형성되는 셀 어레이로 이루어지는 전기적으로 프로그램 가능하고 전기적으로 소거 가능한 비휘발성 반도체 기억장치로 부터 정보를 독출하는 방법에 있어서, 요구된 트랜지스터 셀의 행을 선택하고, 비선택된 행의 트랜지스터 셀의 소오스를 트랜지스터 셀을 활성화 하지 않는 제2전위로 유지하는 동안 선택된 열의 트랜지스터 셀의 소오스를 제1전위에 연결하여 선택된 행에서 트랜지스터셀 만을 활성화 시키는 단계, 및 요구된 트랜지수터 셀의 열을 선택하고 선택된 열과 결합되어 있는 비트라인으로 부터 정보를 독출하는 단계를 포함하는 방법.
  12. 제11항에 있어서, 제1전위가 접지 레벨인 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000507A 1991-01-16 1992-01-15 Eeprom 및 eeprom 독출 방법 KR960000345B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-003272 1991-01-16
JP91-3272 1991-01-16
JP327291A JP3137993B2 (ja) 1991-01-16 1991-01-16 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920015379A true KR920015379A (ko) 1992-08-26
KR960000345B1 KR960000345B1 (ko) 1996-01-05

Family

ID=11552814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000507A KR960000345B1 (ko) 1991-01-16 1992-01-15 Eeprom 및 eeprom 독출 방법

Country Status (4)

Country Link
US (1) US5467310A (ko)
EP (1) EP0495493B1 (ko)
JP (1) JP3137993B2 (ko)
KR (1) KR960000345B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
TW261687B (ko) 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US6549974B2 (en) 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US5422846A (en) * 1994-04-04 1995-06-06 Motorola Inc. Nonvolatile memory having overerase protection
US5812456A (en) * 1996-10-01 1998-09-22 Microchip Technology Incorporated Switched ground read for EPROM memory array
US6055190A (en) * 1999-03-15 2000-04-25 Macronix International Co., Ltd. Device and method for suppressing bit line column leakage during erase verification of a memory cell
FR2824413B1 (fr) * 2001-05-07 2003-07-25 St Microelectronics Sa Architecture de memoire non volatile et circuit integre comportant une memoire correspondante
EP1556868B1 (en) 2002-10-28 2007-09-05 SanDisk Corporation Automated wear leveling in non-volatile storage systems
US20090307140A1 (en) 2008-06-06 2009-12-10 Upendra Mardikar Mobile device over-the-air (ota) registration and point-of-sale (pos) payment
US8862767B2 (en) 2011-09-02 2014-10-14 Ebay Inc. Secure elements broker (SEB) for application communication channel selector optimization
DE102013217272A1 (de) 2013-08-29 2015-03-05 Branson Ultraschall Niederlassung Der Emerson Technologies Gmbh & Co. Ohg Zugmittelspanner, Vibrationsschweißanlage mit Zugmittelspanner sowie Herstellungsverfahren eines Zugmittelspanners

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366555A (en) * 1980-08-01 1982-12-28 National Semiconductor Corporation Electrically erasable programmable read only memory
JPS5828875A (ja) * 1981-08-13 1983-02-19 Nec Corp 半導体集積回路装置
JPS593795A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体記憶装置
JPS60246098A (ja) * 1984-05-04 1985-12-05 アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド プログラマブルリードオンリメモリ
US4695979A (en) * 1985-09-09 1987-09-22 Texas Instruments Incorporated Modified four transistor EEPROM cell
US5097444A (en) * 1989-11-29 1992-03-17 Rohm Corporation Tunnel EEPROM with overerase protection

Also Published As

Publication number Publication date
EP0495493A3 (ko) 1994-02-23
EP0495493B1 (en) 1997-11-05
EP0495493A2 (en) 1992-07-22
JP3137993B2 (ja) 2001-02-26
US5467310A (en) 1995-11-14
KR960000345B1 (ko) 1996-01-05
JPH04243096A (ja) 1992-08-31

Similar Documents

Publication Publication Date Title
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
US7355903B2 (en) Semiconductor device including memory cells and current limiter
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR920018766A (ko) 불휘발성 반도체 기억장치
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
KR940018874A (ko) 불휘발성 반도체 기억장치
KR960042756A (ko) 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
KR930003154A (ko) 불휘발성 반도체기억장치
KR900011009A (ko) 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
EP0239968A3 (en) Nonvolatile semiconductor memory device
US4881199A (en) Read circuit for reading the state of memory cells
KR970051323A (ko) 낸드형 플래쉬 메모리 소자 및 그 구동방법
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
EP1581952B1 (en) Source-biased memory cell array
KR950020749A (ko) 반도체 불휘발성 기억장치
KR910001783A (ko) 불휘발성 반도체메모리장치
KR20010021859A (ko) 비휘발성 듀얼 트랜지스터 메모리 셀을 가진 반도체메모리
KR890013657A (ko) 반도체메모리 장치
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
US10127990B1 (en) Non-volatile memory (NVM) with dummy rows supporting memory operations
KR960008847A (ko) 불휘발성 반도체기억장치의 셀특성 측정회로
KR970029863A (ko) 플래시 동작시의 어레이-소스 라인, 비트라인 및 워드라인 시퀀스
US5808935A (en) Common source line driving circuit for use in nonvolatile semiconductor memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee