KR900011009A - 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 - Google Patents
낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 Download PDFInfo
- Publication number
- KR900011009A KR900011009A KR1019880017566A KR880017566A KR900011009A KR 900011009 A KR900011009 A KR 900011009A KR 1019880017566 A KR1019880017566 A KR 1019880017566A KR 880017566 A KR880017566 A KR 880017566A KR 900011009 A KR900011009 A KR 900011009A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- floating gate
- line
- transistors
- lines
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 238000000034 method Methods 0.000 claims 9
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 EEPROM 장치의 메모리셀 어레이의 회로도, 제3도는 제2도의 메모리쎌 어레이의 레이아웃 배치도, 제4도는 본 발명에 사용된 메모리쎌의 단면도.
Claims (15)
- 전기적으로 소거 및 프로그램 가능한 반도체 메모리 어레이에 있어서, 다수의 열라인들을 가지며, 상기 열라인들과 수직한 다수의 기준전원선들을 가지며, 상기 각 열라인의 양측에서 각각 일열로 배열되고 서로 인접한 상기 기준전원선들 사이에서 한쌍의 상,하의 행으로 배열된 다수의 메모리 스트링들을 가지며, 상기 각 열라인의 일측에 있는 상기 메모리 스트링들의 각각은 드레인과 소오스와 게이트를 가지는 제 1 트랜지스터와 드레인과 소오스와 플로팅 게이트와 제어 게이트를 가지는 다수의 플로팅 게이트 트랜지스터들을 가지며, 상기 제 1 트랜지스터와 상기 플로팅 게이트 트랜지스터의 드레인-소오스 통로들은 직렬로 접속되어 있으며, 상기 각 열라인의 반대측에 있는 상,하 메모리 스트링들의 각각은 드레인과소오스와 게이트를 가지는 제 2 트랜지스터와 다수의 플로팅 게이트 트랜지스터들을 가지며, 상기 제 2 트랜지스터와 상기 플로팅 게이트 트랜지스터들의 드레인-소오스 통로들은 직렬로 접속되어 있으며, 상기 제 1 및 제 2 트랜지스터들과상기 플로팅게이트 트랜지스터들은 행과 열의 하나의 어레이로 배열되고, 상기 상부메모리 스트링에 있는 제 1 및 제 2트랜지스터들과 플로팅 게이트 트랜지스터들의 게이트들과 상기 하부메모리 스트링에 있는 제 1 및 제 2 트랜지스터들과플로팅게이트 트랜지스터들의 게이트들은 제 1 및 제 2 선택라인들, 각각의 다른 상부 워드라인들, 제 3 및 제 4 선택라인들 그리고 각각의 다른 하부 워드라인들에 각각 접속되어 있으며, 상기 제 1 및 제 2 트랜지스터들의 드레인들을 하나의 접촉개구를 통해 상기 열라인에 연결하는 수단을 가지며, 상기 상부메모리 스트링들의 상기 각 직렬 접속의 타단을 상기 상부 메모리 스트링들에 인접한 기준전원선에 접속하는 수단을 가지며, 그리고 상기 하부메모리 스트링들의 상기 각직렬 접속의 타단을 상기 하부메모리 스트링들에 인접한 기준전원선에 접속하는 수단을 가짐을 특징으로 하는 어레이.
- 제 1 항에 있어서, 상기 각각의 플로팅 게이트 트랜지스터들은 디플리신 모오드의 N-채널 플로팅 게이트 모스 트랜지스터임을 특징으로 하는 어레이.
- 제 2 항에 있어서, 상기 각각의 제 1 및 제 2 트랜지스터들은 인핸스먼트 모오드의 N-채널 모스 트랜지스터임을 특징으로하는 어레이.
- 제 3 항에 있어서, 상기 드레인 연결수단은 접촉개구를 통하여 상기 열라인과 접촉하도록 된 P형 기판상의 N+확산영역들의 일부분임을 특징으로 하는 어레이.
- 제 4 항에 있어서, 상기 기준전원선들은 N+확산영역들의 일부분임을 특징으로 하는 어레이.
- 제 2 항에 있어서, 상기 N-채널 플로팅 게이트 모스 트랜지스터는 -2볼트 내지 -5볼트의 초기 드레쉬홀드 전압을 가짐을특징으로 하는 어레이.
- 행과 열로 배열된 다수의 메모리 스트링을 가지며, 상기 각 메모리 스트링은 제 1 모스트랜지스터와 다수의 플로팅게이트모스 트랜지스터들을 가지며, 상기 플로팅 게이트 모오스 트랜지스터의 드레인-소스통로는 상기 제 1 트랜지스터의 소스와 소정의 기준 전원선 사이에 직렬로 접속되고, 상기 제 1 트랜지스터의 드레인은 그에 상당하는 열라인에 접속되며 각각의 동일행에 있는 메모리 스트링에서의 상기 제 1 트랜지스터의 게이트는 제 1 라인에 접속되고, 상기 메모리 스트링의각 행에서의 상기 플로팅 게이트 트랜지스터의 제어 게이트들은 워드라인에 접속되도록 된 메모리 어레이에서 있어서 소정의 선택된 워드라인에 있는 모든 플로팅 게이트 모스 트랜지스터들을 소거시키는 방법에 있어서, 모든 열라인들을 그라운딩하며, 상기 선택이된 워드라인을 보유하는 선택된 메모리 스트링들에서의 선택되지 않은 워드라인들과 상기 제 1 라인에 전원전압을 인가하며, 상기 선택된 워드라인에 소거전압을 인가하며, 상기 선택된 메모리 스트링들에 있는 소정의 선택된기준전원선을 플로팅함으로써 이루어짐을 특징으로 하는 방법.
- 제 7 항에 있어서, 상기 각 플로팅 게이트 모스 트랜지스터들은 디플리션모드의 N-채널 플로팅 게이트 모스 트랜지스터임을 특징으로 하는 방법.
- 제 8 항에 있어서, 상기 제 1 트랜지스터는 인핸스먼트 모오드의 N-채널 모스 트랜지스터임을 특징으로 하는 방법.
- 제 9 항에 있어서, 상기 전원전압은 통상 5볼트임을 특징으로 하는 방법.
- 행과 열로 배열된 다수의 메모리 스트링들을 가지며, 상기 각 메모리스트링은 제 1 모스트랜지스터와 다수의 플로팅 게이트 모스 트랜지스터들을 가지며, 상기 플로팅 게이트 모스 트랜지스터의 드레인-소스 통로는 상기 제 1 트랜지스터의소스와 기준전원선 사이에 직렬로 접속되고, 상기 제 1 트랜지스터의 드레인은 그에 상당하는 열라인에 접속되고, 각각의동일행에 있는 메모리 스트링에서의 상기 제 1 트랜지스터의 게이트들은 제 1 라인에 접속되고, 상기 메모리 스트링들의각 행에서의 상기 플로팅 게이트 트랜지스터들의 제어게이트들은 워드라인에 접속되게 구성된 메모리 어레이에서 소정의선택된 플로팅 게이트 모스 트랜지스터들을 프로그램하는 방법에 있어서, 소정의 선택된 열라인으로 프로그램 전압을 인가하며, 상기 선택된 플로팅 게이트 트랜지스터를 보유하는 메모리 스트링들에 있는 소정의 선택된 제 1 라인에 패스전압을 인가하고, 상기 선택된 플로팅 게이트 트랜지스터에 접속된 소정의 선택된 워드라인에 소정의 기준전원전압을 인가하며, 상기 패스전압이 상기 선택된 열라인과 선택되지 않는 워드라인(들)에 접속된 상기의 제 1 트랜지스터와 플로팅게이트 트랜지스터(들)로 하여금 도통되게 하는 한편, 상기 패스전압은 상기 프로그램 전압보다 낮게되어 있는, 상기 선택된제 1 라인과 선택된 워드라인 사이의 선택되지 않은 워드라인(들)에 상기 패스전압을 인가함을 특징으로 하는 방법
- 제 11 항에 있어서, 상기 플로팅 게이트 트랜지스터들의 각각은 디플리션 모드의 N-채널 플로팅 게이트 모스 트랜지스터이며, 상기 제 1 트랜지스터는 인핸스먼트모드의 N-채널 모스 트랜지스터임을 특징으로 하는 방법.
- 제 12 항에 있어서, 소정의 소거 인히비트(erase inhibit) 전압이 상기 전원전압보다 낮은 상기 제 1 트랜지스터의 소정의 드레쉬홀드 전압으로 되어있는, 상기 소거인히비트 전압을 선택되지 않은 비트라인들에 인가하는 단계를 더 구비함을특징으로 하는 방법.
- 제 13 항에 있어서, 상기 선택된 워드라인과 기준 전원선 사이의 비선택된 워드라인들에 상기 전원전압을 인가함과 동시에 상기 기준전원선을 플로팅하는 단계를 더 구비함을 특징으로 하는 방법.
- 제 14 항에 있어서, 상기 전원전압은 5볼트이고, 상기 기준전원 전압은 접지상태임을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017566A KR910004166B1 (ko) | 1988-12-27 | 1988-12-27 | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 |
US07/292,107 US4962481A (en) | 1988-12-27 | 1988-12-30 | EEPROM device with plurality of memory strings made of floating gate transistors connected in series |
JP5020789A JPH0632227B2 (ja) | 1988-12-27 | 1989-03-03 | Nandセルを持つ電気的に消去及びプログラム可能な半導体メモリ装置及びその装置における消去方法及びプログラム方法 |
DE3908677A DE3908677A1 (de) | 1988-12-27 | 1989-03-16 | Elektrisch loeschbarer, programmierbarer halbleiterspeicher |
FR898906481A FR2641116B1 (ko) | 1988-12-27 | 1989-05-18 | |
GB8921422A GB2226697B (en) | 1988-12-27 | 1989-09-22 | Electrically erasable programmable semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017566A KR910004166B1 (ko) | 1988-12-27 | 1988-12-27 | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900011009A true KR900011009A (ko) | 1990-07-11 |
KR910004166B1 KR910004166B1 (ko) | 1991-06-22 |
Family
ID=19280720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880017566A KR910004166B1 (ko) | 1988-12-27 | 1988-12-27 | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4962481A (ko) |
JP (1) | JPH0632227B2 (ko) |
KR (1) | KR910004166B1 (ko) |
DE (1) | DE3908677A1 (ko) |
FR (1) | FR2641116B1 (ko) |
GB (1) | GB2226697B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100523529B1 (ko) * | 2000-03-22 | 2005-10-24 | 마이크로칩 테크놀로지 인코포레이티드 | 메모리 셀을 위한 향상된 프로그래밍 방법 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5295096A (en) * | 1988-07-11 | 1994-03-15 | Mitsubishi Denki Kabushiki Kaisha | NAND type EEPROM and operating method therefor |
JP2718716B2 (ja) * | 1988-09-30 | 1998-02-25 | 株式会社東芝 | 不揮発性半導体メモリ装置およびそのデータ書替え方法 |
EP0419663B1 (en) * | 1988-10-21 | 1995-11-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and method of producing the same |
KR910007434B1 (ko) * | 1988-12-15 | 1991-09-26 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법 |
US5066992A (en) * | 1989-06-23 | 1991-11-19 | Atmel Corporation | Programmable and erasable MOS memory device |
US5227652A (en) * | 1990-08-21 | 1993-07-13 | U.S. Philips Corp. | Electrically programmable and erasable semiconductor memory and method of operating same |
US5222040A (en) * | 1990-12-11 | 1993-06-22 | Nexcom Technology, Inc. | Single transistor eeprom memory cell |
US5345418A (en) * | 1991-01-24 | 1994-09-06 | Nexcom Technology, Inc. | Single transistor EEPROM architecture |
US5197027A (en) * | 1991-01-24 | 1993-03-23 | Nexcom Technology, Inc. | Single transistor eeprom architecture |
KR940008204B1 (ko) * | 1991-08-14 | 1994-09-08 | 삼성전자 주식회사 | 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법 |
FR2683078A1 (fr) * | 1991-10-29 | 1993-04-30 | Samsung Electronics Co Ltd | Memoire morte a masque de type non-et. |
JP3083923B2 (ja) * | 1992-10-23 | 2000-09-04 | 三星電子株式会社 | メモリ素子のスタンバイ電流不良救済装置 |
JP3207592B2 (ja) * | 1993-03-19 | 2001-09-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH06290591A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 半導体不揮発性記憶装置 |
KR960006748B1 (ko) * | 1993-03-31 | 1996-05-23 | 삼성전자주식회사 | 고속동작 및 저전원공급전압에 적합한 쎌구조를 가지는 불휘발성 반도체 집적회로 |
US6091639A (en) | 1993-08-27 | 2000-07-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and data programming method |
JP3462894B2 (ja) * | 1993-08-27 | 2003-11-05 | 株式会社東芝 | 不揮発性半導体メモリ及びそのデータプログラム方法 |
EP0649172B1 (en) * | 1993-10-15 | 2002-01-02 | Sony Corporation | Non-volatile memory device |
JP3450467B2 (ja) * | 1993-12-27 | 2003-09-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR100210985B1 (ko) * | 1994-06-29 | 1999-07-15 | 니시무로 타이죠 | 불휘발성 반도체 기억장치 |
JP3238576B2 (ja) * | 1994-08-19 | 2001-12-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5506816A (en) * | 1994-09-06 | 1996-04-09 | Nvx Corporation | Memory cell array having compact word line arrangement |
KR0170714B1 (ko) * | 1995-12-20 | 1999-03-30 | 김광호 | 낸드형 플래쉬 메모리 소자 및 그 구동방법 |
KR970051170A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 메모리 셀 어레이 및 그를 이용한 프로그램 방법 |
KR100190089B1 (ko) * | 1996-08-30 | 1999-06-01 | 윤종용 | 플래쉬 메모리장치 및 그 구동방법 |
KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
KR100242723B1 (ko) * | 1997-08-12 | 2000-02-01 | 윤종용 | 불휘발성 반도체 메모리 장치의 셀 어레이 구조 및 그 제조방법 |
US6366501B1 (en) | 2000-02-29 | 2002-04-02 | Advanced Micro Devices, Inc. | Selective erasure of a non-volatile memory cell of a flash memory device |
US6771536B2 (en) * | 2002-02-27 | 2004-08-03 | Sandisk Corporation | Operating techniques for reducing program and read disturbs of a non-volatile memory |
US6906376B1 (en) * | 2002-06-13 | 2005-06-14 | A Plus Flash Technology, Inc. | EEPROM cell structure and array architecture |
JP4537680B2 (ja) * | 2003-08-04 | 2010-09-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム |
JP2006041174A (ja) * | 2004-07-27 | 2006-02-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7317116B2 (en) * | 2004-12-10 | 2008-01-08 | Archer-Daniels-Midland-Company | Processes for the preparation and purification of hydroxymethylfuraldehyde and derivatives |
KR100632953B1 (ko) * | 2005-03-07 | 2006-10-12 | 삼성전자주식회사 | 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법 |
KR100735753B1 (ko) | 2005-10-04 | 2007-07-06 | 삼성전자주식회사 | 공유된 비트라인을 갖는 플래쉬 메모리 소자 및 그의제조방법 |
EP1814123A1 (en) * | 2006-01-26 | 2007-08-01 | Samsung Electronics Co.,Ltd. | Nand-type nonvolatile memory device having common bit lines and methods of operating the same |
US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
JP4866652B2 (ja) * | 2006-05-10 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
KR100790493B1 (ko) * | 2007-01-10 | 2008-01-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
TW200908301A (en) * | 2007-08-08 | 2009-02-16 | Nanya Technology Corp | Flash memory |
US8059458B2 (en) * | 2007-12-31 | 2011-11-15 | Cypress Semiconductor Corporation | 3T high density nvDRAM cell |
US8064255B2 (en) * | 2007-12-31 | 2011-11-22 | Cypress Semiconductor Corporation | Architecture of a nvDRAM array and its sense regime |
US20090302472A1 (en) * | 2008-06-05 | 2009-12-10 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including shared bit lines and methods of fabricating the same |
KR102551350B1 (ko) * | 2016-01-28 | 2023-07-04 | 삼성전자 주식회사 | 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4233526A (en) * | 1977-04-08 | 1980-11-11 | Nippon Electric Co., Ltd. | Semiconductor memory device having multi-gate transistors |
JPS608559B2 (ja) * | 1977-05-30 | 1985-03-04 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
US4467453A (en) * | 1979-09-04 | 1984-08-21 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
JPS5771587A (en) * | 1980-10-22 | 1982-05-04 | Toshiba Corp | Semiconductor storing device |
JPS57109190A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Semiconductor storage device and its manufacture |
US4602354A (en) * | 1983-01-10 | 1986-07-22 | Ncr Corporation | X-and-OR memory array |
JPS608559A (ja) * | 1983-06-29 | 1985-01-17 | Hitachi Ltd | 摩擦変速機 |
JPS6082162A (ja) * | 1983-10-12 | 1985-05-10 | Dainippon Toryo Co Ltd | 静電粉体塗装ヘッド |
EP0160720B1 (de) * | 1984-05-07 | 1988-01-07 | Deutsche ITT Industries GmbH | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate |
US4648074A (en) * | 1984-06-29 | 1987-03-03 | Rca Corporation | Reference circuit with semiconductor memory array |
JPS62219296A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-12-27 KR KR1019880017566A patent/KR910004166B1/ko not_active IP Right Cessation
- 1988-12-30 US US07/292,107 patent/US4962481A/en not_active Expired - Lifetime
-
1989
- 1989-03-03 JP JP5020789A patent/JPH0632227B2/ja not_active Expired - Lifetime
- 1989-03-16 DE DE3908677A patent/DE3908677A1/de active Granted
- 1989-05-18 FR FR898906481A patent/FR2641116B1/fr not_active Expired - Lifetime
- 1989-09-22 GB GB8921422A patent/GB2226697B/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100523529B1 (ko) * | 2000-03-22 | 2005-10-24 | 마이크로칩 테크놀로지 인코포레이티드 | 메모리 셀을 위한 향상된 프로그래밍 방법 |
Also Published As
Publication number | Publication date |
---|---|
FR2641116A1 (ko) | 1990-06-29 |
US4962481A (en) | 1990-10-09 |
FR2641116B1 (ko) | 1994-09-02 |
GB2226697A (en) | 1990-07-04 |
GB8921422D0 (en) | 1989-11-08 |
JPH0632227B2 (ja) | 1994-04-27 |
DE3908677A1 (de) | 1990-07-05 |
JPH02177199A (ja) | 1990-07-10 |
GB2226697B (en) | 1993-02-10 |
KR910004166B1 (ko) | 1991-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900011009A (ko) | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 | |
KR0145224B1 (ko) | 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로 | |
JP3843187B2 (ja) | ナンドタイプセルアレーを含む不揮発性メモリ装置のプログラム方法 | |
KR960035654A (ko) | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 | |
KR930003154A (ko) | 불휘발성 반도체기억장치 | |
KR0170714B1 (ko) | 낸드형 플래쉬 메모리 소자 및 그 구동방법 | |
KR940022569A (ko) | 불휘발성 반도체 기억 장치 | |
KR970017666A (ko) | 불휘발성 반도체 메모리의 프로그램 방법 | |
KR100316706B1 (ko) | 벌크 바이어스를 사용하는 낸드형 플래쉬 메모리소자의 프로그램 방법 | |
KR950002049A (ko) | 반도체 기억장치 | |
KR920001720A (ko) | 불휘발성 반도체기억장치 | |
EP0477938B1 (en) | Semiconductor memory device | |
KR930018590A (ko) | 단일 트랜지스터 플래쉬 eprom | |
KR900015164A (ko) | Nand메모리셀구조를 갖춘 eeprom | |
KR970077636A (ko) | 불휘발성 반도체 기억 장치 | |
KR960015922A (ko) | 절연체 상의 실리콘 구조로 형성된 불휘발성 반도체 메모리 | |
KR890012322A (ko) | 소오스 라인 선택 트랜지스터를 구비한 플로팅게이트 eerrom 메모리 | |
KR920015379A (ko) | Eeprom 및 eeprom 독출 방법 | |
KR930005031A (ko) | 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법 | |
KR910001783A (ko) | 불휘발성 반도체메모리장치 | |
KR890013657A (ko) | 반도체메모리 장치 | |
KR950012473A (ko) | 가상 접지형 플래시 메모리의 소거 검증 방법 | |
KR940022554A (ko) | 반도체 불휘발성 기억 장치 및 디코더 회로 | |
US7359239B2 (en) | Non-volatile memory device having uniform programming speed | |
KR930009080A (ko) | 낸드형 마스크 리드 온리 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 18 |
|
EXPY | Expiration of term |