FR2683078A1 - Memoire morte a masque de type non-et. - Google Patents
Memoire morte a masque de type non-et. Download PDFInfo
- Publication number
- FR2683078A1 FR2683078A1 FR9210327A FR9210327A FR2683078A1 FR 2683078 A1 FR2683078 A1 FR 2683078A1 FR 9210327 A FR9210327 A FR 9210327A FR 9210327 A FR9210327 A FR 9210327A FR 2683078 A1 FR2683078 A1 FR 2683078A1
- Authority
- FR
- France
- Prior art keywords
- transistors
- mode
- transistor
- queue selection
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003416 augmentation Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
- G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
a) Mémoire morte à masque de type NON-ET, b) Mémoire morte à masque de type NON-ET, caractérisée en ce qu'elle comprend: - un premier transistor et un second transistor de sélection de file présentant chacun un mode de diminution et un mode d'augmentation, ces transistors étant branchés en série avec une ligne de bits et la longueur de voie des transistors de sélection de file en mode d'augmentation étant supérieure à celle des transistors de sélection de file (54, 55, 56) en mode de diminution; et - un certain nombre de transistors de cellules branchés en série entre les transistors de sélection de file et une borne de terre.
Description
"Mémoire morte à masque de type NON-ET" La présente invention concerne une
mémoire morte à masque de type NON-ET comprenant un premier transistor et un second transistor de sélection de5 file présentant chacun un mode de diminution et un mode d'augmentation, ces transistors étant branchés en série avec une ligne de bits. Plus particulièrement, l'invention concerne des transistors de sélection de file d'une mémoire
morte à masque de type NON-ET (appelée ci-après mémoire morte à masque).
D'une façon générale, une mémoire morte à masque comprend un certain nombre de transistors en mode de diminution branchés en série avec un certain15 nombre de transistors en mode d'augmentation, par l'intermédiaire de couches de diffusion Un groupe de cellules branchées en série entre une ligne de bits et une borne de terre, est défini comme une file. La figure 1 représente une partie d'un circuit équivalent d'une mémoire morte à masque de type NON-ET comprenant un premier transistor et un second transistor de sélection de file branchés en série avec des lignes de bits, et des transistors n MOS (métal oxyde semi-conducteur) branchés en série25 entre les sources des transistors de sélection de file et la borne de terre pour servir de cellules de mémoire Les grilles des transistors de sélection de file d'une même rangée partagent une même ligne de sélection de file, et les grilles des cellules de mémoire d'une même rangée occupent la même ligne de mots. On décrira comme suit le fonctionnement de la mémoire morte à masque de type NON-ET Pour lire une cellule de mémoire sélectionnée donnée, on applique respectivement la tension de lecture de 1 V à la tension d'alimentation V,,, et la tension de terre 0 V aux lignes de bits et de mots sélectionnées La tension O (zéro) ou la tension V, est appliquée à la grille du transistor de sélection de file suivant que ce transistor de sélection de file est en mode de diminution ou d'augmentation Les lignes de mots non sélectionnées reçoivent la tension V,, Par suite, la cellule de mémoire sélectionnée du mode de diminution est mise en marche par l'application de la tension de terre à sa grille, de sorte que la ligne de bits transmet la tension de lecture en indiquant l'état logique " 1 " Au contraire, la cellule de mémoire sélectionnée du mode d'augmentation est coupée par l'application de la tension de terre à sa grille, de sorte que la ligne de bits est coupée de la tension de lecture en indiquant l'état logique " O " Ainsi, on utilise le transistor en mode de diminution dans l'état normalement conducteur et le transistor en mode d'augmentation dans l'état normalement coupé, pour indiquer respectivement l'état logique " 1 " et l'état logique " O ", par application de la tension de terre à
la grille de la cellule de mémoire sélectionnée.
En se référant à la figure 2 pour illustrer le dessin de réalisation du circuit équivalent de la figure 1, ce circuit comprend une ligne active 20 formée d'une zone de diffusion n+ dans un substrat semi- conducteur et prolongée dans une première direction, des lignes de sélection de file 22, 23, des lignes de mots 24, 25, 26 et une ligne de terre 28, ces lignes étant disposées sur la ligne active 20 parallèlement les unes aux autres suivant la première direction et prolongées dans une seconde direction, une ligne de bits 30 s'étendant sur les lignes de mots 24, 25, 26 dans la première direction, et une zone de contact 32 destinée à assurer le contact de la ligne active 20 et de la ligne de bits 30 Les références 34, 35, 36 indiquent des transistors MOS en mode de diminution. Pendant ce temps, lorsque la demande de dispositifs de mémoires à grande capacité a augmenté, on a réduit à une valeur de l'ordre de moins d'un micromètre la longueur de voie des transistors de sélection de file et des transistors de cellules dans
le réseau de cellules Par suite, il arrive fré-
quemment qu'un courant de fuite s'écoule dans les transistors de sélection de file non sélectionnés, en produisant ainsi des défauts de fonctionnement Ainsi, lorsqu'on réduit la taille d'une cellule, la longueur
de voie de cette cellule et son profil de concen-
tration de dopage sont très sensibles aux variations
de l'environnement du processus de fabrication consis-
tant par exemple en une formation de motif et une gravure à l'acide du silicium polycristalin ainsi qu'une implantation d'ions pour régler la tension de seuil Par suite, comme indiqué à la figure 2, si le transistor de sélection de file et le transistor de cellule ont la même taille, un courant de fuite s 'écoule dans le transistor de sélection de file non sélectionné, en produisant ainsi un défaut de fonctionnement lorsqu'on lit une cellule coupée Ce problème est encore plus critique lorsqu'on précharge les lignes de bits par la tension V, pour une lecture
à grande vitesse.
La présente invention a pour but de créer une mémoire morte à masque de type NON-ET qui effectue avec précision la fonction de lecture même si la taille des transistors de cellules est réduite à une
valeur de l'ordre de moins d'un micromètre.
A cet effet, la présente invention concerne un mémoire morte à masque de type NON-ET, caractérisée en ce qu'elle comprend un premier transistor et un second transistor de sélection de file présentant chacun un mode de diminution et un mode d'augmentation, ces transistors étant branchés en série avec une ligne de bits et la longueur de voie des transistors de sélection de file en mode d'augmentation étant supérieure à celle des transistors de sélection de file en mode de diminution; et
un certain nombre de transistors de cel-
lules branchés en série entre les transistors de
sélection de file et une borne de terre.
Selon une autre caractéristique de l'inven-
tion la longueur de voie des transistors de sélection de file en mode d'augmentation est supérieure à celle
des transistors de cellules.
Selon une autre caractéristique enfin de l'invention, la longueur de voie du transistor de sélection de file en mode d'augmentation est choisie suffisamment grande pour qu'il ne se produise pas de perforation même si une tension de drain dépasse la
tension d'alimentation.
Pour mieux faire comprendre l'invention et pour montrer comment celle-ci peut être mise en oeuvre, on se référera maintenant, à titre d'exemple, aux dessins schématiques ci-joints dans lesquels
la figure 1 est un schéma électrique des-
tiné à illustrer une partie d'un circuit équivalent d'une mémoire morte à masque de type NON-ET; la figure 2 est un dessin de réalisation d'une mémoire morte à masque de type NON-ET de la figure 1, selon l'art antérieur; et la figure 3 est un dessin de réalisation d'une mémoire morte à masque de type NON-ET de la
figure 1, selon la présente invention.
En se référant à la figure 3, celle-ci représente une ligne active 40 formée d'une zone de diffusion n+ dans un substrat semi-conducteur, et s'étendant dans une première direction Des lignes de sélection de file 42, 43 et des lignes de mots 44, 45, 46 sont disposées sur la ligne active 40 parallèlement les unes aux autres suivant la première direction, et s'étendent dans une seconde direction Sur les lignes de mots est formée une ligne de bits 50 s'étendant dans la première direction Une zone de contact 52 est formée pour assurer le contact de la ligne active 40 et de la ligne de bits 50 Les références 54, 55, 56
désignent des transistors MOS en mode de diminution.
Comme indiqué sur la figure, étant donné que la largeur du dessin de réalisation du transistor en mode d'augmentation est accrue dans la première direction, la longueur de voie des transistors de sélection de file en mode d'augmentation est supérieure à celle des
autres transistors.
On rend la longueur de voie dilatée suffi-
samment grande pour ne pas provoquer la perforation même lorsque la tension de drain dépasse V,, Dans le cas d'un dispositif de plus de 16 Mega octets utilisant la tension de fonctionnement de 2,5 à 3, 5 volts, le transistor de sélection de file en mode d'augmentation est conçu pour présenter une longueur de voie supérieure d'environ 0,1 micromètre à celle des autres transistors de sélection de file Dans un autre cas c'est à dire celui d'un dispositif de moins de 4 Mega octets fonctionnant avec une tension de 4,5 à 5,5 volts, le transistor de sélection de file en mode d'augmentation est conçu pour présenter une
longueur de voie supérieure d'environ 0,2 micromètre.
On évite ainsi la perforation des transistors de sélection de file non sélectionnés, et par conséquent les défauts de fonctionnement dus à un courant de fuite. Comme décrit ci-dessus, la mémoire morte à masque de type NON-ET selon la présente invention utilise le transistor de sélection de file en mode d'augmentation avec une longueur de voie supérieure à celle des autres transistors de sélection de file, de sorte que, même si la longueur de voie effective des transistors et le profil de concentration de dopage de la dose utilisée dans la voie pour régler la tension de seuil, sont légèrement modifiés du fait des paramètres du processus de fabrication de la mémoire
morte à masque, on évite la perforation des transis-
tors de sélection de file en mode d'augmentation.
Ainsi, aucun courant de fuite ne passe dans les files non sélectionnées pour éviter ainsi les défauts de fonctionnement De plus, l'un seulement des deux transistors de sélection de file présente la longueur de voie dilatée, ce qui permet ainsi d'assurer la
fiabilité de la mémoire sans augmenter considérable-
ment la surface du dessin de réalisation dans la
direction de la longueur de file.
Bien que l'invention ait été représentée et décrite plus particulièrement en se référant à sa
forme préférée de réalisation spécifique, il appa-
raîtra à l'évidence aux spécialistes de la question qu'on peut apporter, dans ce qui précède, des modifications de formes et de détails sans sortir du
principe et du cadre de la présente invention.
Claims (1)
- l) Mémoire morte à masque de type NON-ET, caractérisée en ce qu'elle comprend:un premier transistor et un second tran-sistor de sélection de file présentant chacun un modede diminution et un mode d'augmentation, ces transis-tors étant branchés en série avec une ligne de bits et la longueur de voie des transistors de sélection de file en mode d'augmentation étant supérieure à celle des transistors de sélection de file ( 54, 55, 56) en mode de diminution; etun certain nombre de transistors de cel-lules branchés en série entre les transistors desélection de file et une borne de terre.2) Mémoire morte à masque de type NON-ET selon la revendication 1, caractérisée en ce que la longueur de voie des transistors de sélection de file en mode d'augmentation est supérieure à celle destransistors de cellules.3) Mémoire morte à masque de type NON-ET selon la revendication 1, caractérisée en ce que la longueur de voie du transistor de sélection de file en mode d'augmentation est choisie suffisamment grande pour qu'il ne se produise pas de perforation même siune tension de drain dépasse la tension d'alimen-tation.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910019085 | 1991-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2683078A1 true FR2683078A1 (fr) | 1993-04-30 |
Family
ID=19321940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9210327A Pending FR2683078A1 (fr) | 1991-10-29 | 1992-08-27 | Memoire morte a masque de type non-et. |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH05218328A (fr) |
| KR (1) | KR960005564B1 (fr) |
| CN (1) | CN1072040A (fr) |
| DE (1) | DE4229129A1 (fr) |
| FR (1) | FR2683078A1 (fr) |
| GB (1) | GB2261090A (fr) |
| IT (1) | IT1255920B (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358148B1 (ko) * | 1995-05-15 | 2003-01-08 | 주식회사 하이닉스반도체 | 마스크롬 |
| KR100358139B1 (ko) * | 1995-07-11 | 2003-01-15 | 주식회사 하이닉스반도체 | 마스크롬 |
| KR980005033A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 마스크 롬 디바이스 |
| EP0951738A1 (fr) * | 1996-12-17 | 1999-10-27 | Siemens Aktiengesellschaft | Agencement pour commander les lignes paralleles d'un dispositif a cellules de memoire |
| JP2005243127A (ja) * | 2004-02-25 | 2005-09-08 | Sanyo Electric Co Ltd | 紫外線消去型半導体メモリ装置 |
| KR101094840B1 (ko) * | 2005-07-12 | 2011-12-16 | 삼성전자주식회사 | 낸드형 플래시 메모리 장치 및 그 제조 방법 |
| CN102214485B (zh) * | 2010-04-02 | 2016-03-30 | 台湾积体电路制造股份有限公司 | 只读存储器与只读存储器操作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4305139A (en) * | 1979-12-26 | 1981-12-08 | International Business Machines Corporation | State detection for storage cells |
| FR2641116A1 (fr) * | 1988-12-27 | 1990-06-29 | Samsung Electronics Co Ltd | |
| FR2680908A1 (fr) * | 1991-09-04 | 1993-03-05 | Samsung Electronics Co Ltd | Dispositif de memoire morte a masque. |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980861A (en) * | 1987-01-16 | 1990-12-25 | Microchip Technology Incorporated | NAND stack ROM |
| JPH01276757A (ja) * | 1988-04-28 | 1989-11-07 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
| JP2509707B2 (ja) * | 1989-09-04 | 1996-06-26 | 株式会社東芝 | 半導体装置の製造方法 |
-
1992
- 1992-08-27 FR FR9210327A patent/FR2683078A1/fr active Pending
- 1992-09-01 DE DE4229129A patent/DE4229129A1/de not_active Withdrawn
- 1992-10-27 IT ITMI922458A patent/IT1255920B/it active IP Right Grant
- 1992-10-29 KR KR1019920020029A patent/KR960005564B1/ko not_active IP Right Cessation
- 1992-10-29 CN CN92112534A patent/CN1072040A/zh active Pending
- 1992-10-29 GB GB9222728A patent/GB2261090A/en not_active Withdrawn
- 1992-10-29 JP JP29136092A patent/JPH05218328A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4305139A (en) * | 1979-12-26 | 1981-12-08 | International Business Machines Corporation | State detection for storage cells |
| FR2641116A1 (fr) * | 1988-12-27 | 1990-06-29 | Samsung Electronics Co Ltd | |
| FR2680908A1 (fr) * | 1991-09-04 | 1993-03-05 | Samsung Electronics Co Ltd | Dispositif de memoire morte a masque. |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI922458A0 (it) | 1992-10-27 |
| IT1255920B (it) | 1995-11-17 |
| JPH05218328A (ja) | 1993-08-27 |
| ITMI922458A1 (it) | 1994-04-27 |
| KR930009080A (ko) | 1993-05-22 |
| GB2261090A (en) | 1993-05-05 |
| GB9222728D0 (en) | 1992-12-09 |
| CN1072040A (zh) | 1993-05-12 |
| KR960005564B1 (ko) | 1996-04-26 |
| DE4229129A1 (de) | 1993-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551038B1 (fr) | Protection générale d'un circuit intégré contre les surcharges permanentes et décharges électrostatiques | |
| EP0409746B1 (fr) | Circuit intégré VDMOS/logique comprenant un transistor vertical déplété et une diode zener | |
| EP0543742B1 (fr) | Diode de protection monolithique basse tension à faible capacité | |
| JPH0729999A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| FR2692720A1 (fr) | Dispositif d'EPROM à couche unique de silicium polycristallin à effacement rapide. | |
| JPS59168665A (ja) | 半導体メモリ装置およびその製造方法 | |
| FR2710191A1 (fr) | MOSFET de puissance avec protection de sur-intensité et de surchauffe. | |
| US6433403B1 (en) | Integrated circuit having temporary conductive path structure and method for forming the same | |
| FR2683078A1 (fr) | Memoire morte a masque de type non-et. | |
| JP3634751B2 (ja) | 多数の抵抗性強誘電体メモリセルから成るメモリ装置 | |
| FR3049380A1 (fr) | Amelioration des performances en lecture d'un dispositif de memoire non volatile, en particulier un dispositif de memoire non volatile avec transistor de selection enterre | |
| US4398267A (en) | Semiconductor memory device | |
| US6242335B1 (en) | Method for fabricating isolated anti-fuse structure | |
| US6117745A (en) | Bistable fuse by amorphization of polysilicon | |
| US8085571B2 (en) | High density prom | |
| US5172337A (en) | Semiconductor memory device | |
| US9391062B2 (en) | Apparatuses, circuits, and methods for protection circuits for dual-direction nodes | |
| KR100363842B1 (ko) | 플래쉬 메모리의 소오스 콘택 모니터링 방법 | |
| US6441440B1 (en) | Semiconductor device and circuit having low tolerance to ionizing radiation | |
| JP2885933B2 (ja) | 半導体不揮発性メモリとその書き込み方法 | |
| FR3070788A1 (fr) | Procede de programmation d’une cellule memoire dram a un transistor et dispositif memoire | |
| GB2058451A (en) | Semiconductor memory device | |
| FR2602367A1 (fr) | Procede de memorisation d'un bit d'information dans une cellule de memoire vive statique integree du type mos, transistor pour la mise en oeuvre du procede et memoire en resultant | |
| JP2006165332A (ja) | 半導体記憶装置 | |
| US4328511A (en) | Taper isolated ram cell without gate oxide |