CN102214485B

CN102214485B - 只读存储器与只读存储器操作方法

Info

Publication number: CN102214485B
Application number: CN201010140005.6A
Authority: CN
Inventors: 吴经纬; 李政宏; 万和舟; 姜炜阳
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2010-04-02
Filing date: 2010-04-02
Publication date: 2016-03-30
Anticipated expiration: 2030-04-02
Also published as: CN102214485A; US20110242904A1; US8406058B2

Abstract

本发明公开了一种只读存储器及其操作方法。所述只读存储单元包括主控制电路、电压移位器、字线驱动器、只读存储单元阵列以及输入输出电路，由两个电平的电源供电。电位较低的第一电源供电给主控制电路、甚至只读存储单元阵列漏极端以及输入输出电路。电位较高的第二电位供电给字线驱动器驱动该只读存储单元阵列栅极端。电压移位器则耦接于主控制电路与字线驱动器之间，作电压移位使用。本发明的只读存储器可避免传统低操作电压所产生的判读错误问题，并可享有低耗电的优点。

Description

只读存储器与只读存储器操作方法

技术领域

本发明涉及一种只读存储器，尤其涉及一种只读存储器与只读存储器操作方法。

背景技术

由于低操作电压通常可降低能量消耗，因而在芯片设计上愈来愈常见。然而，在只读存储器的应用上，低操作电压却会因成品上存在的工艺弱位(weakbit)区块而难以达成。若要强制以低电压操作，则会严重影响只读存储器的操作速度，因而，本技术领域需要一种新的架构，使只读存储器不仅可享有低操作电压的低耗电特性，又可具有快速的操作速度。

图1图解一2x2只读存储单元阵列，其中包括多个只读存储单元BC00、BC01、BC10与BC11。所述多个只读存储单元BC00…BC11由多条字线WL[0]与WL[1]以及多条位线BL[0]与BL[1]结合成此2x2阵列。各只读存储单元BC00、BC01、BC10、BC11包括有一N型晶体管，提供一栅极连结所属的字线、提供一漏极连结所属的位线、且可以其源极的连结状况储存数据。例如，只读存储单元BC00内N型晶体管的栅极连结字线WL[0]、漏极连结位线BL[0]、且源极浮接以储存一第一数据如‘0’；只读存储单元BC01内N型晶体管的栅极连结字线WL[0]、漏极连结位线BL[1]、且源极连结低电位Vss以储存一第二数据如‘1’；只读存储单元BC10内N型晶体管的栅极连结字线WL[1]、漏极连结位线BL[0]、且源极浮接以储存第一数据‘0’；只读存储单元BC11内N型晶体管的栅极连结字线WL[1]、漏极连结位线BL[1]、且源极连接低电位Vss以储存第二数据‘1’。读取操作举例如下，例如，读取只读存储单元BC00内容，使用者可通过驱动字线WL[0]使位线BL[0]电位得以反应出只读存储单元BC00的N型晶体管的源极电位，然而，因为只读存储单元BC00的N型晶体管源极浮接，故位线BL[0]电位不受影响，因此，可判读只读存储单元BC00内容为‘0’。又例如，读取只读存储单元BC11内容，使用者可通过驱动字线WL[1]使位线BL[1]电位得以经只读存储单元BC11的N型晶体管放电，使用者通过读取BL[1]电位即可得到此放电状况，便可判读只读存储单元BC11所储存的是数据‘1’。

然而，上述位线放电状况可能受低操作电压影响。图2以波形图举例说明之，其中显示低操作电压下，图1只读存储单元BC11的判读状况，信号C1k为操作时钟脉冲。图中显示位线BL[1]有一预充区间202，待字线WL[1]被致动后，位线BL[1]进入一放电区间204，然而，低操作电压可能导致位线BL[1]的放电电流极小，导致位线BL[1]放电不完全，后续电路无法正确判断出只读存储单元BC11所储存的数据。

发明内容

为克服现有技术的缺陷，本发明揭示一种只读存储器以及一种只读存储器操作方法。所介绍的只读存储器包括一只读存储单元阵列，具有多个只读存储单元，所述多个只读存储单元由多条字线与多条位线结合成阵列。各只读存储单元具有一N型晶体管提供一栅极耦接所属的字线、且提供一漏极耦接所属的位线。

首先讨论本发明揭示的只读存储器，其中，除了上述只读存储单元阵列，还包括一主控制电路、一电压移位器、一字线驱动器、以及一输入输出电路。上述主控制电路由一第一电源供电，用以输出一第一电位范围内的一控制信号。该电压移位器将上述控制信号的电位振幅扩展到一第二电位范围，其中该第二电位范围的高电位高于该第一电位范围的高电位。该字线驱动器则由高于上述第一电源的一第二电源供电，用以根据已扩展至上述第二电位范围的上述控制信号驱动上述字线的其中一条，确保能以高于上述第一电源的电位驱动所控制的晶体管的栅极。该输入输出电路用于连结所述多个位线以读出信息。

至于所揭示的只读存储器操作方法则包括下列步骤。该方法以一第一电源供电给只读存储器内的一主控制电路，以令该主控制电路所产生的一控制信号位于一第一电位范围。此外，该方法将该控制信号的电位振幅扩展到一第二电位范围后输入该只读存储器的一字线驱动器，该第二电位范围的高电位高于该第一电位范围的高电位。该方法还以一第二电源供电给该字线驱动器，令该字线驱动器得以根据已扩展至该第二电位范围的上述控制信号驱动上述只读存储单元阵列所述多个字线的其中一条，确保能以高于上述第一电源的电位驱动所控制的晶体管的栅极。上述第二电源高于该第一电源。关于该只读存储器一输入输出电路，该方法将之连结该只读存储单元阵列所述多个位线以读出信息。

本发明的只读存储器，使字线致动时可维持在一定的电位强度，可确保位线的放电速度。因此，可避免传统低操作电压所产生的判读错误问题。

此外，可发现只读存储器绝大多数电路所采用的第一电源都可使用极低的电位操作。因此，本发明同样可享有低耗电的优点。

以下列举多个实施方式与相关附图以帮助了解本发明。

附图说明

图1图解一2x2只读存储单元阵列；

图2为波形图，举例说明低操作电压下，图1只读存储单元BC11的判读状况；

图3为本发明只读存储器的一种实施方式；

图4以实线波形举例说明图3架构下图1所示只读存储单元BC11的判读状况，其中虚线为图2所提供的对照组；

图5以具体电路图举例说明图3架构的其中一种详细实施方式；以及

图6以一流程图叙述本发明只读存储器操作方法的一种实施方式。

上述附图中的附图标记说明如下：

202～预充区间；204～放电区间；

300～只读存储器；302～主控制电路；

304～电压移位器；306～字线驱动器；

308～只读存储单元阵列；310～输入输出电路；

312～控制信号；314～时序产生模块；

316～地址解码模块；318～列选择模块；

320～感测放大器；322～输出闩锁；

402～预充区间；404～放电区间；

502～电压移位器；504～反向器；

506～闩锁；508～字线驱动器；

BC00…BC11～只读存储单元；

BL[0]…BL[n-1]～位线；

Clk～操作时钟脉冲；

CVDD～第二电源；

VDD～第一电源；Vss～低电位端；

WL[0]…WL[m-1]～字线。

具体实施方式

以下内容包括本发明多种实施方式，其内容并非用来限定本发明范围。本发明实际的范围仍应当以申请专利范围的叙述为主。

为了解决本发明背景技术中所述的问题，本发明揭示一种新的只读存储器架构。图3为本发明只读存储器的一种实施方式。只读存储器300包括一主控制电路302、一电压移位器304、一字线驱动器306、一只读存储单元阵列308以及一输入输出电路310。只读存储器300使用到两个电平的电源：第一电源VDD与第二电源CVDD，其中，第一电源VDD的电位低于第二电源CVDD的电位。此外，只读存储单元阵列308具有多个只读存储单元。所述多个只读存储单元由多条字线WL[0]…WL[m-1]与多条位线BL[0]…BL[n-1]结合成阵列。各只读存储单元可如图1所举例子，具有一N型晶体管提供一栅极耦接所属的字线、且提供一漏极耦接所属的位线。

以下讨论只读存储器300的其他电路。主控制电路302由一第一电源VDD供电，用以输出一第一电位范围(如Vss至VDD)内的一控制信号312。电压移位器304将控制信号312的电位振幅扩展到一第二电位范围(如Vss至CVDD)输出给字线驱动器306。必须注意的是，第二电位范围的高电位(如CVDD)高于该第一电位范围的高电位(如VDD)，如此一来，可确保其致动字线驱动器306(由第二电源CVDD供电)的能力。字线驱动器306将驱动只读存储单元阵列308多条字线的其中一条(如图中所示WL[m-1])，使所驱动的该条字线WL[m-1]连结的晶体管栅极得以根据较高电平的电位(CVDD)动作。至于输入输出电路310，则可由第一电源VDD供电，用以连结所述多个位线BL[0]…BL[n-1]以读出信息。在此架构下，第一电源VDD可设置为极低压以达低功率消耗之效，且无须担心会影响到整体只读存储器300的反应速度。

此外，所述第一电源VDD可还负责只读存储单元阵列308内晶体管的漏极端的电位供应，以充电位线BL[0]…BL[n-1]的电位。

主控制电路302可包括一时序产生模块314以及一地址解码模块316，用于提供时序控制与地址解码以产生上述控制信号312。输入输出电路310可包括一列选择模块318、一感测放大器320以及输出闩锁322，用于进列位线选择、感测放大、与输出闩锁操作，以读出信息。

图4以实线波形举例说明图3架构下图1所示只读存储单元BC11的判读状况，其中虚线为图2所提供的对照组。图中实线波形显示位线BL[1]有一预充区间402，待字线WL[1]被致动后，位线BL[1]进入-放电区间404，以极快的速度完成放电。

比较图4实线与虚线部分，发现图3架构使字线WL[1]致动时可维持在一定的电位强度。如此一来，参考图1，只读存储单元BC11中N型晶体管的栅极电位足够，可确保位线BL[1]的放电速度。因此，图3的架构可避免传统低操作电压所产生的判读错误问题。

此外，回到图3架构，可发现只读存储器300内绝大多数电路所采用的第一电源VDD都可使用极低的电位操作。因此，图3架构同样可享有低耗电的优点。

关于图3所述的电压移位器304与字线驱动器306事实上有多种实现方式，图5以具体电路图举例说明之。如图5所示，电路502被用来实现图3的电压移位器304，其中包括第一电源VDD所驱动的一反相器504以及第二电源CVDD所驱动的一闩锁电路506。电路502可有效将主控制电路302所提供的信号自第一电位范围(如Vss至VDD)扩展到第二电位范围(如Vss至CVDD)。电路508用于实现图3的字线驱动器306，接收电压移位电路502所传递来的信号。如图所示，电路508为第二电源CVDD所驱动的一个及栅(ANDgate)。电路502所传来的信号为该及栅的一个输入。

然而，图1所举的只读存储单元阵列架构与图5所举的电路502与504皆非用于限制本发明范围。本发明只读存储单元阵列、电压移位电路、与字线驱动器也可以为本领域普通技术人员所知的其他等效电路实现。

例如，所讨论的只读存储器单元不仅可为NOR-type(或非类型)架构，也可以NAND-type(与非类型)架构实现。在NAND-type架构下，各只读存储器单元内与字线连结的晶体管栅极，同样会由较高电平的电压(CVDD)驱动，因而可确保所属位线的放电速度，避免读取错误发生。

除了上述只读存储器架构，本发明还揭示只读存储器操作方法。图6以一流程图叙述之。在图6所示的低耗电只读存储器操作包括下列步骤。步骤S602，以一第一电源供电给一只读存储器内的一主控制电路，以令该主控制电路所产生的一控制信号位于一第一电位范围。步骤S604将该控制信号的电位振幅扩展到一第二电位范围后输入该只读存储器的一字线驱动器，该第二电位范围的高电位高于该第一电位范围的高电位。步骤S606，以一第二电源供电给该字线驱动器，令该字线驱动器得以根据扩展至该第二电位范围的上述控制信号驱动该只读存储器一只读存储单元阵列多条字线的其中一条，上述第二电源高于该第一电源。步骤S608，以该第一电位供电给该只读存储器一输入输出电路，用以连结该只读存储单元阵列的多条位线以读出信息。所述的只读存储单元阵列可以前述结构(如图1所示、或NAND-type结构)形成。所述主控制电路可提供时序控制与地址解码以产生上述控制信号。所述输入输出电路可进列位线选择、感测放大、与输出闩锁操作以读出信息。

前述多种实施方式乃用来帮助了解本发明，并非用来限定本发明范围。本发明的保护范围请见所附的权利要求。

Claims

1.一种只读存储器，包括：

一主控制电路，由一第一电源供电，用以输出一第一电位范围内的一控制信号；

一电压移位器，将上述控制信号的电位振幅扩展到一第二电位范围，该第二电位范围的高电位高于该第一电位范围的高电位，其中，电压移位器包括第一电源所驱动的一反相器以及第二电源所驱动的一闩锁电路；

一字线驱动器，由高于上述第一电源的一第二电源供电，根据已扩展至上述第二电位范围的该控制信号驱动一只读存储单元阵列多条字线的其中一条；

该只读存储单元阵列，具有多个只读存储单元，所述多个只读存储单元由所述多条字线与多条位线结合成阵列，各只读存储单元具有一N型晶体管提供一栅极耦接所属的字线、且提供一漏极耦接所属的位线；以及

一输入输出电路，用以连结所述多条位线以读出信息。

2.如权利要求1所述的只读存储器，其中上述N型晶体管的上述栅极由高于该第一电源的电位驱动。

3.如权利要求1所述的只读存储器，其中该输入输出电路由该第一电源供电。

4.如权利要求1所述的只读存储器，其中该主控制电路提供时序控制与地址解码以产生上述控制信号。

5.如权利要求1所述的只读存储器，其中该输入输出电路进列位线选择、感测放大、与输出闩锁操作以读出信息。

6.如权利要求1所述的只读存储器，其中上述只读存储单元为或非类型架构或与非类型架构。

7.一种只读存储器操作方法，包括：

以一第一电源供电给一只读存储器内的一主控制电路，以令该主控制电路所产生的一控制信号位于一第一电位范围；

由电压移位器将该控制信号的电位振幅扩展到一第二电位范围后输入该只读存储器的一字线驱动器，该第二电位范围的高电位高于该第一电位范围的高电位，其中，电压移位器包括第一电源所驱动的一反相器以及第二电源所驱动的一闩锁电路；

以一第二电源供电给该字线驱动器，令该字线驱动器得以根据已扩展至该第二电位范围的上述控制信号驱动该只读存储器一只读存储单元阵列多条字线的其中一条，上述第二电源高于该第一电源；以及

以该只读存储器一输入输出电路连结该只读存储单元阵列的多条位线以读出信息；

其中，该只读存储单元阵列具有多个只读存储单元，所述多个只读存储单元由所述多条字线与所述多条位线结合成阵列，各只读存储单元具有一N型晶体管提供一栅极耦接所属的字线、且提供一漏极耦接所属的位线。

8.如权利要求7所述的方法，其中由高于该第一电源的电位驱动上述N型晶体管的上述栅极。

9.如权利要求7所述的方法，还以该第一电位供电给该输入输出电路。

10.如权利要求7所述的方法，其中还包括以该主控制电路提供时序控制与地址解码以产生上述控制信号。

11.如权利要求7所述的方法，其中还包括以该输入输出电路进列位线选择、感测放大、与输出闩锁操作以读出信息。

12.如权利要求7所述的方法，其中以或非类型架构或与非类型架构实现上述只读存储单元。