FR2680908A1 - Dispositif de memoire morte a masque. - Google Patents

Dispositif de memoire morte a masque. Download PDF

Info

Publication number
FR2680908A1
FR2680908A1 FR9209528A FR9209528A FR2680908A1 FR 2680908 A1 FR2680908 A1 FR 2680908A1 FR 9209528 A FR9209528 A FR 9209528A FR 9209528 A FR9209528 A FR 9209528A FR 2680908 A1 FR2680908 A1 FR 2680908A1
Authority
FR
France
Prior art keywords
region
word line
extending
diffusion region
another
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9209528A
Other languages
English (en)
Inventor
Cho Sung-Hee
Choi Jung-Dal
Lee Hyong-Gon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2680908A1 publication Critical patent/FR2680908A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Mémoire morte à masque dans un dispositif de mémoire à semi-conducteurs comprenant: une région de diffusion (23) s'étendant dans une première direction et qui est séparée d'une autre région de diffusion (23) par une région d'isolation (21); une ligne de mot (25) s'étendant dans une seconde direction perpendiculaire à la première direction et qui est parallèle à une autre ligne de mot (25); et une ligne de bit (31, 33) s'étendant dans la première direction, dans une région formée sur un agencement de lignes de mot (25) et correspondant à la région d'isolation (21) et venant en contact avec la ligne de mot (25) par l'intermédiaire d'une région de contact (27, 29). Ainsi, puisque la ligne de bit est séparée de la région de diffusion (23) par un intervalle donné, le délai d'exécution (TAT) est réduit.

Description

DISPOSITIF DE MEMOIRE MORTE A MASQUE
La présente invention se rapporte à des dispositifs de mémoire à semiconducteurs, et plus particulièrement à des
dispositifs de mémoire morte à masques.
D'une manière générale, afin de réduire le TAT (délai d'exécution) d'une mémoire morte à masque (dans la suite appelée ROM à masque), on utilise un procédé de
programmation de données après gravure du métal.
La figure 1 est un plan représentant une ROM à masque du type NON-ET classique, dans laquelle une pluralité de transistors MOS (à semiconducteurs isolés par oxyde métallique) sont connectés en série Une région de diffusion 3 est séparée d'une autre région de diffusion par une région d'isolation 1 faite d'une couche d'oxyde de champ, disposée parallèlement à une autre dans une première direction, la région d'isolation 1 s'étendant dans la première direction Une ligne de mot 5 faite d'une couche de silicium polycristallin s'étend dans une seconde direction qui fait un angle droit avec la première direction, et qui est disposée parallèlement à une autre ligne de mot Des lignes de bit Il et 13, faites d'une couche métallique, s'étendent dans la première direction sur la région d'isolation 1 et la région de diffusion 3 adjacente à la région d'isolation 1, et elles sont en contact avec la ligne de mot 5 à travers les première et deuxième régions de contact 7 et 9 La ligne de mot 5 et la région de diffusion 3 qui y est adjacente constituent une région de programme 15 dans laquelle des impuretés sont implantées lorsqu'une donnée déterminée est programmée dans
une ROM à masque.
Dans ce cas, lors de la programmation de données avant que la couche de silicium polycristallin constituant la ligne des mot ne soit formée, ou après qu'un région de diffusion de type N (ou de type p) à forte concentration a
été formée, la donnée souhaitée peut être programmé.
Cependant, dans le cas de la programmation de données après que la ligne de bit a été formée par le dessin d'une couche métallique par un procédé de photolithographie, les impuretés ne peuvent pas traverser une région recouverte par la ligne de bit et la région de diffusion Par conséquent, la donnée souhaitée ne peut pas être programmée
dans une région de programme.
C'est par conséquent, un objectif de la présente invention que de proposer une ROM à masque capable de programmer une donnée même après la formation d'une ligne
de bit.
Selon l'un des aspects de la présente invention, une ligne de bit est formée seulement sur une région
d'isolation entre des régions de diffusion.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels; la figure 1 est une vue schématique d'un plan d'une ROM à masque classique; et la figure 2 est une vue schématique d'un plan d'un
exemple d'une ROM à masque réalisant la présente invention.
En se référant à la figure 2 une région de diffusion 23 s'étend dans une première direction parallèlement à une autre région 23,-et séparée d'une autre région de diffusion par une région d'isolation 21 faite d'une couche d'oxyde de champ, la région d'isolation 21 s'étendant dans la première direction Une ligne de mot 25 faite d'une couche de silicium polycristallin s'étend dans une seconde direction qui fait un angle droit avec la première direction, et qui est disposée parallèlement à une autre ligne de mot Des lignes de bit 31 et 33, faites d'une couche métallique, s'étendent dans la première direction dans une région, correspondant à la région d'isolation 21 et sont disposées sur un agencement de lignes de mot, et elles sont en contact avec la ligne de mot 25 par l'intermédiaire des
première et deuxième régions de contact 27, 29.
La ligne de mot 25 et la région de diffusion 23 qui y est adjacente constituent un région de programme 35 dans laquelle des impuretés sont implantées lors de la programmation de données dans une ROM à masque De plus, puisque la ligne de bit est séparée de la région de diffusion par une intervalle donné, des impuretés sont implantées dans la partie inférieure dans la ligne de mot,
pour la programmation de la donnée.
Comme décrit ci-dessus, dans une ROM à masque; une donnée souhaitée peut être facilement programmée dans une région de programme en formant, sur la partie supérieure d'une région d'isolation, une ligne de bit qui n'est pas recouverte par une région de diffusion Par conséquent, le TAT du dispositif de mémoire peut être largement réduit De plus, puisque l'intervalle entre les lignes de bit est agrandi, la capacité entre les lignes de bit peut être réduite. Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation préférés de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l'invention.

Claims (1)

REVENDICATIONS
1 Mémoire morte à masque caractérisée en ce qu'elle comprend: une région de diffusion ( 23) d'un type de conductivité donné s'étendant dans une première direction et qui est séparée d'une autre région de diffusion ( 23) par une région d'isolation ( 21); une ligne de mot ( 25) s'étendant dans une seconde direction perpendiculaire à ladite première direction et qui est parallèle à une autre ligne de mot ( 25) dont elle est espacée; et une ligne de bit ( 31, 33) s'étendant dans ladite première direction dans une région correspondant à ladite région d'isolation ( 21) et venant en contact avec ladite ligne de mot ( 25) par l'intermédiaire d'une région de contact donnée ( 27, 29), ladite région étant disposée sur
un agencement de lignes de mot ( 25).
FR9209528A 1991-09-04 1992-07-31 Dispositif de memoire morte a masque. Pending FR2680908A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015427A KR940004609B1 (ko) 1991-09-04 1991-09-04 마스크 리드 온리 메모리

Publications (1)

Publication Number Publication Date
FR2680908A1 true FR2680908A1 (fr) 1993-03-05

Family

ID=19319567

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9209528A Pending FR2680908A1 (fr) 1991-09-04 1992-07-31 Dispositif de memoire morte a masque.

Country Status (7)

Country Link
KR (1) KR940004609B1 (fr)
CN (1) CN1070279A (fr)
DE (1) DE4226421A1 (fr)
FR (1) FR2680908A1 (fr)
GB (1) GB2259405A (fr)
IT (1) IT1261716B (fr)
TW (1) TW222341B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2683078A1 (fr) * 1991-10-29 1993-04-30 Samsung Electronics Co Ltd Memoire morte a masque de type non-et.

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446603B1 (ko) * 1997-12-12 2004-11-03 삼성전자주식회사 강유전성액정화합물,이를포함한액정조성물및이를채용한액정표시소자
DE10254155B4 (de) 2002-11-20 2010-12-09 Infineon Technologies Ag Maskenprogrammierbares ROM-Bauelement
CN100343920C (zh) * 2004-07-14 2007-10-17 义隆电子股份有限公司 适用字符线金属导线技术的平面单元只读存储器
US7953595B2 (en) 2006-10-18 2011-05-31 Polycom, Inc. Dual-transform coding of audio signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2102623A (en) * 1981-06-30 1983-02-02 Tokyo Shibaura Electric Co Method of manufacturing a semiconductors memory device
JPS6329579A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 縦型ｒｏｍ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56156993A (en) * 1980-05-08 1981-12-03 Fujitsu Ltd Read only memory
IT1217403B (it) * 1988-04-12 1990-03-22 Sgs Thomson Microelectronics Matrice di memoria a tovaglia con celle eprom sfalsate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2102623A (en) * 1981-06-30 1983-02-02 Tokyo Shibaura Electric Co Method of manufacturing a semiconductors memory device
JPS6329579A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 縦型ｒｏｍ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 12, no. 239 (E-630)(3086) 7 Juillet 1988 & JP-A-63 29 579 ( HITACHI LTD. ) 8 Février 1988 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2683078A1 (fr) * 1991-10-29 1993-04-30 Samsung Electronics Co Ltd Memoire morte a masque de type non-et.

Also Published As

Publication number Publication date
KR930006951A (ko) 1993-04-22
ITMI921962A0 (it) 1992-08-07
CN1070279A (zh) 1993-03-24
ITMI921962A1 (it) 1993-03-05
GB2259405A (en) 1993-03-10
DE4226421A1 (de) 1993-03-18
TW222341B (fr) 1994-04-11
IT1261716B (it) 1996-05-30
KR940004609B1 (ko) 1994-05-25
GB9216801D0 (en) 1992-09-23

Similar Documents

Publication Publication Date Title
US7087954B2 (en) In service programmable logic arrays with low tunnel barrier interpoly insulators
TWI305946B (en) Memory device and fabrication method thereof
US5070378A (en) Eprom erasable by uv radiation having redundant circuit
FR2464536A1 (fr) Memoire semi-conductrice a grille flottante, programmable electriquement, et son procede de fabrication
EP0002997A2 (fr) Transistor à effet de champ à portes superposées et auto-alignées et procédé de fabrication
JP2009526406A (ja) 向上した感度と減少させた迷光を有する半導体フォトニック・デバイス
US9972398B2 (en) Semiconductor device having features to prevent reverse engineering
EP0199424A2 (fr) Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation
US4996168A (en) Method for manufacturing P type semiconductor device employing diffusion of boron glass
EP0124115A2 (fr) Dispositif ROM semi-conducteur et procédé de fabrication
FR2680908A1 (fr) Dispositif de memoire morte a masque.
US4780751A (en) Semiconductor integrated circuit device
EP0298851B1 (fr) Procédé de contact entre deux couches conductrices ou semiconductrices déposées sur un substrat
EP0433174B1 (fr) Circuit intégré entièrement protégé des rayons ultra-violets
EP1187142B1 (fr) Cellule cache à masquage avec un nombre égal de transistors à canal N et de transistors à canal P
EP0410911A1 (fr) Procédé de fabrication d'un circuit intégré à transistors de puissance et logiques comprenant une diode.
US4350992A (en) N-Channel silicon gate virtual ground ROM
JPH0626246B2 (ja) 半導体メモリの製造方法
FR2683078A1 (fr) Memoire morte a masque de type non-et.
FR2607323A1 (fr) Procede de formation d'un motif consistant en une pellicule metallique a deux couches
JPS63114172A (ja) 集積回路
JPH04234167A (ja) ダイナミック・ランダム・アクセス・メモリ・セルおよびその製造方法
FR2772967A1 (fr) Cellule de memoire eeprom protegee
EP0430829A1 (fr) Procédé de fabrication de circuits intégrés constituant des mémoires EPROM
JPH01175765A (ja) 半導体メモリ装置