CN100343920C - 适用字符线金属导线技术的平面单元只读存储器 - Google Patents
适用字符线金属导线技术的平面单元只读存储器 Download PDFInfo
- Publication number
- CN100343920C CN100343920C CNB2004100697498A CN200410069749A CN100343920C CN 100343920 C CN100343920 C CN 100343920C CN B2004100697498 A CNB2004100697498 A CN B2004100697498A CN 200410069749 A CN200410069749 A CN 200410069749A CN 100343920 C CN100343920 C CN 100343920C
- Authority
- CN
- China
- Prior art keywords
- memory
- line
- virtual earth
- read
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明是一种适用字符线金属导线技术的平面单元只读存储器,其是将两条位线或是两条假接地线共用一个接触孔,使得该接触孔可以稍微地移动,进而在不增加面积的情况下,轻易地置入局部金属字符线以提高读取速度,此外,在该存储器中,相邻的区块是共用相同的位线或假接地线,故可减少该存储器中接触孔的密度,进而缩减该存储器的高度。
Description
技术领域
本发明是有关一种平面单元(flat-cell)只读存储器,特别是关于一种在使用字符线金属导线(word line strap)技术而不增加宽度,同时缩减高度的平面单元只读存储器。
背景技术
在只读存储器的设计中,如何提高读取速度一直是设计者所努力的方向之一,对于高速存储器而言,最主要的设计瓶颈在于字符线速度过慢,这是因为多晶硅字符线的电阻值及寄生电容过大所造成的,一般解决的方法有二种,一是延着字符线的长度方向将字符线切割成多块,再将每一小块的字符线分别使用一个字符线驱动器来驱动,进而达到增加存储器操作速度的目的,换言之,就是将存储器切割成多块小存储器。为更清楚说明此方法,图1显示了此方法的简单示意图,其中图1A为未分割前存储器中的字符线10及字符线驱动器12的简单示意图,图1B是将图1A的字符线10分割后的示意图,在图1A中,每一条字符线10的长度均为L,且每一条字符线10均连接一字符线驱动器12,依照上述的方法,将每一条字符线10延其长度L的方向均分成两段102及104,接着再将每一段字符线102及104搭配一字符线驱动器12,由于每段字符线所具有的阻值只有原本的一半,故可达到加快操作速度的目的。然而,此方法虽能加快存储器的操作速度,但也需使用大量的字符线驱动器12,因此将大幅增加存储器的面积。
另一种加快存储体操作速度的方法是沿字符线的方向并联一条金属导线以降低电阻值,进而减少RC延迟,此导线一般是称为字符线金属导线(word line strap)。虽然此种方法不会大幅度地增加存储器的面积,但此种方法仅适用在两层金属以上的制程,这是因为要实行此种方法,必须是接触孔较松的阵列,以使该接触孔可以移动,进而能够在位线的方向平行置入一局部金属字符线(local metal word line),以连接各存储区块(bank)的字符线。为了更清楚地说明字符线金属导线的使用,图2提供一使用字符线金属导线技术的存储器20的简单架构图,其中两个存储区块Bank0及Bank1各自包含一字符线WL0,同时在每一字符线WL0的旁边并联一条字符线金属导线204及206以降低字符线WL0的阻值,在此位线BL0及BL1、假接地线VG0及VG2以及局部字符线LWL0所构成的第一金属层与两区块Bank0及Bank1中的字符线WL0形成正交,而字符线金属导线204及206以及整体(global)字符线GWL0构成了第二层金属,其中局部字符线LWL0是透过接触孔208、210及212分别将字符线金属导线204及206连接至整体字符线GWL0,而虚线202为字符线信号路径。
图3提供一习知的平面单元只读存储器30的电路图,以说明平面单元只读存储器不适用字符线金属导线技术的原因,在存储器30中,存储器阵列32包含许多作为存储单元的晶体管322,其中在同一列上的晶体管322的栅极被连接在同一字符线WL0~WLN上,而在同一行上晶体管322的源/漏极则被连接在同一位线BL或假接地线VG上,选择线SL0及SL1是用以选取所要的位BBL及假接地线VG。图4是图3电路30的布局(layout)的简单示意图,其中Bank0、Bank1及Bank2是表示不同的存储区块,在存储区块Bank1中,各位线BL及假接地线各透过一接触孔34而连接至各自对应的位信号线36及虚接地信号线38,由图4可以很明显地知道,接触孔34与接触孔之间已没有空间可以移动,因此,若要在位信号线36及虚接地信号线38之间插入一条局部字符线时,将撑大X方向的面积。
因此,一种不增加面积而能使用字符线金属导线技术的平面单元只读存储器,乃为所冀。
发明内容
本发明的目的之一,在于提出一种适用字符线金属导线技术的平面单元只读存储器。
本发明的目的之一,又在于提出一种让相邻区块共用位线或假接地线的平面单元只读存储器。
根据本发明,一种适用字符线金属导线技术的平面单元只读存储器,该只读存储器包括多个存储区块,每一该存储区块包含一存有数据的存储器阵列,多条字符线及与其正交的位线及假接地线连接至该存储器阵列中,用以选择所要读取的数据,其中任二条相邻的位线是分别透过一第一开关元件及一第二开关元件连接至该存储器阵列,且该两条相邻的位线由同一个第一接触孔连接至一位信号线,而每一该假接地线则透过一第三开关元件及一第四开关元件连接至该存储器阵列,且任两条相邻的该假接地线由同一个第二接触孔连接至一虚接地信号线,同时该等第一及第二接触孔亦与相邻的存储区块的位线及假接地线共用,此外,该等第一及第三开关元件的导通是受控于一第一选择线,该等第二及第四开关的导通则受控于一第二选择线。
由于本发明是将两条位线及假接地线共用一接触孔,因此使得接触孔的位置有较大的调整空间,故可在不增加面积的情况下,插入一条局部字符线来加快存储器的操作,又,在本发明存储器中,相邻的区块是共用该等第一及第二接触孔,因此约可减少接触孔的密度,进而减少存储器的高度。
附图说明
图1A为存储器中的字符线及字符线驱动器的简单示意图;
图1B是将图1A中字符线分割后的示意图;
图2显示一使用字符线金属导线技术的存储器的简单架构图;
图3显示一习知的平面单元只读存储器的电路图;
图4是图3电路的布局图;
图5是本发明的平面单元只读存储器的等效电路图;
图6是图5电路的布局图;
图7为图3存储器30的实际布局图;
图8显示本发明存储器40的实际布局图;
图9为本发明存储器40与习知存储器30其中一存储区块的比较图。
符号说明:
10~字符线
102~字符线
104~字符线
12~字符线驱动器
20~只读存储器
202~字符线信号路径
204~字符线金属导线
206~字符线金属导线
208~接触孔
210~接触孔
212~接触孔
30~只读存储器
32~存储器阵列
322~晶体管
34~接触孔
36~位信号线
38~虚接地信号线
40~只读存储器
42~只读存储器40中的区块
44~只读存储器40中的区块
46~只读存储器40中的区块
48~存储器阵列
482~晶体管
50~位信号线
52~虚接地信号线
54~局部字符线
56~接触孔
58~接触孔
具体实施方式
图5是本发明的平面单元只读存储器40的等效电路图,在存储区块42中,存储器阵列48包含多个作为存储单元的晶体管482,在同一列上的晶体管482的栅极是被连接在同一字符线WL0~WLN,而在同一行上的晶体管482的源/漏极则分别连接至位线BL0~BL7或假接地线VG0~VG8。其中位线BL0及BL1共点形成共同位线CBL0,且分别透过晶体管MB0及MB1连接至存储器阵列48。位线BL2及BL3共点形成共同位线CBL1,且分别透过晶体管MB2及MB3连接至存储器阵列48。位线BL4及BL5共点形成共同位线CBL2,且分别透过晶体管MB4及MB5连接至存储器阵列48。位线BL6及BL7共点形成共同位线CBL3,且分别透过晶体管MB6及MB7连接至存储器阵列48。假接地线VG0及VG1共点形成共同假接地线CVG0,且假接地线VG0透过晶体管MV0连接至存储体阵列48,假接地线VG1透过晶体管MV1及MV2连接至存储器阵列48。假接地线VG2及VG3共点形成共同假接地线CVG1,且假接地线VG2分别透过晶体管MV3及MV4连接至存储器阵列48,假接地线VG3分别透过晶体管MV5及MV6连接至存储器阵列48。假接地线VG4及VG5共点形成共同假接地线CVG2,且假接地线VG4分别透过晶体管MV7及MV8连接至存储器阵列48,假接地线VG5分别透过晶体管MV9及MV10连接至存储器阵列48。假接地线VG6及VG7共点形成共同假接地线CVG3,假接地线VG6分别透过晶体管MV11及MV12连接至存储器阵列48,假接地线VG7分别透过晶体管MV13及MV14连接至存储器阵列48。此外,晶体管MB1、MB3、MB5、MB7、MV0、MV2、MV4、MV6、MV8、MV10、MV12、MV14及MV16的导通是受控于选择线SL0,而晶体管MB0、MB2、MB4、MB6、MV1、MV3、MV5、MV7、MV9、MV11、MV13及MV15的导通是受控于选择线SL0B。
参照图4,在平面单元只读存储器40中,存储区块42是与存储区块44共用共同位线CBL0~CBL3,存储区块42是与存储区块46共用共同假接地线CVG0~CVG4。此外,在本实施例中,由于位线BL0~BL7与假接地线VG0~VG8是分别在存储器阵列48的上、下方,因此,本实施例的单元电流的路径为I型路径,相较之下,图3所示的存储器30,由于其位线BL及假接地线VG是交错排列,因此存储器30的单元电流的路径为U型路径,在此领域中,具有普通技艺的人士均了解,在相同的偏压下,I型单元电流路径比U型单元电流路径具有更大的单元电流,因而可获得较大的设计利益(design margin),同时亦具有较高的读取速度。
图6是图5部分电路的布局图,由图中可以很清楚地看出,两条相邻的位线,例如BL2及BL3,是共用同一接触孔58连接至位信号线50,而两条相邻的假接地线,例如VG2及VG3,亦共用同一接触孔60连接至虚接地信号线52,因而减少了接触孔的数目,故接触孔之间具有较大的空间可以移动,所以可以很轻易地在位信号线50及虚接地信号线之间插入一局部字符线54透过接触孔56连接字符线WL0。又由于存储区块42与44的位线是共用在两区块之间的接触孔58,而存储区块42与46的假接地线是共用在两区块之间的接触孔60,因而减少了接触孔的密度,进而减少了存储器的高度。
图7为图3存储器30的实际布局图,图8显示本发明存储器40的实际布局图,其中很明显地可以看出,在本发明存储器中,区块与区块间接触孔的密度比习知的存储器要低,图9为本发明存储器40与习知存储器30其中一存储区块的比较图,在图9中,左方所示为本发明存储体40的存储区块,右方则为习知存储器30的存储区块,在两区块的旁边显示了两区块的高度,其中习知区块的高度为28.4um,而本发明区块的高度仅有28.15um,共相差了0.25um,显然,本发明的存储器比习知的存储器缩减了约0.88%的高度。
Claims (7)
1.一种适用字符线金属导线技术的平面单元只读存储器,其包含多个存储区块,其特征在于每一该存储区块包括:
一存储器阵列;
多条第一位线,每一该第一位线透过一第一开关元件连接至该存储器阵列;
多条第二位线,每一该第二位线透过一第二开关元件连接至该存储器阵列;
多个第一接触孔,每一该第一接触孔使该多条第一位线的其中之一及该多条第二位线的其中之一连接至一位信号线;
多条假接地线,每一条该假接地线透过一第三开关元件及一第四开关元件连接至该存储器阵列;
多个第二接触孔,每一该第二接触孔使任二条相邻的该假接地线连接至一虚接地信号线;
一第一选择线,供控制该第一开关元件及第三开关元件的导通;
一第二选择线,供控制该第二开关元件及第四开关元件的导通。
2.根据权利要求1所述的平面单元只读存储器,其特征在于:每一该存储区块更包括多条局部字符线在该位信号线及虚接地信号线之间。
3.根据权利要求1所述的平面单元只读存储器,其特征在于:每一该存储区块的该多个第一接触孔是与相邻的该存储区块共用。
4.根据权利要求1所述的平面单元只读存储器,其特征在于:每一该存储区块的该多个第一接触孔的位置是可调整的。
5.根据权利要求1所述的平面单元只读存储器,其特征在于:每一该存储区块的该多个第二接触孔是与相邻的该存储区块共用。
6.根据权利要求1所述的平面单元只读存储器,其特征在于:每一该存储区块的该多个第二接触孔的位置是可调整的。
7.根据权利要求1所述的平面单元只读存储器,其特征在于:任一该第一或第二位线与该多条假接地线其中之一形成一I型单元电流路径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100697498A CN100343920C (zh) | 2004-07-14 | 2004-07-14 | 适用字符线金属导线技术的平面单元只读存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100697498A CN100343920C (zh) | 2004-07-14 | 2004-07-14 | 适用字符线金属导线技术的平面单元只读存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1722303A CN1722303A (zh) | 2006-01-18 |
CN100343920C true CN100343920C (zh) | 2007-10-17 |
Family
ID=35912515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100697498A Expired - Fee Related CN100343920C (zh) | 2004-07-14 | 2004-07-14 | 适用字符线金属导线技术的平面单元只读存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100343920C (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1070279A (zh) * | 1991-09-04 | 1993-03-24 | 三星电子株式会社 | 掩膜只读存储器 |
US5394371A (en) * | 1991-07-02 | 1995-02-28 | Sharp Kabushiki Kaisha | Semiconductor memory device with shared sense amplifiers |
CN1102499A (zh) * | 1993-07-12 | 1995-05-10 | 株式会社东芝 | 只读存储装置 |
CN1149189A (zh) * | 1995-06-30 | 1997-05-07 | 现代电子产业株式会社 | 具有流水线结构的高速同步掩模只读存储器 |
US20010053107A1 (en) * | 2000-06-12 | 2001-12-20 | Nec Corporation | Mask rom semiconductor memory device capable of synchronizing the activation of the sense amplfier and of the word line |
-
2004
- 2004-07-14 CN CNB2004100697498A patent/CN100343920C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5394371A (en) * | 1991-07-02 | 1995-02-28 | Sharp Kabushiki Kaisha | Semiconductor memory device with shared sense amplifiers |
CN1070279A (zh) * | 1991-09-04 | 1993-03-24 | 三星电子株式会社 | 掩膜只读存储器 |
CN1102499A (zh) * | 1993-07-12 | 1995-05-10 | 株式会社东芝 | 只读存储装置 |
CN1149189A (zh) * | 1995-06-30 | 1997-05-07 | 现代电子产业株式会社 | 具有流水线结构的高速同步掩模只读存储器 |
US20010053107A1 (en) * | 2000-06-12 | 2001-12-20 | Nec Corporation | Mask rom semiconductor memory device capable of synchronizing the activation of the sense amplfier and of the word line |
Also Published As
Publication number | Publication date |
---|---|
CN1722303A (zh) | 2006-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11751388B2 (en) | 3-dimensional nor strings with segmented shared source regions | |
US10978477B2 (en) | Three-dimensional semiconductor device | |
CN109087919B (zh) | 半导体器件 | |
US9064576B2 (en) | Apparatuses and methods for transposing select gates | |
CN107464816A (zh) | 存储器件 | |
CN118038922A (zh) | 三维半导体存储器装置 | |
CN103915441B (zh) | 一种存储装置及其制造方法 | |
CN1790721A (zh) | 在半导体存储器件中的电路线布线及布线方法 | |
KR940010357A (ko) | 불휘발성 기억장치와 그 제조방법 | |
KR910008846A (ko) | 리드 온리 메모리 장치 및 그 제조방법 | |
CN1722440A (zh) | 具有分层结构的位线的半导体装置 | |
US20070008765A1 (en) | Ferroelectric random access memory | |
CN1877738A (zh) | 半导体存储器件中的数据线布局及其形成方法 | |
CN1146604A (zh) | 一种具有分层位线的存储装置 | |
CN100343920C (zh) | 适用字符线金属导线技术的平面单元只读存储器 | |
US6788562B2 (en) | Semiconductor memory device and write/readout controlling method error correction code decoding device | |
CN1848438A (zh) | 与非门快闪存储装置的回复方法 | |
US8717797B2 (en) | Semiconductor memory device with hierarchical bitlines | |
CN1317800A (zh) | 改进的存储器单元编程方法 | |
US11222695B2 (en) | Socket design for a memory device | |
CN114203236A (zh) | Nand闪存的数据读操作电压施加方法及装置 | |
US20060138528A1 (en) | Charge trap insulator memory device | |
CN1707697A (zh) | 存储器装置程序化方法及程序化存储器装置 | |
US20120286334A1 (en) | Semiconductor Device and Method of Making Same | |
CN1279606C (zh) | 编码型及数据型内嵌式闪存结构的制造方法及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071017 Termination date: 20180714 |